SU1636847A2 - Устройство обмена данными - Google Patents
Устройство обмена данными Download PDFInfo
- Publication number
- SU1636847A2 SU1636847A2 SU894650071A SU4650071A SU1636847A2 SU 1636847 A2 SU1636847 A2 SU 1636847A2 SU 894650071 A SU894650071 A SU 894650071A SU 4650071 A SU4650071 A SU 4650071A SU 1636847 A2 SU1636847 A2 SU 1636847A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- outputs
- elements
- encryption
- inputs
- Prior art date
Links
Abstract
Изобретение относитс к вычислительной технике и вл етс усовершенствованием изобретени по авт. - св. № 1325497. Цель изобретени - повышение быстродействи устройства. Поставленна цель достигаетс тем, что устройство содержит блок 1 дешифрации номера регистра, блок 2 регистров , блок 3 вывода информации, первый 4 и второй 5 узлы шифрации, элемент И 6, счетчик 7, дешифратор 8, k элементов 9{,...,9g группы элементов И, k регистров ,,,,lO и коммутатор i 11. 1 з.п.ф-лы, 1 ил.
Description
Изобретение относится к вычислительной технике и является усовершенствованием изобретения по авт. св. № 132549,7.
Цель изобретения - повышение быстродействия устройства.
На чертеже приведена функциональная схема устройства,
Устройство обмена данными содержит блок 1 дешифрации номера регистра,’ блок 2 регистров и блок информации. Блок дешифрации регистра содержит первый 4, узлы шифрации, элемент И 6,
7, дешифратор 8, к элементов 9(.....91< группы элементов И, блок, регистров содержит к регистров 10^,.,.,10^, блок вывода информации . содержит коммутатор 11.
Устройство работает следующим образом.
Центральный процессор 12 управляет системой, куда входит и вспомогательный процессор 13. При этом по шинам 14-16 передаются соответствующие сигналы и информация,; - Блок 1 дешифрации номера регистра построен на подслушивание шины 15 адреса, т.е. когда на шине будет адрес по которому . передается операнд для процессора 13, блок 1 вырабатывает сигнал, разрешающий запись операнда в один из регистров 10, Одновременно в этот регистр будет записан порядковый номер операнда в программе процессора 13 (с выхода узла 5). Анализ программы процессора 12 осуществляется заранее, и адреса, используемые при шифрации, устанавливаются в ходе этого анализа.
Вспомогательный процессор 13 служит для вычисления сложных математи- ческих операций.
При выполнении программы центральным процессором 12 по шинам 14-16 поступают соответственно данные, адрес и управления, при этом на некоторой ветке программы формируются данные для вспомогательного .13 процессора, В начале программы и после окончания вычисления очередной формулы процессором 13 по шине 16 управления поступает сигнал (не показан), на вход сброса счетчика 7. В общем случае счетчик 7 считает до 2м, где n=log^k.
В первый момент времени формирует-55 ся сигнал единичного уровня на первом выходе дешифратора 8, разрешающий прохождение сигнала с выхода узла 4 На приз напо ним подпро г1636847 6 нии работа. После этого процессор 13 начинает выполнение следующей программы.
Claims (2)
1, Устройство для обмена данными, по авт. св. № 1325497, отличаю- ;чик, дешифратор, группу элементов И, причем информационный вход блока соединен с входами первого и второго узлов шифрации, выход первого узла шифрации соединен с первыми входам! элемента И и элементов И группы элементов И, выходы.которых являются первыми выходами блока, вторые входы элещ е е с я тем, что, с целью повышения ' ментов И группы соединены с соответ· быстродействия, второй выход блока де- :ствующими выходами дешифратора, вхошифрации номера регистра соединен с вторыми информационными входами регистров блока регистров.
/ 2. Устройство по π. 1, о т л и ч а-,« ю щ е е с я тем,, что блок дешифрации номера регистра содержит первый и второй узлы шифрации, элемент И, счет да которого соединены с выходами счет· чика, счетный вход которого соединен с выходом элемента И, второй вход которого является входом стробирования блока, вторые выходы которого соединены с выходами второго узла шифрации.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894650071A SU1636847A2 (ru) | 1989-02-13 | 1989-02-13 | Устройство обмена данными |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894650071A SU1636847A2 (ru) | 1989-02-13 | 1989-02-13 | Устройство обмена данными |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1325497A Addition SU330038A1 (ru) | Способ изготовления керамических изделий |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1636847A2 true SU1636847A2 (ru) | 1991-03-23 |
Family
ID=21428566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894650071A SU1636847A2 (ru) | 1989-02-13 | 1989-02-13 | Устройство обмена данными |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1636847A2 (ru) |
-
1989
- 1989-02-13 SU SU894650071A patent/SU1636847A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1325497, кл. G 06 F 15/16, 1988. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4779195A (en) | Interrupt system using masking register in processor for selectively establishing device eligibility to interrupt a particular processor | |
KR970012153A (ko) | 데이타 프로세서 및 중단점 작동 실행 방법 | |
SU1636847A2 (ru) | Устройство обмена данными | |
US4631665A (en) | Microprocessor having a programmable logic array | |
JPH08171504A (ja) | エミュレ−ション装置 | |
US3618028A (en) | Local storage facility | |
CA1187616A (en) | Single chip microcomputer | |
JP3597744B2 (ja) | 割込み要因信号フラグレジスタ装置 | |
SU1341636A1 (ru) | Устройство дл прерывани программ | |
JPS62123526A (ja) | デイジタル信号プロセツサ用中央処理装置 | |
JPS607540A (ja) | 割込制御回路 | |
JPH05210514A (ja) | 論理集積回路 | |
JP3737144B2 (ja) | 割り込み要求回路および割り込み要求の処理方法 | |
SU1405061A2 (ru) | Устройство дл формировани сигналов прерывани при отладке программ | |
JP2754594B2 (ja) | シングルチップマイクロコンピュータ | |
SU920778A2 (ru) | Комбинированна вычислительна система | |
JP2940000B2 (ja) | シングルチップマイクロコンピュータ | |
SU1485240A1 (ru) | Устройство расширения адресного пространства | |
SU1124301A1 (ru) | Многоканальное устройство дл прерывани программ | |
SU1411755A2 (ru) | Устройство дл формировани сигналов прерывани при отладке программ | |
JPH04175914A (ja) | パルス発生装置 | |
SU561966A1 (ru) | Вычислительна система дл обработки чисел и многомерных векторов | |
JP2844656B2 (ja) | 割込制御回路 | |
SU922741A1 (ru) | Устройство дл программного управлени | |
SU1539784A1 (ru) | Дешифратор на N входов с контролем |