SU1124301A1 - Многоканальное устройство дл прерывани программ - Google Patents

Многоканальное устройство дл прерывани программ Download PDF

Info

Publication number
SU1124301A1
SU1124301A1 SU833616988A SU3616988A SU1124301A1 SU 1124301 A1 SU1124301 A1 SU 1124301A1 SU 833616988 A SU833616988 A SU 833616988A SU 3616988 A SU3616988 A SU 3616988A SU 1124301 A1 SU1124301 A1 SU 1124301A1
Authority
SU
USSR - Soviet Union
Prior art keywords
channel
input
output
inputs
elements
Prior art date
Application number
SU833616988A
Other languages
English (en)
Inventor
Антонина Иннокентьевна Садовникова
Павел Алексеевич Осетров
Федор Юрьевич Трутце
Original Assignee
Предприятие П/Я Р-6429
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6429 filed Critical Предприятие П/Я Р-6429
Priority to SU833616988A priority Critical patent/SU1124301A1/ru
Application granted granted Critical
Publication of SU1124301A1 publication Critical patent/SU1124301A1/ru

Links

Abstract

МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ ПРЕРЫВАНИЯ ПРОГРАММ, содержат щее два элемента ИЛИ, каналы, а в каждом канале триггер и элемент И, причем каждый вход запроса устройства соединен с единичньш входом триггера соответствующего канала, отличающеес  тем, что, с целью повьаиени  надежности работы устройства за счет уменьшени  веро тности потерь запросов от быст:рых абонентов,устройство содержит в каждом канале счетчик, дешифратор , блок элементов И, сдвиговый регистр, элемент И-ИЛИ, распределитель импульсов, причем выходы триггеров «каналов подключены к входам первого элемента ИЛИ, к первым входам блоков элементов И своих каналов и к первым входам элементов И-ИЛИ своих каналов, выходы этих элементов подключены к первым входам распределителей импульсов своих каналов, первые выходы распределителей импульсов соединены с вторыми входами блоков элемента И своих каналов, группа выходов блока элементов И каждого канала соединена с группой входов сдвигового регистра своего канала, выход второго элемента ИЛИ  вл етгс  информационным выходом устройства, сигнальные выходы которого подключены к выходам переполнени  счетчиков каналов, группа выходов счетчика каждого канала соединена с группой входов дешифратора и группой входов элемента И своего канала, выход этого элемента подключен к второму входу распределител  импульсов своего канала, второй выход распределител  импульсов каждого канала соединен с входом сброса триггера своего канала, третий выход распределител  импульсов каж3 дого канала соединен с первым управл ющим входом сдвигового регистра своего канала, выход сдвигового регистра каждого канала соединен с соответствующим входом второго элемента ИЛИ и  вл етс  соответствующим выходом прерывани  устройства, вход режима которого соединен с вторьм и третьим входгили элемента И-ИЛИ каждого канала, четвертые входы этих элементов во всех кана шах соединены с выходом первого элемент ИЛИ, вход запуска устройст:й9 ва подключен к третьему входу расо пределител  импульсов каждого канала , четвертый и п тый выходы распределителей импульсов соединены соответственно с суммирукщим и вычитгисщим входами счетчика своего канала , шестой выход распределител  импульсов каждого канала соединен с вторым управл ющим входом сдвигового регистра своего канала.

Description

Изобретение относитс  к вычислительной технике и может быть исполь зовано в вычислительных машинах в качестве устройства прерывани  прог рамм. Известно многоканальное устройст во дл  прерывани  программ, содержа щее блок управлени , элемент ИЛИ, а в каждом канале триггер, два элемента И, четрые элемента . Недостатком этого устройства  вл етс  низкое быстродействие. Наиболее близким по технической сущности и достигаемому результату к изобретению  вл етс  многоканальное устройство дл  прерывани  программ, содержащее каналы, .формирователь импульсов, элементы ИЛИ, блок управлени , блок приоритета, а в каждом канале три триггера, фор мирователь импульсов, элементы И, элементы ИЛИ. Причем установочный вход первого триггера каждого канала соединен с соответствующим вхо дом первой группы входов устройства пр мой в.ыход первого триггера каждого канала соединен с первым входом первого элемента И своего канала , установочный вход первого тригл гера каждого канала через формирова тель импульсов своего канала соедин с соответствующим входом первого элемента ИЛИ, инверсный выход первого триггера канала соединен с пер выми входами элемента ИЛИ и второго элемента И своего каналаС2. Недостатком этого устройства  вл етс  возмржность потерь запросов от быстродействующих элементов. Uejib изобретени  - повышение надежности работы устройства за счет уменьшени-  веро тности потерь запросов от быстрых абонентов. Поставленна  цель достигаетс  те что в многоканальное устройство дл  прерывани  программ, содержащее два элемента ИЛИ, каналы, а в каждом канале триггер и элемент И, причем каждый вход запроса устройства соединен с единичным входом триггера соответствующего канала, введены в каждом канале счетчик, дешифратор, блок элементов И, сдвиговый регистр элемент И-ИЛИ и распределитель импу сов, причем выходы триггеров канало подключены к входам первого элемента ИЛИ, к первым входам блоков элементов и своих каналов и к первым входам элементов И-ИЛИ своих канало выходы этих элементов подключены к первым входам распределителей импул сов своих каналов, первые выходы распределителей импульсов соединены с вторыми входами блоков элемента И своих каналов, группа выходов блока элементов И каждого анала соединена с группой входов Сдвигового регистра своего канала. выход второго элемента ИЛИ  вл етс  информационным выходом устройства , сигнальные выходы которого подключены к выходам переполнени  счетчиков каналов, группа выходов счетчика каждого канала соединена с группой входов дешифратора и группой входов элемента И своего канала,выход этого элемента подклю .чен к второму входу распределител  .импульсов своего канала,второй выход распределител  импульсов каждого канала соединен с входом сброса триггера своего канала, третий выход распределител  импульсов каждого канала соединен с первым управл ющим входом сдвигового, регистра своего канала, выход сдвигового регистра каждого канала соединен с соответствующим входом второго элемента ИЛИ и  вл етс  соответствующим выходом прерывани  устройства, вход режима которого соединен с вторым и третьим входами элемента И-ИЛИ каждого канала, четвертые входы этих элементов во всех каналах соединены с выходом первого элемента ИЛИ, вход запуска устройства подключен к .третьему входу распределител  импульсов каждого канала, четвертый и п тый выходы распределителей импульсов соединены соответственно с суммирующим и вычитающим входами счетчика своего канала, шестойвыход распределител  импульсов каждого канала - соединен с вторым управл ющим входом сдвигового регистра своего канала . На чертеже представлена функциональна  схема предлагаемого устройства . Устройство содержит в каждом канале триггер 1, вход 2 запроса устройства.Устройство содержит также элемент ИЛИ 3, элемент ИЛИ 4, каждый из каналов содержит счетчик 5, дешифратор б, блок 7 элементов И, сдвиговый регистр 8, элемент И-ИЛИ 9, элемент И 10, распределитель 11 импульсов, сигнальный выход 12 устройства , выход 13 прерывани  устройства , информационный выход 14 устройства , выходы 15-19 распределител  11, вход 20 режима устройства, вход 21 запуска устройства, выход 22 распределител  111 Устройство работает следующим образом. Многоканальное устройство дл  прерывани  программ обеспечивает хранение запросов, поступающих от внешних устройств (ву) дл  последуюей обработки их ЭВМ. Устройство работает в двух режимах: в синхронном и асинхронном.
В синхронном режиме по любому запросу запоминаетс  входное состо ние по всем каналам, в асинхронном режиме запоминаетс  наличие внешнего запроса по своему каналу. Задание режима осуществл етс  по входу 20. В исходном состо нии, когда счетчик 5 находитс  в О, на йыходе элемента И 10 устанавливаетс  уровень логической 1 , который блокирует, запуск распределител  И по входу 21. Сигналы запроса на прерывание поступают на соответствующие входы 2, перевод  триггер 1 в единичное состо ние. В асинхронном режиме сигнал.с триггера 1 через элемент И-ИЛИ 9 разрешает работу распределител  11.
Распределитель 11 генерирует серию управл ющих сигналов.
По сигналу с выхода 22 счетчик 5 мен ет свое состо ние, а сигнал с дешифратора 6 разрешает прохождение входного сигнала на первый разр д сдвигового регистра 8 через блок 7 элементов И.
При наличии сигнала на выходе 19 входной сигнал через блок 7 элементов И записываетс  в первый разр д сдвигового регистра 8, формиру  сигнал на информационном выходе 14 через элемент ИЛИ 4. Затем в распределителе 11 формируетс  сигнал на выходе 17, устанавливающий в нулевое состо ние триггер 1.
ЭВМ по сигналу с выхода 14 считывает вектор прерывани ,а затем формирует сигнал Разрешение на смену информации по входу 21, по которому в распределителе 11 вырабатываетс  сигнал на выходе 22, сбрасывак ций последний разр д сдви5 гового регистра, а затем сигнал на выходе 18, по которому выполн етс  сдвиг информации и формируетс  новый запрос на прерывание, если в каком-либо из каналов есть хот  бы .
0 одна 1. Затем распределитель 11 формирует сигнал на выходе 16, по которому содержимое счетчика 5 уменьшаетс  на 1.
Предлагаемое изобретение позво5 л ет повысить надежность работы устройства.

Claims (1)

  1. МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ ПРЕРЫВАНИЯ ПРОГРАММ, содержат щее два элемента ИЛИ, каналы, а в каждом канале триггер и элемент И, причем каждый вход запроса устройства соединен с единичным входом триггера соответствующего канала, отличающееся тем, что, с целью повыиения надежности работы устройства за счет уменьшения вероятности потерь запросов от быстрых абонентов,устройство содержит в каждом канале счетчик, дешифратор, блок элементов И, сдвиговый регистр, элемент И-ИЛИ, распределитель импульсов, причем выходы триггеров «каналов подключены к входам первого элемента ИЛИ, к первым входам блоков элементов И своих каналов и к первым входам элементов И-ИЛИ своих каналов, выходы этих элементов подключены к первым входам распределителей импульсов своих каналов, первые выходы распределителей импульсов соединены с вторыми входами блоков элемента И своих каналов, группа выходов блока элементов И каждого канала соединена с группой входов сдвигового регистра своего канала, выход второго элемента ИЛИ являемся информационным выходом устройства, сигнальные выходы которого подклю чены к выходам переполнения счет чиков каналов, группа выходов счетчика каждого канала соединена с группой входов дешифратора и группой входов элемента И своего канала, выход этого элемента подключен к второму входу распределителя импульсов своего канала, второй вы ход распределителя импульсов каждого канала соединен с входом сброса триггера своего канала, третий выход распределителя импульсов каждого канала соединен с первым управляющим входом сдвигового регистра своего канала, выход сдвигового регистра каждого канала соединен с соответствующим входом второго элемента ИЛИ и является соответствующим выходом прерывания устройства, вход режима которого соединен с вторьм и третьим входами элемента И-ИЛИ каждого канала, четвертые входы этих элементов во всех канарах соединены с выходом первого 'элемента ИЛИ, вход запуска устройства подключен к третьему входу распределителя импульсов каждого канала, четвертый и пятый выходы распределителей импульсов соединены соответственно с суммирующим и вычитающим входами счетчика своего ка нала, шестой выход распределителя импульсов каждого канала соединен с вторым управляющим входом сдвигового регистра своего канала.
SU833616988A 1983-07-08 1983-07-08 Многоканальное устройство дл прерывани программ SU1124301A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833616988A SU1124301A1 (ru) 1983-07-08 1983-07-08 Многоканальное устройство дл прерывани программ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833616988A SU1124301A1 (ru) 1983-07-08 1983-07-08 Многоканальное устройство дл прерывани программ

Publications (1)

Publication Number Publication Date
SU1124301A1 true SU1124301A1 (ru) 1984-11-15

Family

ID=21072680

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833616988A SU1124301A1 (ru) 1983-07-08 1983-07-08 Многоканальное устройство дл прерывани программ

Country Status (1)

Country Link
SU (1) SU1124301A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1.Авторское свидетельство СССР 474807, кл.С 06 F 9/46, 1972. 2. Авторское свидетельство СССР 640297,.кл. G 06 F 9/46, 1978 (прототип). *

Similar Documents

Publication Publication Date Title
SU1124301A1 (ru) Многоканальное устройство дл прерывани программ
SU450174A1 (ru) Устройство переменного приоритета
SU1290304A1 (ru) Устройство дл умножени
SU1126958A1 (ru) Устройство дл обслуживани запросов
SU1149259A1 (ru) Устройство переменного приоритета
SU1083192A1 (ru) Устройство переменного приоритета
SU506854A1 (ru) Устройство переменного приоритета
SU780202A1 (ru) Пересчетное устройство
SU739513A1 (ru) Устройство дл ввода информации
SU691830A1 (ru) Устройтво дл обмена данными
SU822175A2 (ru) Преобразователь последовательногоКОдА B пАРАллЕльНый
SU1124308A1 (ru) Устройство управлени прерыванием
SU1016785A1 (ru) Устройство переменного приоритета
SU777653A1 (ru) Периферийный процессор дл телефонной коммутационной системы
SU1195364A1 (ru) Микропроцессор
SU561966A1 (ru) Вычислительна система дл обработки чисел и многомерных векторов
SU723777A1 (ru) Коммутатор
SU1636847A2 (ru) Устройство обмена данными
SU611208A1 (ru) Устройство дл вычислени квадратного корн
SU1193672A1 (ru) Числоимпульсный квадратор
SU395835A1 (ru) УСТРОЙСТВО дл МОДИФИКАЦИИ АДРЕСОВ
SU1095179A1 (ru) Многоканальное устройство приоритета
SU1162040A1 (ru) Цифровой накопитель
SU1649541A1 (ru) Многоканальное устройство дл обслуживани групповых запросов
SU866751A1 (ru) Делитель частоты следовани импульсов на 2,5