SU1405061A2 - Устройство дл формировани сигналов прерывани при отладке программ - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и предназначено дл  использовани  -при отладке программ специализированных вычислительных систем реального времени. Цель изобретени  - повышение достоверности работы устройства. Цель достигаетс  тем, что в устройство, содержащее первый 1, второй 4, третий 6 регистры, первую 2, вторую 3 и третью 9 схемы сравнени , первый 5, второй И и третий 12 элементы И, счетчик 8, мультиплексор адреса 7, введены четвертьй 18 и п тый 21 регистры , четверта  19 и п та  20 схемы сравнени , четвертый 22 и п тый 23 элементы И, За счет введени  новых элементов и их св зей обеспечиваетс  получение более достоверной информации о переходах -на выбранном участке отлаживаемой программы, 1 ил, ss

Description

(Л

а

4ih О 01

1Ч

Изобретение относитс  к вычислительной технике, может быть использовано при отладке программ специализированных цифровых вычислительных систем (ЦВС) реального времени и  вл етс  усовершенствованием устройства по авт.св. № 1185343.

Целью изобретени   вл етс  повышение достоверности работы устрой- ства за счет запрета формировани  сигнала прерывани  при возврате в от,лаживаемый участок программы через его нижнюю границу.

На чертеже представлена структур- на  схема устройства

Устройство содержит первый регистр , первую 2 и вторую 3 схемы сравнени  | второй регистр 4, первый элемент И 5, третий регистр 6, мультиплексор .7 адреса, счетчик 8, третью схему 9 сравнени , мультиплексор 10 сигнала записи, второй 11 и третий 12 элементы И, первый в ыход 13 прерывани  устройства , адресные входы 14 устройст-i ва, вход 15 строба адреса, вход 16 начальной установки устройства, вход

17установки режима, четвертый регистр 18, четвертую 19 и п тую 20 схемы сравнени , п тый регистр 21, четвертый 22 и п уый 23 элементы И, второй выход 24 прерьгоани  устройст- ва

Рассмотрим работу устройства совместно с отлаживаемой СЦВС, построен ной на базе ЭВМ типа Электроника-бО

Адресные входь 14 устройства подключены к магистрали микро-ЭВМ, к которой подключены также посто нное запоминающее устройство (ПЗУ) дл  хранени  команд и оперативное запоминающее устройство, (ОЗУ) дл  хранени  операндов программ (не показаны), ОЗУ и ПЗУ имеют различные адреса в едином адресном пространстве магист- рали микро-ЭВМ,

Работа устройства начинаетс  с установки на регистрах 1 и 4 верхней и нижней границ области пам ти, отведенной дл  хранени  команд, на регистре 6 - начального адреса отла- живаемой программы, а на регистрах

18и 21 верхней и нижней границ области пам ти, отведенной дл  хране ни  команд отлаживаемого участка про граммы, В простейшем случае регистры

I, 4 и б выполн ютс  в виде тумблерных наборников на лицевой панели устрОЙСТВНа

с входа 17 устройства на управл ющие входы мультиплексоров 7 и 10 поступает управл ющий потенциал, соответствующий вводу начального адреса с регистра 6 через мультиплексор 7 в счетчик 8 под управлением сигнала, поступающего с входа 16 устройства через мультиплексор 10 на установоч- ньй вход счетчика 8,

Управл ющие сигналы на входы 16 и 17 подаютс  с лицевой панели устройсва ,

После занесени  начального адреса программы в счетчик 8 изменением управл ющего потенциала на входе 17 устройства информационные входы счетчика 8 через мультиплексор 7 подключаютс  к адресным входам 14 устройства , а установочный вход - через мультиплексор 10 к выходу второго элемента ИИ,

После Запуска программы при по влении на входах 14 устройства кода адреса в сопровождении строба адреса на входе 15 производитс  его анализ на принадлежность полю адресов ПЗУ, . определ етс , считываетс  ли в данный момент команда или операнд.

Текущий адрес с входов .14 устройства поступает на первые входы схем 2 и 3 сравнени . Па выходе схемы 2 сравнени  присутствует положительный потенциал, если текущий адрес меньше адреса верхней границы,установленного на регистре 1, а на выходе схемы J сравнени  - если больше адреса нижней границы, зафиксированного в реги . стре 4, На выходе элемента 5 И будет положительный потенциал, если текущий адрес находитс  в зоне адресов, ограниченной регистрами 1 и 4, что соответствует считыванию команды.

Одновременно с этим текущий адрес сравниваетс  с содержимым счетчика 8 В случае равенства этих значений с выхода схемы 9 сравнени  на третий вход элемента И 1 поступает запрещаюпщй потенциал, блокирующий по вление сигнала на его выходе. При этом по заднему фронту строба адреса с входа 15 устройства через элемент И 12 сигнал поступает на счетный вход счетчика 8 и увеличивает ег содержимое на +2 (дл  ЭВМ Электрони- ка-60)з

В случае несовпадени  текущего адреса на первьк входах схемы 9 сравнени  с текущим содержимым счетчика 8

схема 9 сравнени  вырабатывает разре- шаю1ций потенциал. Таким образом, на всех входах элемента И 11 будут разрешающие сигналы, и на выходе элемен- та И 11 по витс  сигнал, которьй через мультиплексор 10 поступает на установочный вход счетчика 8, по которому в счетчик 8 заноситс  новое значение , соответствующее значению теку- щего адреса, которое по заднему фронту строба адреса увеличиваетс  на +2, После этого значение счетчика будет соответствовать адресу следующей команды . Сигнал с выхода элемента И 11 поступает также на первый выход 13 устройства, которьй может быть подключен к системе прерьгоани  ЭВМ, если при отладке необходимо формировать сигнал в соответствии с алгоритмом, реализованным в известном устройстве, В противном случае используют сигнал с второго выхода 24 устройства, который формируетс  при наличии сигнала на выходе элемента И 11, поступающе- го на второй вход элемента И 23, и . разрешающего сигнала на первом входе элемента И 23,

Сигнал на первом входе элемента И 23 вырабатьшаетс  по результатам анализа текущего адреса на принадлежность его полю адресов, отведенных дл  хранени  команд отлаживаемого участка программы. При этом группа элементов, состо ща  из регистра 21, схем 19- и 20 сравнени , а также эле- мент И 22 работают аналогично группе элементов, состо щей из регистров -1 и 4, схем 2 и 3 сравнени ,,, а также элемента И 5, В результате на выхо

де элемента И 22 будет положительньш потенциал, если текущий адрес находитс  в зоне адресов, ограниченной регистрами 18 и 21, что соответству5

Q 0 5

0

5

0

ет командам отлаживаемого участка программы,

В случае считывани  операнда на выходе элемента И 5 будет запрещающий потенциал, блокирующий элементы И 11 и 12, Текущее значение счетчика 8 не изменитс , и сигнал прерывани  на выходе 24 устройства не вырабатываетс , независимо от сигналов на выходе схемы 9 сравнени , и первом входе элемента И 23,

Дл  работы устройства необходимо, чтобы адрес вектора пр ерьшани  и технологическа  программа обслуживани  прерьшани  находились вне зоны адресов ПЗУ, определ емых регистрами 18 и 21,

Claims (1)

1. Формула изобретени 

   Устройство дл  формировани  сигналов прерывани  при отладке программ по авт,св, № 1185343, о т л и ч а ю - щ е е с   тем, что, с целью повышени  достоверности работы, в устройство введены четверта  и п та  схемы - сравнени , четвертый и п тый регистры , четвертый и п тый элементы И, причем адресный вход устройства соединен с первыми входами четвертой и п той схем сравнени J выходы которых соединены соответственно с первым и вторым входами четвертого элемента И, информационные выходы четвертого и п того регистров соединены с вторыми входами соответственно четвертой и п той схем сравнени , выход четвертого элемента И соединен с первым входом п того элемента И, выход второго элемента И соединен с вторым входом п того элемента И, выход которого  вл етс  вторым выходом прерывани  устройства.