SU1411755A2 - Устройство дл формировани сигналов прерывани при отладке программ - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при отладке пpoгpa м специализированных систем реального времени. Целью изобретени   вл етс  сокращение времени отладки программ. Устройство дл  формировани  сигналов прерывани  при,отладке программ содержит четыре регистра 1,4,6 и 20; три схемы 2,3-и 9 сравнени ; шесть элементов И 5,11,12 и 28 - 30; мультиплексор 7 адреса; два счетчика 19 и 8; мультиплексор 10 записи; блок 18 пам ти; мультиплексор 21 данных; четыре элемента НЕ 22 - 25; два элемента ИЛИ-НЕ; шесть элементов 31 36задержки; четыре формировател  37- 40 длительности. Гил. .с

Description

42

(Л

СП

ел

14)

Изобретение относитс  к вычислительной технике, может быть использовано при отладке программ специализированных систем (СЦВС) реального времени и  вл етс  усовершенствованием устройства по авт. ев, ,

№ 1348841 .

Цель изобретени  - сокращение времени отладки программ.

На чертеже представлена схема устройства дл  формировани  сигналов прерьгоани  при отладке программ.

Устройство содержит первый регистр 1 ,. первую 2 и вторую 3 схемы

сравнени , второй регистр 4, первый элемент И 5, четвертый регистр 6, мультиплексор 7 адреса, второй счетчик В, третью схему 9 сравнени , мультиплексор 10 записи, второй 11 и шестой 12 элементы И, второй выход 13 прерывани , адресный вход 14, вход 15 строба адреса, вход 16 на чальной установки, первый вход 17 установки режима, блок 18 пам ти, первый счетчик 19, третий регистр 20, мультиплексор 21 данных, первый 22, второй 23, третий 24 и четвертый 25 элементы НЕ, первый 26 и второй 27 элементы ИЛИ-НЕ, третий 28, четвертый 29 и п тый 30 элементы И, пер вый 3, второй 32, третий 33, четвертый .34, п тый 35 и шестой 36 элементы задержки, первый 37, второй 38, третий 39 и четвертый 40 формирователи длительности, второй вход 14

установки режима, вход 42 строба даи ных, вход 43 данных и первый выход 44 прерывани .

,Работа устройства начинаетс  с установки исходных данных в регистры 1,4- и-6 и счетчик 19 и разметки блока 18 пам ти. На регистрах 1 и 4 устанавливаютс  верхн   и нижн   граница области пам ти ЭВМ, отведенной дл  хранени  команДд на регистре 6 - начальньй адрес отлаживаемой программы, а на счетчике 19 - начальный адрес блока 18. Загрузка резисторов 1,4 и 6 может выполн тьс  с

лицевой панели устройства или в простейшем варианте они могут быть выполнены в виде тумблерных наборников на лицевой панели устройства,

В режиме загрузки исходных данных на первом выходе 17 установки режима устанавливаетс  на уровень логического

О

а на втором входе 41 установки режима - уровень логической

0

0

5

1 5 что соответствует режиму записи в блок 18 и вводу начального адреса программы в счетчик 8,

С входа 17 устройства на управл ющие входы мультиплексоров 7 и 10 поступает управл ющий потенциал, соответствующий вводу начального адреса с регистра 6 через мультиплексор 7 в счетчик 8 под управлением сигнала, поступающего с входа 16 устройства через мультиплексор 10 на установочный вход счетчика 8. Одновременно сигнал с входа 16 устанавливает счетчик 19 в начальное (нулевое ) состо9ние. На входы 43 и 42 устройства подаютс  от внешнего устройства соответственно данные дл  записи в блок 18 пам ти и сопровождающий их строб данных. Строб данных через элемент И 29 проходит на установочный вход мультиплексора 21, разреша  прохождение данных с входа 43 устройства через мультиплексор 21 на вход регистра 20. Кроме того., ,сигнал с выхода элемента И 29 после формировани  по длительности формирователем 37 через второй элемент ИЛИ- НЕ 27 поступает на тактовый вход регистра 20, осуществл   занос в регистр данных с входа 53 устройства.

Сигнал с выхода формировател  37 после задер}кки на элементе ЗЗ, необ- ходимый дл  обеспечени  записи дан™. ных в регистр 20, формируетс  по длительности на формирователе 40 и через элемент НЕ 24 поступает отрицательным сигналом на режимный вход записи блока 18„ Одновременно сигнал с вь1хода формировател  40 после задержки на четвертом элементе 35 задержки на врем , определ емое требовани ми временной диаграммы блока 18 пам ти, через первый элемент ИЛИ-НЕ 26 .отрицательным сигналом пос тупает на вход опроса блока 18 пам ти.

0

5

0

В результате сигналы на входах опроса и записи обеспечивают запись данных с регистра 20 по адресу, установленному на счетчике 19„ Прн этом сигнал с выхода элемента 35 задержки после задержки на четвертом элементе 34 задержки на врем , необходимое дл  записи информации в блок 18 пам ти, через четвертый элемент НЕ 25 поступает на счетный вход счетчика 19, увеличива  его содержимое на 1, таким образом подготавлива 

код адреса блока 18 к приходу следующих данных на вход 43 устройства.

Последовательно записыва  данные в блок 18 пам ти, например единицу в выделенный разр д, с входа 43 устройства но стробу с входа 42 по адресам , совпадагошим-с адресами отлаживаемой программы, в которых при наличии адресного перехода требуетс  реализаци  прерывани , осуществл етс  разметка блока 18 пам ти. После заноса исходных данных и разметки блока 18 пам ти измен ют управл ющие сигналы на первом 17 и втором 41 входах установки режима. На входе 17 устанавливают потенциал высокого уровн  (1), на выходе 41 - потенциал низкого уровн  (О), что соответствует режиму отладки программ и считывани  из блока 18 пам ти.

В результате информационные входы счетчика 8 через мультиплексор 7 подключаютс  к адресным входам 14 устройства, а установочный вход счетчика 8 через мультиплексор.10 - к выходу второго элемента И 11, разрешаетс  прохождение строба адреса с входа 15 устройства через четвертый элемент И 28, подаетс  потенциал низкого уровн  на второй установочный вход мультиплексора 21 данных с выхода п того элемента И 29, запрещающий прохождение данных с входа 43 устройства через мультиплексор 21. Через второй элемент НЕ 23 подаетс  на первый установочный вход мультиплексора 21 потенциал, разрешающий прохождение информации с выхода блока 18 пам ти через мультиплексор 21 данных на регистр 20.

Пйсле запуска программы при по в- .лений на входах 41 устройства кода адреса в сопровождении строба адреса на входе 15 производитс  его анализ на принадлежность полю адресов ПЗУ, т.е. определ етс  считываетс  ли в данный момент команда или операнд.

Текущий адрес с входов 14 устройства поступает на первые входы схем

2и 3 сравнени . На выходе схемы 2 сравнени .присутствует положительный потенциал, е сли текущий адрес меньше адреса верхней границы, установленного на регистре 1, а на выходе схемы

3сравнени , - если больще адреса нижней границы, зафиксированного на регистре 4, На выходе элемента И 5 присутствует положительный потенциал

0

5

0

5

0

5

0

5

0

5

если текущий адрес находитс  в зоне адресов, ограниченной регистрами 1 и 4, что соответствует считыванию команды .

Одновременно с этим текущий адрес сравниваетс  с содержимым счетчика 8,

8случае равенства этих значений с выхода схемы 9 сравнени  на третий вход элемента И 11 поступает запрещающий потенциал, блокирующий по вление сигнала на его выходе. При этом по заднему фронту строба адреса с входа 15 устройства через элемент

И 12 поступает на счетный вход счетчика 8 и увеличивает его содержимое на -1-2 (дл  ЭВМ Элек роника 60).

При несовпадении текущего адреса на первых входах схемы 9 сравнени  с .текущим содержимым счетчика 8 схема

9сравнени  вырабатьшает разрешающий потенциал. Таким образом, на всех входах элемента И 11 присутствуют разрешающие сигналы и на выход эле-. мента И 11 проходит положительный сигнал, поступающий одновременно через мультиплексор 10 на установочный вход счетчика 8 и через элемент 36 задержки на второй вход элемента

И 30.

в результате в счетчик 8 через мультиплексор 7 заноситс  новое значение , соответствующее значению текущего адреса на входе 14 устройства, которое далее по заданному фронту строба адреса увеличиваетс  на +2. После этого значение счетчика 8 соответствует адресу следующей команды .

При считывании операнда на выходе элемента 5 присутствует запрещающий потенциал, блокирующий элементы И-11 и 12, текущие значени  счетчика 8 не измен ютс  и на выходе элемента И 11 и соответственно на втором входе э е- мента И 30 и выходе 13 прерьгеани  устройства присутствует запрещающий потенциал.

Сигнал на первом входе элемента И 30 формируетс  следующим образом,

Строб .адреса с входа 15 устройства через элементы И 28 и НЕ 22 по-| ступает на тактовый вход четвертого регистра 19, занос  в него адрес с адресного входа 14 устройства. Потенциал низкого уровн  с выхода элемента И 29 через формировател  37 и 40 и элемент 33 задержки поступает на вход элемента НЕ 24 и после инвертировани  передаетс  на вход записи блока 18 пам ти.

Положительный сигнал с выхода элемента И 28 задерживаетс , на элементе 31 задержки на врем , необходимое дл  записи в счетчик 19 адреса с входа 14 устройства, и после формировани  по длительности на формирователе 38 через .элемент ИЛИ-НЕ 26 отрицательным импульсом поступает |на вход опроса блока 18 пам ти, Со- |четание потенциала высокого уровн  |на входе записи и отрицательного |сигнала на входе опроса, блока 18 па- |м ти соответствует режиму считывани  информации из блока 18 пам ти на |первый информационный вход мультиплексора 21, Так как на первом установочном входе мультиплексора 21 в режиме считывани  присутствует разрешающий потенциал, информа- ци  проходит через мультиплек- Icop 21 на вход регистра 20. При этом |Сигнал с выхода элемента И 28 задер- иваетс  элементом 32 задержки на врем , необходимое дл  считьтани  ин }формации из блока 18 пам ти, формиру |етс  по длительности на формировате- |пе 39 и через элемент ИЛИ-НЕ 27 по- |ступает на тактовый вход регистра. 20 Ьбеспечива  занос в него информации 3 блока 18 пам ти. ; Если по .адресу, присутствующему (на адресном входе 14 устройства, из Ьпределенного разр да блока 18 пам - |ги в регистр 20 и далее на первый Ьход элемента И 30 поступает 1 (занесенна  по указанному адресу в ежиме разметки блока 18 пам ти), то Ьри по влении сигнала на втором вхо- fte элемента. И 30 на выходе 44 устройства по вл етс  сигнал прерывани .

При. этом элемент 36 задержки обеспечивает задержку сигнала на втором :Входе элемента И 30 на врем  считывани  информации из блока 18 пам ти i на первый вход элемента И 30.

Claims (1)

1. Формула изобретени 

   Устройство дл  формировани  сигналов прерывани  при отладке программ по авт. св. № 1348841, о т л и ч а ю ш е е с   тем, что, с целью сокращени  времени отладки программ, в устройство введены четвертьй регистр, второй счетчик, треть  схема сравнени , шестой элемент Н, мультиплексор

   адреса и мультиплексор записи, причем выход четвертого регистра соединен с первым информационным входом мультиплексора адреса, адресный вход устройства соединен с входом первого

   сравниваемого числа .третьей схемы сравнени  и с вторым информационным входом мультиплексора адреса, выход которого соединен с информационным входом второго счетчика, первый вход

   установки режима устройства соединен с управл ющими входами мультиплексора адреса и мультиплексора записи, выход которого соединен с установочным входом второго счетчика, выход

   которого соединен с входом второго сравниваемого числа третьей схемы сравнени , вькод которой соединен с третьим -входом второго элемента И, выход второго элемента И  вл етс  вт.орым выходом прерывани  устройства и соединен с первым информационным входом мультиплексора записи, вход начальной установки устройства соединен с вторым информационнЕлм

   входом мультиплексора записи, выход первого элемента И соединен с первым входом шестого элемента И, выход которого соединен со счетным входом второго счетчика, вход строба адреса устройства соединен с вторым входом

   шестого элемента И,