SU1612269A1 - Устройство регистрации информации с координатной камеры - Google Patents

Abstract

Изобретение относитс  к экспериментальной  дерной физике и может примен тьс  в электронных схемах регистрации  дерного излучени . Цель изобретени  - повышение точности путем подсчета количества зарегистрированных частиц независимо от количества сработавших датчиков и увеличение быстродействи . В устройство введены блок выделени  краев кластеров и блок запоминани  числа зарегистрированных частиц в детекторе. Указанные блоки содержат группу элементов И и счетчик с установкой. Включение группы элементов И позвол ет регистрировать только количество частиц, зарегистрированных в детекторе. Использование счетчика с установкой создает возможность останавливать работу устройства в момент регистрации напередзаданного количества частиц. 1 з.п. ф-лы, 2 ил.

Description

Изобретение относитс  к экспериментальной  дерной физике и может быть применено в электронных схемах регистрации  дерного излучени  и в других регистрирующих годоскопических системах.

Цель изобретени  - повышение точности путем подсчета количества зарегистрированных частиц независимо от количества сработавших датчиков и увеличение быстродействи .

На фиг.1 приведена структурна  схема устройства регистрации информации с координатной камеры; на фиг.2 - структурна  схема асинхронного преобразовани  и задержки кода.

Структурна  схема устройства дл  случа , когда число входов п 256. Входы пронумерованы от О до 255. Здесь прин ты следующие обозначени : входы lo-lass, устройства , п входных усилителей, п-разр д- ный регистр, содержащий п триггеров

20-2255. разделенный на УпГ групп по VrT триггеров в группе, Vn-fl элементов ИЛИ 3o-3i6, блок4 асинхронного преобразовани  и задержки кода, запоминающее устройство.5, первый 6 и второй 7 управл ющие входы блока асинхронного преобразовани  и задержки кода, информационные выходы 8, первый 9 и второй 10 управл ющие выходы блока асинхронного преобразовани  и задержки кода, третий управл ющий вход 11 устройства (управл ющий вход стробировани  блока записи), группа из управл ющих выходов 12о- -12i5 блока асинхронного преобразовани  и задержка кода.блок выделени  краев кластеров , состо щий из п элементов И ТЗо- 13255, блок 14 запоминани  числа зарегистрированных частиц в детекторе, состо щий из счетчика.15 с установкой, группы стробируемых элементов И 16, входов 17, выходов 18 и управл ющего выхода 19

СО

с

чэ о о о

блока 1-4 запоминани  числа зарегистрированных частиц в детекторе.

Входы п-входных усилителей подключены к нит м координатного детектора, а выходы соединены с первыми управл ющими входами соответствующих триггеров (2о- 2255) п-разр дного регистра. Пр мой выход первого триггера 2.0 подключен непосредственно к входу блока 4, а инверсный выход этого же триггера соединен с первым входом первого элемента И 13о, вход щего в блок выделени  краев кластеров. Второй вход первого элемента И 13о подключен к пр мому выходу второго триггера 2oi и т.д. Первый вход элемента И 13255 соединен с пр мым выходом триггера 2255, а его второй вход в данном случае остаетс  свободным. Выходы п элементов И 13оо-13255 подключены к входам первой группы из п входов блока 4 и к соответствующим им входам элементов ИЛИ. 3o-3i5. выходы которых подключены к второй группе из Vn входов блока 4 асинхронного преобразовани  и задержки кода и к входам элемента ИЛИ 3i6. Выход элемента ИЛИ 3i6 соединен с первыми управл ющими входами п триггеров п- разр дного регистра (на фиг.1 показано одной св зью на каждую группу). Если хот  бы на одном из п триггеров п-разр дного регистра содержитс  информаци , то на выходе элемента ИЛИ 3i6 вырабатываетс  сигнал , запрещающий занесение данных на п-разр дный регистр. На второй управл ющий вход 7 подаетс  сигнал сброса блока 4 и 14 в исходное состо ние (от внешних устройств ). На первый управл ющий вход 6 подаетс  сигнал Пуск с выхода элемента ИЛИ 3i6. Информационные выходы 8 блоков 4 и 14 соединены с информационными входами запоминающего устройства 5, На первом управл ющем выходе 9 вырабатываютс  синхроимпульсы, необходимые дл  записи данных в запоминающее устройство . На втором управл ющем выходе 10 вырабатываетс  сигнал конца преобразовани . Он соединен со счетным входом счетчика 15 с установкой. На третий управл ющий вход 11 подаетс  сигнал медленного строба (строб от внешних устройств), что позвол ет записывать в запоминающее устройство только полезные событи . Группа из Vn управл ющих выходов 12o-12i5 подключена соответственно к вторым управл ющим входам Vn групп триггеров п-разр дного регистра (ко всем триггерам в группе), Число выходов в группе соответствует числу групп триггеров. Далее входы 17 блока 14 подключены к внешнему устройству, например к ЭВМ, с помощью которой на счетчик 15

предварительно заноситс  двоичный код, на выходах 18 формируетс  код, соответствующий числу зарегистрированных частиц в многоканальном детекторе. На управл ю- щем выходе 19 счетчика с установкой вырабатываетс  сигнал переполнени  счетчика 15с установкой, который соответствует числу частиц, которые необходимо зарегистрировать по условию эксперимента. Выходы 0 счетчика 15с установкой подключены к первым входам стробируемых элеметов И 16, выходы 18 которых подключены к входам запоминающего устройства 5.

Вначале рассмотрим работу устройства по 5 структурной схеме, изображенной на фиг.1. В исходном состо нии все VгГтpиггepo82oo-2255 п -разр дного регистра установлены на О сигналами Сброс, которые поступают из блока 4с V управл ющихвыходов 12o-12i5. С 0 выхода элемета ИЛ И Зш на первые управл ющие входы п тригеров п-разр дного регистра подаетс  разрешающий уровень напр жени . Импульсы от нитей координатной камеры после усилени  и формирова- 5 ни  поступают на информационные входы триггеров входного п-разр дного регистра. Дл  простоты положим, что сигналы поступали от первой и второй нити, что соответствует двойному кластеру. Практически это 0 значит, что от одной частицы сработали две соседние проволоки. В этом случае сигнал с пр мого выхода первого триггера 2о поступает на вход блока 4. В ту же врем  первый элемет И 13о и второй И элемент 13i закры- 5 ты в силу перекрестных св зей их входов с выходами первого и второго триггеров 2оо-2о1. В результате на вход блока 4 сигнал от второй нити не поступает. Одновре- мено импульсом с выхода первого элемета 40 ИЛИ Зо блокируетс  занесение данных на входной п-разр дный регистр на врем  преобразовани  данных. Кроме того, импульсе выхода первого элемента ИЛИ Зо поступает на вход блока 4, в котором по сигналу Пуск 45 на первом управл ющем входе 6 происходит преобразование унитарного кода в обыкновенный двоичный код, который поступает на информационные входы запоминающего устройства 5. Одновременно на. 50 первом управл ющем выходе 9 вырабатываетс  синхроимпульс, с помощью которого двоичный код записываетс  в запоминающее устройство. Причем запись происходит лишь в том случае, если синхроимпульс сов- 55 падает с импульсом медленного строба, который поступает на третий управл ющий вход 1Т от решающего внешнего устройства , которое определ ет полезность регистрируемого событи . Кроме того, сигнал с

первого управл ющего выхода 9 поступает на вход блока 14, на счетчик 15, и котором фиксируютс  информации о том, что в детекторе зарегистрирована только одна частица . Далее имп.ульсом с управл ющего выхода 12о, первый и второй триггеры сбрасываютс  на О.

Если бш сигналы от детектора поступили на две проволочки, не расположенные р дом, и в разных группах, то сброс на О этих триггеров происходил бы в разные мо- ме1;1ты времени по сигналам с управл ющих выходов 12o-12i5.

На фиг.2 приведена структурна  схема блока 4 асинхронного преобразовани:  и задержки .кода дл  случа , когда число входов п 256. Здесь прин ты следующие обозначени : группа мультиплексоров 20o-20i5t входы 21o-21i5 первого приоритетного шифратора (втора  группа из 16 входов), первый приоритетный шифратор 22, дешифратор 23, элементы И первой группы 24o-24i5, элементы И второй группы 25о- 25i5, перва  группа элементов ИЛИ 26.о- 26i5, втора  группа элементов ИЛИ 27o-27i5, триггеры 28o-28i5 п-разр дного регистра, второй приоритетный шифратор о29, первый 30 и второй 31 элементы И, од- новибратор 32, группы из А/гГ элементов ЗЗо-ЗЗ 15 задержки, первый 34, второй 35, третий 36, четвертый 37 элементы задержки , информационные выходы 38 старших разр дов, группа управл ющих входов 39- 42 (адресных) мультиплексоров, первый управл ющий выход 43 первого приоритетного шифратора, общий управл ющий вход 44 мультиплексоров 20cr20i5 , первый управл ющий выход 45 второго приоритетного шифратора, управл ющий вход 46 второго приоритетного шифратора, выходы 47 младших разр дов координат, второй управл ющий выход 48 второго приоритетного шифратора.

Устройство работает следующим образом .

Дл  простоты изложени  рассмотрим случай, когда сработали восемнадцата  и тридцать четверта  нити детектора, что соответствует двоичным кодам 00010010 и 00100010. Допустим, что нар ду с 18-й нитью сработали еще 20-  и 19-  нити. Аналогично , нар ду с 34-й нитью сработала еще и 35-  нить, что соответствует двоичным ко- .дам 00010111 и 00100011. Другими словами , зарегистрирован тройной и двойной кластеры. Эти коды с пр мых и инверсных выходов триггеров п-разр дного регистра поступают на входы блока выделени  краев кластеров, на выходах которого сформируютс  коды 00010100 и 00100010. Далее эти

коды поступают на соответствующие входы мультиплексоров 20o-20i5 блока 4 и с выхо- , дов элементов ИЛИ 3i и За поступают на входы 214 и 212 первого приоритетного 5 шифратора 22. В стандартном исполнении приоритетный шифратор, помимо информационных входов-выходов, имеет также управл ющий вход, на который попадает сигнал Пуск и два управл ющих выхода.

, 10 На первом из них в течение времени преобразовани  данных вырабатываетс  импульс соответствующей ширины. На втором уп- раёл ющем выходе импульс вырабатываетс  вс кий раз. когда на его входах

15 устанавливаетс  код, соответствующий нулю . После поступлени  сигнала Пуск на первый управл ющий вход 6 блока асинхронного преобразовани  и задержки кода на выходах 38 формируетс  код 0001, кото20 рый соответствует двоичному номеру группы нитей, в которой имеетс  хот  бы одна сработавша  нить. Этот код поступает на выходы устройства в качестве старших разр дов координаты сработавшей нити и на

25 группу управл ющих (адресные) входов 3942группы мультиплексоров 20o-20i5. Одновременно с первого управл ющего выхода

43первого приоритетного шифратора 22 вырабатываетс  импульс, который запуска0 ет одновибратор 32, сигнал с выхода которого поступает на общий управл ющий вход

44мультиплексоров 20o-20i5. В результате триггер 28i устанавливаетс  на единицу импульсом , поступающим с выхода мульти5 плексора 20i.

Кроме того, импульс с первого управл ющего выхода 43 через элемент 34 задержки поступает на вход первого элемента И 30, который открыт по второму входу разреша0 ющим уровнем, поступающим с первого уп- равл ющего выхода 45 второго приоритетного шифратора 29 через элемент задержки. Импульсом с выхода первого элемента И 30 разрешаетс  работа второго

5 приоритетного шифратора (управл ющий вход 46) и на его выходах 47 формируетс  двоичный код 0001, который совместно с кодом, сформированным на информационных выходах 38, образует двоичный код но0 мера сработавшей нити 000100102 18io.

Одновременно на первом управл ющем выходе 45 второго приоритетного шиф- ратора уровень мен етс  на противоположный и на первом управл ю5 щем выходе 9 блока 4 формируетс  импульс, который сопровождает код координаты в качестве синхроимпульса. Одновременно этот же импульс поступает на счетный вход счет- чика 15 с установкой. После преобразбва- ни  очередной координаты содержимое

счетчика увеличиваетс  нэ единицу. Импульсом конца преобразовани , поступающим с второго управл ющего выхода 10 блока 4 асинхронного упраг лешуш и задержки кода, содермсимое счетчика 15 строби- руетс , и на выходах 18 блока 14 получаетс  двоичный код, равный числу частиц,зареги- стрированнь х в детекторе, Этот код поступает на входы запоминаюидего ycrpovicTBa 5, где хран тс  также коды координат. Триггер 28,1 п-разр дного регисгра находитс  в состо нии Единица, поэтому импульс проходит элемент И 24.i первой группы, проходит первую группу элементов ИЛИ и устаназливает на О триггер 28i. Изменение состо ни  триггера 28i происходит с задержкой на величину задержки элемента группы элементов задержки ЗЗо, поэтому импульс, поступающий с выхода элемента И второй группы 25о, дальше по цепи не проходит. Поскольку все триггеры установлены в О, то на втором управл ющем выходе 48 второго приоритетного шифратора 29 вырабатываетс  импульс, который че- , рез элемент 37 задержки поступает на вход второго элемента И 31. На втором входе этого элемента поддержиЕгаетс  разрешающий уровень, поступающий с первого управл ющего выхода 43 первого приоритетного шифратора, С выхода второго элемента И 31 импульс поступает на управл ющий вход дешифратора 23, на выходе группы из Vn управл ющих выходов 12.1 которого вырабатываетс  импуль-с, с помощью которого устанавливаютс  в О триггеры первой группы входного регистра. Сигнал Пуск на первом управл ющем входе б присутствует все врем , пока идег регистраци  всех коорд /,нат одного соб;.-.гги . Поэтому после установки в О триггеров первой группы на информационных выходах 38 формируетс  код 0010, соответствующий наличию единицы,во второй группе триггеров входного регистра. Этот код поступает также на группу управл ющих вхо дов 39-42 мультиплексоров.

Несколько ранее после установки в О триггера 28i на втором управл ющм.1 выходе 48 второго приоритетного шифратора 29 вырабатываетс  импульс, который через элемент 37 задержки поступает на управл ющий вход одковибратор :: 32,

В результате сигнал на выходе о.о.нозиб- ратора модулируетс  по амплитуде и фронтом этого сигнала, поступающего на общий управл ющий вход 44 мультиплексороо 20р-2015,натриггер 28. заносг.тс  единице. За счет задержки на элементе 36 на управл ющем входе 46 второго приоритетного

п-

, . . з - о о

шифратора продолжает оставатьс  разре- шаюш,ий уровень и на выходах 47 младших разр дов координат формируетс  код 0100. который совместно с кодом 0010 образует 5 код001001002 341осле.дующейсработавшей ,. - нити. Одновременно на первом управл ю- щем выходе 45 второго приоритетного шифратора измен етс  уровень напр жени  и на первом управл ющем выходе 9 блока 4 10 формируетс  импульс, который проходит элементы И второй группы 25o-25i и 242, элемент ИЛИ 2б2 и устанавл шает в О триггер 282, Аналогично описанному на выходе второго элемента И 31 формируетс  им- 15 пульс, который разрешает работу дешифратора 23, на выходе которого (группа управл ющих выходов 122 блока 4) формируетс  импульс, с помощью которого устанавливаетс  в О втора  группа триггеров 20 входного регистра. В результате на втором управл ющем выходе 48 второго приоритетного шифратора 29 вырабатываетс  импульс Конец регистрацией координат одного событи .

Claims (1)

1. 25Одновременно снимаетс  разрешающий уровень на первом управл ющем выходе 43 первого приоритетного шифратора и на первом управл ющем входе 6 блока 4, Далее цикл регистрации координат событи  30 повтор ютс . На зторой управл ющий вход 7 блока 4 перед началом работы устройства подаетс  сигнал установки в О. С помощью элемента задержки имеетс  возможность плавно р.егулировать врем  поступлени  35 двоичных координат с информационных выходов 38 и выходов 47 на запоминающее устройство, где с помощью сигнала медленного строба происходит регистраци  только координат по.лезных событий. 40 С помощью блока выделени  краев кластеров выдел ютс  только крайние позиции в тех местах, где имеютс  кластеры, в то врем  как одиночные сигналы проход т без изменений. В результате с помощью блока счета числа зарегистрированных частиц в детекторе в каждом такте преобразовани  координат подсчитываетс  не число сработавших датчиков, а число зарегистрированных частиц, В свою очередь, это приводит к. 50 увеличению быстродействи  устройства. Формула изобретени  1. Устройство регистрации информации с координатной камеры, содержащее п входных усилителей, п-разр дный регистр, 55 содержащий п триггеров, разделенных на-Уп групп триггеров, запоминающее уст- оой ство, содержащее информационные входы Л два управл ющих входа: синхронизации и строб ироаани , блок асинхронного

   - Л

   преобразовани  и задержки кода, содержащий первую группу из п входо в, вторую группу из VnT входов, два управл ющих входа , группу из VrT управл ющих выходов, информационные, выходы и два управл ю- щих выхода, а также()элементов ИЛИ, имеющих каждый VPT входов, причем выходы VfT элементов ИЛИ соединены с второй группой изУгГ входов блока асинхронного преобразовани  и задержки кода и с входами (Vn+1)- го элемента ИЛИ, выход которого

   Гключен к первым управл ющим входам групп триггеров п-разр дного регистра и к первому управл ющему входу блока асинхронного преобразовани  и задержки кода, второй управл ющий вход которого  вл етс  входом установки в исходное состо ние устройства, группа управл ющих выходов блока асинхронного преобразовани  и задержки кода подключе- на соответственно к вторым управл ющим входамУТГ групп триггеров п-разр дного регистра, информационные выходы и первый управл ющий выход блока асинхронного преобразовани  и задержки кода подключены к информационным входам и к управл ющему входу синхронизации запоминающего устройства соответственно,вто- рой управл ющий выход блока асинхронного преобразовани  и задержки кода  вл етс  выходом конца преобразовани  координат событи , выходы п входных усилителей подключены к третьим управл ющим входам соответствующих им VrT групп триггеров п-разр дного регистра, отличаю ще ее   тем, что, с целью повышени  точности путем подсчета количества зарегистрированных частиц независимо от количества сработавших датчиков и увеличени  быстродействи , введены блок

   выделени  краев кластеров, блок запоминани  числа зарегистрированных частиц в детекторе , причем первый выход п-разр дного регистра соединен с первым входом первой группы из п входов блока асинхронного преобразовани  и задержки хода и с входом первого элемента ИЛИ, последующие (п-2) выходов п-разр дного регистра соединены с входами блока выделени  краев кластеров соответственно, (п-1) выходов которого соединены с первой группой п входов блока асинхронного преобразовани  и задержки кода и входами элементов ИЛИ, первый, второй и третий управл ющие входы блока запоминани  числа зарегистрированных частиц в детекторе соединены с первым и вторым управл ющими выходами и вторым управл ющим входом блока асинхронного преобразовани  и задержки кода соответственно, входы блока запоминани  числа зарегистрированных частиц в детекторе  вл ютс  дополнительными входами устройства, а выходы подключены к входам запоминающего устройства , управл ющий выход блока запоминани  числа зарегистрированных частиц в детекторе  вл етс  дополнительным управл ющим выходом устройства.

   2, Устройство по П.1, отличающеес  тем, что блок выделени  краев кластеров содержит (п-1) двухвходовых элементов И, причем первые входы ( п-1) двухвходовых элементов И  вл ютс  входами дл  подключени  к пр мым выходам (п-1)-го триггера п-разр дного регистра устройства соответственно, а вторые входы (п-1) двухвходовых элементов И  вл ютс  входами дл  подключени  к инверсным выходам (п-1)-го триггера п-разр дного ретстра устройства соответственно.

   Фив.1.

   Фиг. 2

   Составитель л.Тало ни на Редактор С.Патрушева Техред М.Моргентал

   Корректор А.Обручар