SU1695283A1 - Управл емый N-разр дный распределитель импульсов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано, например, дл  включени  цифровых индикаторов через шифратор или дл  формировани  словесной визуальной информации на табло. Отличительной особенностью распределител   вл етс  то, что он имеет регул рную структуру с посто нным числом входов и элементов на канал. Целью изобретени   вл етс  упрощение устройства. Поставленна , цель достигаетс  за счет введени  элементов И и новых св зей. 2 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано, например, дл  включени  сигналов цифровых индикаторов через шифратор или дл  формировани  словесной визуальной информации на табло.

Цель изобретени  - упрощение распределител .

На фиг. 1 приведена структурна  схема распределител ; на фиг. 2 - временные диаграммы его работы.

Устройство содержит разр ды 1, каждый из которых содержит элемент И-НЕ 2, элемент Н Е 3, триггер 4, кроме того, распределитель содержит элемент 5 задержки, элементы И 6, входы 7 задани  режима работы , выходы 8, тактовый вход 9.

Распределитель работает следующим образом.

Если на всех входах 7, задающих программу распределени , имеютс  сигналы логического нул , то на выходах элементов- И-НЕ 2 каждого разр да 1i формируетс  потенциал логической единицы. При этом на входе элемента 5 задержки потенциал логической единицы, который, проход  через

элемент 5 задержки, удерживает все триггеры 4 в состо нии логической единицы по выходу.

Сигналы распределени  импульсов при этом во всех каналах отсутствуют..

При наличии сигнала, определ ющего расширение формировани  соответствующего канального импульса, на входе первого разр да 11 в виде логической единицы на информационном входе триггера 4 первого разр да 1i по вл етс  сигнал логической единицы и соответственно на первом выходе распределител .

При этом сигнал уровн  логического нул  на выходе элемента И-НЕ 2 разр да 1i шунтирует вход элемента И-НЕ 2 последующего разр да 12 непосредственно и через элемент И 6i положительной логики шунтирует входы всех последующих элементов И- НЕ 2. При этом также снимаетс  сигнал с установочных входов триггеров 4, так как на входе элемента 5 задержки сигнал прин л значение уровн  логического нул . По по ступлении первого импульса по тактовому входу 9 триггер 4 первого разр да 11 срабатывает , на его выходе по вл етс  сигнал

СП

с

с о ел ю

00

00

логического нул , который шунтирует вход элемента И-НЕ 2 первого разр да 1ч. Соответственно оканчиваетс  формирование выходного импульса первого канала и снимаетс  запрет со входа элемента И-НЕ 2 последующего разр да 1а. При этом, если на входе второго разр да 12 имеетс  потенциал логической единицы, процесс включени  триггера 4 второго разр да 12 повтор етс  аналогично и на выходе второго канала формируетс  импульс распределени , который через элемент И б шунтирует входы элементов И-НЕ 2 последующих разр дов 1з-п- И т.д. до некоторого J-ro разр да 1j, на входе которого имеетс  потенциал логического нул . Триггер 4 этого разр да не сработает, так как на его информационном входе имеетс  сигнал логического нул . Импульс в j-ом канале не по витс , а сигнал с выхода элемента И-НЕ 2 заданного разр да 1 обеспечит через элемент И 6 (j - 1) разрешение дл  элемента И-НЕ 2 последующего разр да 1 0 + 1)- И т.д. до очередного канала с потенциалом логической единицы на входе разр да 1, где процессы повтор ютс  с формированием канального импульса распределени . После того, как срабатывают все триггеры 4 разр дов 1i, на входах которых имеетс  потенциал логической единицы, на выходах элементов И-НЕ 2 разр дов 1|, будет потенциал логической единицы. При этом в остальных разр дах } на выходе элементов И-НЕ 2 также будет потенциал логической единицы за счет наличи  потенциала логического нул  на их входных шинах. Таким образом, на всех входах всех элементов И б будут потенциалы логической единицы, которые формируют импульс, проход щий через элемент 5 задержки и устанавливающий все триггеры 4 в исходное состо ние (потенциал логической единицы по выходу). Задний фронт этого импульса на выходе элемента И 6п-1 формируетс  по моменту переключени  в исходное состо ние первого из триггеров 4

и определ етс  быстродействием элементной базы. Элемент 5 задержки предназачен дл  надежной установки триггеров 4 в исходное состо ние из-за конечного быстродействи  элементной базы.

Дл  более  сного понимани  работы распределител  рассмотрим фиг. 2, где приведены дл  случа  выполнени  устройства с п 4, логической единицей на 1,2,

4-ых входах управлени  (вход 7) и логическом нуле на 3-ем входе управлени .

Claims (1)

1. Формула изобретени 

   Управл емый n-разр дный распределитель импульсов, содержащий п 1К-триг- геров, п элементов И-НЕ, п элементов НЕ и элемент задержки, причем синхровходы IK-триггеров объединены и подключены к

   тактовому входу распределител , первые входы элементов И-НЕ  вл ютс  соответственно входами задани  режима работы распределител , выход 1-го элемента И-НЕ соединен с входом 1-го элемента НЕ (I 1,

   ... , п) и  вл етс  -м выходом распределител , выход i-ro элемента НЕ соединен с 1-входом 1-го IK-триггера, инверсный выход которого соединен с вторым входом 1-го элемента И-НЕ, входы установки в О всех

   IK-триггеров объединены и подключены к выходу элемента задержки, К-входы IK-триггеров объединены и подключены к шине нулевого потенциала распределител , отличающийс  тем, что, с целью упрощени ,

   в него введены п-1 элементов И, причем выход первого элемента И-НЕ соединен с первым входом первого элемента И и с третьим входом второго элемента И-НЕ выход j-ro 0 1п-2) элемента И соединен с

   первым входом (j + 1)-го элемента И и с третьим входом (j + 2)-го элемента И-НЕ, выход (j + 1)-го элемента И-НЕ соединен с вторым входом j-ro элемента И, выход п-го элемента И-НЕ соединен с вторым входом

   (п - 1-го элемента И. выход которого соеди- нен с входом элемента задержки