SU1061144A1 - Устройство дл управлени прерыванием программ - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПРЕРЫВАНИЕМ ПРОГРАММ, содержащее схему сравнени , регистр прерываний , блок регистров, шифратор, счетчик времени, первый и второй элементы ИЛИ, узел управлени , причем входы регистра прерываний соединены с запросной группой входов устройства, а выходы - с группой входов узла управлени , перва  группа выходов которого подключена к соответствующим входам первого элемента ИЛИ и шифратора, выход которого соединен с адресным выходом устройства, втора  группа выходов узла управлени  соединена с входами блока регистров, выход первого элемента ИЛИ соединен с первым входом схемы сравнени  и входом сброса счетчика времени, вход запуска которого соединен с первым управл ющим входом устройства, выход схемы сравнени  соединен с первым входом узла управлени , выходы блока регистров соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом схемы сравнени , отличающеес  тем, что, с целью экономии оборудовани , в устройстве выход счетчика времени соединен с третьим входом схемь сравнени , второй управл ющий вход устройства соединен с вторым входом узла управлени , а узел управлени  содержит две группы элементов И, две группы триггеров, дешифратор , элемент И и четыре элемента ИЛИ, причем группа входов дешифратора соединена с группами входов узла и первого элемента ИЛИ, выход которого соединен с первыми входами элементов И первой группы и с первым входом элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с вторым входом узла,первый вход которого соединен с первыми входами третьего и четвертого элементов ИЛИ, выходы которых соединены соответственно с нулевыми входами триггеров первой и у. второй, групп, единичные выходы которых (Л соединены соответственно с вторыми входами элементов И первой группы и первыми входами элементов И второй группы, нулевые выходы триггеров первой группы соединены с соответствующими входами элемента И, выходы элементов И первой группы соединены первой группой выходов узла, единичное входы триггеров второй группы соедии; ны с соответствующими Ci выходами дешифратора, в ыходы элементов И второй группы соединены с единичными входами соответствующих триггеров первой группы и с соответствующими входами чет N вертого элемента ИЛИ и входами второй группы входов узла, выход второго элемента ИЛИ соединен с вторым входом третьего элемента ИЛИ и вторыми входами элементов И второй группы.

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в вычислительных системах, в том числе в управл ющих машинах.

Известно устройство дл  управлени  прерыванием программ, содержащее схему сравнени , регистр прерывани , узел управлени ,кодирующую матрицу, элемент ИЛИ, счетчик времени 1.

Недостатком этого устройства  вл ютс  значительные затраты времени на обработку прерываний, так как прерывание текуцдей программы происходит при каждом поступлении запроса на программу более высокого приоритета и при больщом числе уровней приоритетов число прерываний программ достаточно велико.

Наиболее близким к изобретению  вл етс  устройство дл  управлени  прерыванием программ, содержащее схему сравнени , регистр прерываний, узел управлени , группу регистров, кодирующую матрицу , счетчик времени, первый и второй элемент ИЛИ, причем входы регистра прерываний соединены с запросной группой входов устройства, а выходы- с группой входов узла управлени , перва  группа выходов которого подключена к соответствующим входам кодирующей матрицы, соединенной с адресным выходом устройства, втора  группа- с входами соответствующих регистров группы регистров, а треть - с входами первого элемента ИЛИ, выход которого соединен с первым входом схемы сравнени  и первым входом счетчика, второй вход которого соединен с первым управл ющим входом устройства, выход схемы сравнени  соединен с первым отдельным входом узла управлени , выходы регистров группы регистров соединены с входами второй схемы ИЛИ, выход которой соединен с вторым входом схемы сравнени  2.

Это устройство позвол ет уменьщить число прерываний программы и сократить тем самым непроизводительные затраты мащинного времени на обработку прерываний . Однако, оно отличаетс  определенной конструктивной сложностью.

Цель изобретени  - экономи  оборудовани .

Эта цель достигаетс  тем, что в устройстве , содержащем схему сравнени , регистр прерываний, блок регистров, щифратор, счетчик вре.мени, первый и второй элементы ИЛИ, узел управлени , причем входы регистра прерываний соединены с запросной группой входов устройства, а выходыс группой входов узла управлени , перва  группа выходов которого подключена к соответствующим входам первого элемента ИЛИ и щифратора, выход которого соединен с адресным выходом устройства, втора  группа выходов узла управлени  соединена с входами блока регистров, выход первого элемента ИЛИ соединен с первым входом схемы сравнени  и входом сброса счетчика времени, вход запуска которого

соединен с первым управл ющим входом устройства, выход схемы сравнени  соединен с первым входом узла управлени , выходы блока регистров соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом схемы сравне0 ни , выход счетчика времени соединен с третьим входом схемы сравнени , второй управл ющий вход устройства соединен с вторым входом узла управлени , а узел управлени  содержит две группы элеменс тов И, две группы триггеров, дешифратор, элемент И и четыре элемента ИЛИ, причем группа входов дешифратора соединена с группами входов узла и первого элемента ИЛИ, выход которого соединен с первыми входами элементов И первой группы и с

0 первым входом элемента И, выход которого соединен с первым входом второго элемента ИЛИ, вгорой вход которого соединен с вторым входом узла, первый вход которого соединен с первыми входами третье5 го и четвертого элементов ИЛИ, выходы которых соединены соответственно с нулевыми входами триггеров первой и второй групп, единичные выходы которых соединены соответственно с вторыми входами элементов И первой группы и первыми вхо0 дами элементов И второй группы, нулевые выходы триггеров первой группы соединены с соответствующими входами элемента И, выходы элементов И первой группы соединены с первой группой выходов узла, единичные входы триггеров

второй группы соединены с соответствующими выходами дещифратора, выходы элементов И второй группы соединены с единичными входами соответствующих триггеров первой группы и с соответQ ствующими входами четвертого элемента ИЛИ и входами второй группы входов узла, выход второго элемента ИЛИ соединен с вторым входом третьего элемента ИЛИ и вторыми входами элементов И второй группы .

5 На фиг. 1 представлена блок-схема устройства; на фиг. 2 - блок-схема узла управ лени .

Устройство содержит регистр прерываний 1, узел 2 управлени , блок регистров 3, элемент ИЛИ 4, счетчик 5 вре.мени, схе му 6 сравнени , шифратор 7,элемент ИЛИ 8 и ЭВМ 9. Узел управлени  2 содержит группу входов 10, узла управлени , дешифратор 11, элемент ИЛИ 12. вторую группу триггеров 13, вторую группу эле ментов И 14, элемент ИЛИ 15. первую группу триггеров 16, первую группу э.юментов И 17, элемент И 18, элементы ИЛИ 19 и 20, первую группу выходов узла управлени  21i- 21уп, вторую группу выходов узла управлени  , первый управл ющий вход 23 узла управлени , второй управл ющий вход 24 узла управлени .

Устройство работает следующим образом .

Сигналы прерывани , инициируемые запросами на включение программ высшего приоритета, поступают от ЭВМ 9 в регистр 1 прерываний. При поступлении сигнала прерывани  в соответствующую  чейку регистра 1 хран щийс  в ней код прерывани  считываетс  на вход узла 2, соответствующий данному уровню приоритета. При поступлении кода прерывани  из регистра 1 на узел 2 с выходов последнего выдаетс  сигнал считывани  в соответствующий регистр 3, хран щий величину максимального времени прерывани  текущей программы. Значение величины максимального времени прерывани  текущей программы поступает на регистр 3 через элемент ИЛИ 4 на вход схемы сравнени . На другой вход схемы 6 сравнени  с выхода счетчика 5 времени, запускаемого ЭВМ 9 в момент включени  программы в работу, поступают значени  времени, затрачиваемого на выполнение текущей программы. Схема сравнени  определ ет необходимость прерывани  текущей программы. С выхода схемы 6 сравнени  сигнал поступает в узел 2, который выдает потенциальный сигнал прерывани  на щифратор 7, по выходу, соответствующему уровню приоритета программы , инициировавшей сигнал прерывани  на входе регистра 1. Одновременно потенциальный сигнал сброса с выхода узла 2 поступает через элемент ИЛИ 8 в счетчик 5 времени и схему б сравнени . Шифратор 7 по сигналу прерывани  на узле 2 формирует код прерывани ,поступающий в ЭВМ 9, котора  осуществл ет переход к выполнению программы высшего приоритета, инициировавшей сигнал прерывани .

Таким образом, при поступлении запроса на программу высшего приоритета во врем  выполнени  текущей программы прерывани  последней переход к выполнению программы высшего приоритета происходит только в том случае, если врем  обработки программы меньше максимального времени ее прерывани .

Узел управлени  работает следующим образом.

В исходном состо нии, в отсутствие выполнени  программ, триггеры 13 и 16 наход тс  в нулевом состо нии, элемент И 18 открыт. Пусть на группу входов узла управлени  поступает код прерывани . В соответствии с этим кодом дешифратор 11 устанавливает соответствующий триггер 13 в единичное состо ние. Сигнал с выхода элемента ИЛИ 12 через открытый элемент И 18, ИЛИ 20 открывает соответствующий элемент И 14, и на соответствующем выходе 22 узла управлени  с единичного выхода триггера 13 по вл етс  потен; .аль0 ный сигнал прерывани , поступающи;. г шифратор. Этот же сигнал устанавливасг в единичное состо ние триггер 16, открыва  соответствующий элемент И 17 и закрыва  элемент И 18, а через элемент ИЛИ

5 15 устанавливает триггер 13 в нулевое состо ние . Пусть во врем  выполнени  текущей программы поступает код прерывани  старшей по приоритету программы. В соответствии с этим кодом дешифратор 11 устанавливает соответствуюший триггер

0 13 в единичное состо ние. Сигнал с выхода схемы ИЛИ 12 и открытый элемент И 17 по вл етс  на соответствующем выходе 21 узла управлени  как сигнал считывани  в соответствующий регистр 3. Если схема срав5 нени  определ ет необходимость прерывани  текущей программы, от нее на вход 24 узла управлени  поступает сигнал сравнени . Этот сигнал через элемент ИЛИ 20 открывает соответствующий элемент 1-1 14, а через элемент ИЛИ 20 и ИЛИ 19 уста0 навливает соответствующий триггер 16 в нулевое состо ние. С единичного выхода триггера 13 на соответствующем выходе 22 узла управлени  по вл етс  потенциальный сигнал прерывани , поступающий в щифратор 7 и на элемент ИЛИ 8. Этот же сигнал устанавливает в единичное состо ние триггер 16, открыва  соответствующий элемент И 17, а через элемент ИЛИ 15 устанавливает триггер 13 в нулевое состо ние. По окончании выполнени  программы от ЭВМ на управл ющий вход 23 поступает

0 сигнал окончани  программы, который через элемент ИЛИ 15 и 19 устанавливает триггеры 13 и 16 в нулевое состо ние.

Предложенное устройство позвол ет

5 сократить непроизводственные затраты машинного времени на обработку прерываний. Использование новых св зей в устройстве дл  управлени  прерыванием программ уменьшает общее число функциональных элементов в нем.

1l

21m

Claims (1)

1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПРЕРЫВАНИЕМ ПРОГРАММ, содержащее схему сравнения, регистр прерываний, блок регистров, шифратор, счетчик времени, первый и второй элементы ИЛИ, узел управления, причем входы регистра прерываний соединены с запросной группой входов устройства, а выходы — с группой входов узла управления, первая группа выходов которого подключена к соответствующим входам первого элемента ИЛИ и шифратора, выход которого соединен с адресным выходом устройства, вторая группа выходов узла управления соединена с входами блока регистров, выход первого элемента ИЛИ соединен с первым входом схемы сравнения и входом сброса счетчика времени, вход запуска которого соединен с первым управляющим входом устройства, выход схемы сравнения соединен с первым входом узла управления, выходы блока регистров соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом схемы сравнения, отличающееся тем, что, с целью экономии оборудования, в устройстве выход счетчика времени соединен с третьим входом схемы сравнения, второй управляющий вход устройства соединен с вторым входом узла управления, а узел управления содержит две группы элементов И, две группы триггеров, дешифратор, элемент И и четыре элемента ИЛИ, причем группа входов дешифратора соединена с группами входов узла и первого элемента ИЛИ, выход которого соединен с первыми входами элементов И первой группы и с первым входом элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с вторым входом узла,первый вход которого соединен с первыми входами третьего и четвертого элементов ИЛИ, выходы которых соединены соответственно с нулевыми входами триггеров первой и второй, групп, единичные выходы которых соединены соответственно с вторыми входами элементов И первой группы и первыми входами элементов И второй группы, нулевые выходы триггеров первой группы соединены с соответствующими входами элемента И, выходы элементов И первой группы соединены первой группой выходов узла, единичные входы триггеров второй группы соединены с соответствующими выходами дешифратора, выходы элементов И второй группы соединены с единичными входами соответствующих триггеров первой группы и с соответствующими входами четвертого элемента ИЛИ и входами второй группы входов узла, выход второго элемента ИЛИ соединен с вторым входом третьего элемента ИЛИ и вторыми входами элементов И второй группы.