SU1462308A1 - Устройство переменного приоритета - Google Patents
Устройство переменного приоритета Download PDFInfo
- Publication number
- SU1462308A1 SU1462308A1 SU874196665A SU4196665A SU1462308A1 SU 1462308 A1 SU1462308 A1 SU 1462308A1 SU 874196665 A SU874196665 A SU 874196665A SU 4196665 A SU4196665 A SU 4196665A SU 1462308 A1 SU1462308 A1 SU 1462308A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- output
- inputs
- counter
- input
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Изобретение относитс к вычислительной технике и может, найти применение в устройствах прерьшани программ ЭВМ. Цель изобретени - повышение быстродействи . Устройство переменного приоритета содержит ре- : , гистр сдвига 5, счетчик 4, триггер 7, блок 6 микропрограммного управлени , счетчик 1, предназначенный дл хранени и потактного изменени по кольцу кода номера наиболее приоритетного сигнала прерывани , дешифратор 2 дл дешифрации содержимого счетчика 4 и блок 3 вы влени приоритетного прерывани . В устройстве уменьшаетс врем реакции на сигнал прерьшани . 5 ил. , с СЛ
Description
1
Изобретение относитс к вычислительной технике и может найти применение в устройствах прерывани программ ЭВМ.
Целью изобретени вл етс повьше- ние быстродействи за счет уменьшени времени реакции на сигнал прерывани .
На фиг.1 приведена блок-схема предлагаемого устройства; на фиг.2 - структурна схема блока микропрограммного управлени ; на фиг.З - алгоритм работы устройства; на фиг.4 - микропрограмма работы устройства , дл выбранной структуры блока (мир микропрограммного управлени ); на фиг.5 - структура блока вы влени приоритетного прерывани .
Устройство содержит кольцевой счетчик 1, дешифратор 2, блок 3 вы влени приоритетного .прерьшани , счетчик 4, регистр 5 сдвига, блок 6 микропрограммного управлени , триггер 7 о Блок 6 микропрограммного управлени содержит регистр 8, включающий разр ды кода операции, кода условий перехода, адреса микрокоманды перехода, адреса следующей микрокоманды , блок 9 пам ти, включающий пам ть микрокоманд и регистр адреса микрокоманды, дешифратор 10, дедшфра- тор 11, генератор 12, блок 13 проверки условий. Блок 3 содержит элементы И 14 - .17 группы и элемент ИЛИ 18.
Устройство работает следующим образом .
а
tsp
00
о
00
314
Дл подготовки устройства к работе выполн ютс следующие операции.
В счетчик 1 по кодовому входу программно заноситс код, соответствующий сигналу прерывани и номеру разр да регистра 5, имеющему в данный момент высший приоритет.
Одновременно в триггер 7 заноситс код, соответствующий выбранному режиму работы устройства 0 дл режима , при котором код в кольцевом счетчике 1 может быть изменен только программным способом, t дл режима равных приоритетов, при котором после обработки каждого запроса прерывани к содержимому кольцевого счетчика 1 добавл етс 1 .
В регистр микрокоманды 8 заноситс код первой микрокоманды.
При отсутствии сигнала прерьшани все разр ды регистра 5 наход тс в О, на ЭВМ вьтолн етс фонова про- грамма. При поступлении одного или нескольких сигналов прерьгоани соответствующие разр ды регистра 5 устанавливаютс в I, вьтолнение фоновой программы ЭВМ прерьгоаетс и в блок 6 от регистра 5 сдвигов вьщаетс сигнал включени генератора 12, который возбуждает работу блока 6. Этот же сигнал разрешает работу дешифратора 10, Так как в начальный момент в разр дах кода операции регистра 8 содержитс код передача содержимого счетчика 1 в счетчик 4, то в момент разрешени работы дешифратора 10 на его выходе по витс сигнал выполнени операции пересылки содержимого кольцевого счетчика 1 в счетчик 4„ Этот сигнал поступит на счетчик 4 и вьшолнит пересылку.
Генератор 12 после его включени начинает вьщавать серии из трех импульсов дл выполнени каждой микрокоманды „
Первым импульсом в регистр адреса блока 9 засылаетс код адреса второй микрокоманды микропрограммы. Прочитанна по этому адресу микрокоманда Переход по вьтолнению услови записываетс в регистр 8 вторым им- генератора 12, третим импульсом обнул етс регистр адреса блока 9. Из р дов Код услови перехода регистра 8 на вход дешифратора 11 подаетс код (условие перехода по первому состо нию блока 3), который дешифрируетс и поступает на вход
0
5
0
308
блока 13 проверки условий. Если условие перехода выполн етс , т.е. на второй вход от блока 3 поступает единичный сигнал, то по следующему им- пульсу генератора 12 осуществл етс засылка в регистр адреса блока 9 кода из разр дов Адрес микрокоманды перехода регистра 8.
На выходе блока 3 единичный сигнал будет в том случае, если в состо нии I находитс разр д регистра 5, номер которого определен содержимым счетчика 1„ Если на выходе блока 3 нулевой сигнал, т.е„ условие перехода не вьтолн етс , то в регистр адреса запишетс код из разр дов Адрес следующей микрокоманды регистра 8.
Импульсом генератора 12 осуществл етс запись в регистр 8 соответственно либо микрокоманды Переход по выполнению услови (код 02), либо микрокоманды прибавлени единички к
5 содержимому счетчика 4 (код 03).
При выполнении микрокоманды с кодом операции 03 с выхода дешифратора 10 на счетный вход счетчика 4 поступит сигнал 1, а затем выполн етс
0 микрокоманда с кодом операции 04 - сдвиг на разр д содержимого регистра 5 о Это осуществл етс с помощью сигнала с выхода дешифратора 10, поданного на сдвиговый вход регистра 5. После этой микрокоманды вновь выполн етс микрокоманда Переход по выполнению услови , т.е. анализ состо ни блока 3. Эта последовательность микрокоманд будет вьшолн тьс до тех nopj пока на выходе блока 3 не . окажетс 1; в результате чего осуществитс переход к микрокоманде, анализирующей состо ние триггера 7.
45 При вьтолнении этой микрокоманды будет провер тьс единичное состо ние триггера 7, Если в триггер 7 была записана Г (режим равных приоритетов устройства), то следующей буд дет вьтолнена микрокоманда с кодом операции 06 - прибавление 1 к содержимому счетчика 1. Это осуществл етс сигналом с выхода дешифратора 10, поданным на счетный вход 55 счетчика 1. Вслед за этим выполн етс микрокоманда с кодом операции 05 - отключение генератора и устройство возвращаетс в исходное состо ние .
5
0
Если в триггер 7 был записан О (режим программно задаваемого приоритета ) , то после микрокоманды анализа состо ние триггера 7 сразу будет вьтолнена микрокоманда отключени генератора.
По микрокоманде Отключение генератора после выдачи текущей серии импульсов сигналом с выхода дешифра- тора 10 генератора 12 отключаетс , блокируетс работа дешифратора 10, в регистр 8 записываетс код следующей (первой) микрокоманда, прочитанной из блоюа 9. Этот код будет хра- нитьс до обработки очередного сигнала прерывани . Выходом устройства вл ютс выходы счетчика 4„
После выполнени микропрогр.аммы обработки прерьшани в счетчика 4 будет содержатвс код, соответствующий обрабатываемому сигналу прерьшани Этот код используетс в качестве модифицируемой части адреса перехода на прерьшающую программу
Claims (1)
- Формула изобретениУстройство переменного приоритета содержащее два счетчика, триггер, блок микропрограммного.управлени , регистр сдвига, причем группа кодовых входов устройства соединена с группой информационных входов первого счетчика, группа выходов которого соединена с группой инdюDмaциoнныxкодовые Sходыg s00 g5входов второго счетчика, группа выходов которого вл етс группой выходов устройства, единичный и нулевой входы триггера вл ютс соответственно первым и вторым входами режима устройства, первый вход условий блока микропрограммного управлени соединен с выходом триггера, первый выход блока микропрограммного управлени соединен со счетным входом первого счетчика, второй выход блока микропрограммного управлени соединен с входом сдвига регистра сдвига, счетный вход второго счетчика соединен с третьим выходом блока микропрограммного управлени , информационные входы регистра сдвига вл ютс группой запросных входов устройства, отличающеес тем, что, с целью повышени быстродействи , устройство содержит блок вы влени приоритетного прерывани и дешифратор , причем группа входов дешифратора соединена с группой выходов первого счетчика, группа выходов дешифратора соединена с первой группой входов блока вы влени приоритетного прерывани , втора группа входов которого соединена с группой выходов регистра сдвига, сигнальный выход которого соединен с входом запуска блока микропрограммного управлени , второй вход условий которого соеди нен с выходом блока вы влени приоритетного прерывани .Выходы i0i/8jВход Woxod обжина omjfia пиощммно- тШ1Х при- задавае - MmnsmW мых поиори- тетодСигналы npepbiff.Переход fro Ss/пол- ненаю условиes02ff7ffeflexoff no St/по н. уелувиОтключение ftamoffafflОвuwtiPomo - I fro в о ав. Т JYf8f№c uina (ft. 1} : f, ф|A|f. W .ggg.yj. на выходе блока 3no ,1 триггера 7OmPrSDm ДШ2В узел 6Фиг. 5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874196665A SU1462308A1 (ru) | 1987-02-19 | 1987-02-19 | Устройство переменного приоритета |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874196665A SU1462308A1 (ru) | 1987-02-19 | 1987-02-19 | Устройство переменного приоритета |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1462308A1 true SU1462308A1 (ru) | 1989-02-28 |
Family
ID=21286408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874196665A SU1462308A1 (ru) | 1987-02-19 | 1987-02-19 | Устройство переменного приоритета |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1462308A1 (ru) |
-
1987
- 1987-02-19 SU SU874196665A patent/SU1462308A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетега ство СССР № 506854, кл. С- 06 F 9/46, 1970. Авторское свидетельство СССР № 1270759, кл. G 06 F 9/46, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU628163B2 (en) | Method and apparatus for detecting and correcting errors in a pipelined computer system | |
US4276595A (en) | Microinstruction storage units employing partial address generators | |
US4176394A (en) | Apparatus for maintaining a history of the most recently executed instructions in a digital computer | |
US5717851A (en) | Breakpoint detection circuit in a data processor and method therefor | |
SU1082341A3 (ru) | Устройство управлени в системе обработки данных | |
SU1541619A1 (ru) | Устройство дл формировани адреса | |
US4047245A (en) | Indirect memory addressing | |
GB2112975A (en) | Error correction circuit arrangement | |
SU1462308A1 (ru) | Устройство переменного приоритета | |
JPH0320776B2 (ru) | ||
US4566062A (en) | Timing control system in data processor | |
SU1124316A1 (ru) | Микро-ЭВМ | |
SU1287157A1 (ru) | Устройство дл управлени запуском программ | |
SU1552189A1 (ru) | Устройство дл контрол программ | |
SU1501065A1 (ru) | Устройство дл контрол хода программ | |
SU1341636A1 (ru) | Устройство дл прерывани программ | |
SU924707A1 (ru) | Микропрограммное устройство управлени | |
SU1267415A1 (ru) | Микропрограммное устройство управлени | |
SU826340A1 (ru) | УСТРОЙСТВО ДЛЯ СОРТИРОВКИ МК-РАЗРЯДЙоПшс! | |
SU1365091A1 (ru) | Микропрограммный процессор | |
RU2042189C1 (ru) | Микропрограммное устройство управления | |
SU1129613A1 (ru) | Устройство адресации многопроцессорной вычислительной машины | |
SU1520533A1 (ru) | Электронна вычислительна машина | |
SU1183979A1 (ru) | Устройство для сбора информации о работе процессора | |
SU1061144A1 (ru) | Устройство дл управлени прерыванием программ |