JPH08202647A - コンピュータ入出力装置の仮想ポートについて - Google Patents
コンピュータ入出力装置の仮想ポートについてInfo
- Publication number
- JPH08202647A JPH08202647A JP4606795A JP4606795A JPH08202647A JP H08202647 A JPH08202647 A JP H08202647A JP 4606795 A JP4606795 A JP 4606795A JP 4606795 A JP4606795 A JP 4606795A JP H08202647 A JPH08202647 A JP H08202647A
- Authority
- JP
- Japan
- Prior art keywords
- input
- buffer memory
- interruption
- cpu
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】コンピュータの入出力装置の配備の違いを吸収
し、互換性を持たせるため仮想ポートをもうける。 【構成】入出力装置の代わりに、メモリーと、そのメモ
リーの番地がアクセスされた事を検出し割り込みを発生
させる、アドレス・バス等の監視装置、並びに、割り込
みを受けて、実際の相当する入出力装置へアクセスを行
う装置から構成される。
し、互換性を持たせるため仮想ポートをもうける。 【構成】入出力装置の代わりに、メモリーと、そのメモ
リーの番地がアクセスされた事を検出し割り込みを発生
させる、アドレス・バス等の監視装置、並びに、割り込
みを受けて、実際の相当する入出力装置へアクセスを行
う装置から構成される。
Description
【発明の詳細な説明】 この発明は、コンピュータにおいて、特定の番地の入出
力装置の代わりに、メモリー(以後、この特定番地のメ
モリーをバッファー・メモリーと呼ぶ)と、アドレス・
バス等を監視し、そのバッファー・メモリーがアクセス
された場合に所定の割り込みを発生させ、および、その
割り込みを受けて別番地に割り当てられた相当する実際
の入出力装置を制御する装置から成る。本件の動作は、
まず、CPU(中央演算装置)等から、入出力装置の代
わりに設置された、バッファー・メモリーがアクセスさ
れた場合、所定の割り込みを発生させる。割り込みを受
けたCPU等は、専用回路、若しくは、割り込みプログ
ラム等により、実際の入出力装置をアクセスする。出力
の場合は、データは一旦、バッファー・メモリーに書き
込まれたのち、割り込み処理により所定の装置に出力さ
れることとなる。入力においては、入力装置からの割り
込みにより、バッファー・メモリーを書き換え、そのデ
ータをCPU等が読み込むか、若しくは、CPU等から
バッファー・メモリーを読み込むためにアクセスした場
合、一旦、CPU等を停止させ、入力データを入力装置
からバッファー・メモリーに読み込んだ後、プログラム
を再開させる。以上の方法により、CPU等は、特定の
番地にあたかも入出力装置があるように動作することが
可能となる。この技術により、異種、又は、新旧の機種
間における差異を大幅に軽減でき、互換性を持たせる事
が可能となる。
力装置の代わりに、メモリー(以後、この特定番地のメ
モリーをバッファー・メモリーと呼ぶ)と、アドレス・
バス等を監視し、そのバッファー・メモリーがアクセス
された場合に所定の割り込みを発生させ、および、その
割り込みを受けて別番地に割り当てられた相当する実際
の入出力装置を制御する装置から成る。本件の動作は、
まず、CPU(中央演算装置)等から、入出力装置の代
わりに設置された、バッファー・メモリーがアクセスさ
れた場合、所定の割り込みを発生させる。割り込みを受
けたCPU等は、専用回路、若しくは、割り込みプログ
ラム等により、実際の入出力装置をアクセスする。出力
の場合は、データは一旦、バッファー・メモリーに書き
込まれたのち、割り込み処理により所定の装置に出力さ
れることとなる。入力においては、入力装置からの割り
込みにより、バッファー・メモリーを書き換え、そのデ
ータをCPU等が読み込むか、若しくは、CPU等から
バッファー・メモリーを読み込むためにアクセスした場
合、一旦、CPU等を停止させ、入力データを入力装置
からバッファー・メモリーに読み込んだ後、プログラム
を再開させる。以上の方法により、CPU等は、特定の
番地にあたかも入出力装置があるように動作することが
可能となる。この技術により、異種、又は、新旧の機種
間における差異を大幅に軽減でき、互換性を持たせる事
が可能となる。
【図1】本発明の構成例である。
Claims (1)
- 【請求項1】本件発明は、コンピュータにおいて、特定
アドレス番地のメモリーを仮想入出力装置として動作さ
せるものである。コンピュータにおいて、所定のアドレ
ス番地のメモリーに対し、そのアドレス番地のアクセス
を監視し、割り込み等を発させ、さらに、割り込み等を
受けて、別の番地の相当する実際の入出力装置をそのメ
モリーの内容に対応させ制御することにより特定アドレ
ス番地のメモリーを仮想入出力装置として動作させる方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4606795A JPH08202647A (ja) | 1995-01-26 | 1995-01-26 | コンピュータ入出力装置の仮想ポートについて |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4606795A JPH08202647A (ja) | 1995-01-26 | 1995-01-26 | コンピュータ入出力装置の仮想ポートについて |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08202647A true JPH08202647A (ja) | 1996-08-09 |
Family
ID=12736665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4606795A Pending JPH08202647A (ja) | 1995-01-26 | 1995-01-26 | コンピュータ入出力装置の仮想ポートについて |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08202647A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100472962B1 (ko) * | 1996-10-10 | 2005-06-07 | 조진영 | 가상포트를이용한정보교환방법(DataTransmissionMethodusingVirtualPort) |
JP2005190036A (ja) * | 2003-12-25 | 2005-07-14 | Hitachi Ltd | 記憶制御装置及び記憶制御装置の制御方法 |
-
1995
- 1995-01-26 JP JP4606795A patent/JPH08202647A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100472962B1 (ko) * | 1996-10-10 | 2005-06-07 | 조진영 | 가상포트를이용한정보교환방법(DataTransmissionMethodusingVirtualPort) |
JP2005190036A (ja) * | 2003-12-25 | 2005-07-14 | Hitachi Ltd | 記憶制御装置及び記憶制御装置の制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100344132B1 (ko) | 컴퓨터 메모리 인터페이스용 장치와, 휴대용 이동 컴퓨터와 그 컴퓨터에서의 프로그램 명령 페치 및 데이타 기록/판독 요청 수행 방법 | |
JP2774862B2 (ja) | Dma制御装置および情報処理装置 | |
KR20000004082A (ko) | 고속 직렬 버스에 연결된 동기식 및 비동기식 장치의 제어시스템과 제어 방법 | |
JPH08202647A (ja) | コンピュータ入出力装置の仮想ポートについて | |
JPH01169557A (ja) | 記憶制御装置 | |
JPH064469A (ja) | 入出力装置制御方式 | |
JP2581753B2 (ja) | 自己診断方法 | |
JP2000215042A (ja) | 制御プログラムの稼動時更新方式 | |
JP2978008B2 (ja) | メモリ管理方式 | |
JP2528394B2 (ja) | 演算制御装置 | |
JPH02125303A (ja) | ブログラマブル・コントローラ | |
WO2004023312A1 (en) | Methods for operating a cpu having an internal data cache | |
JP2503838Y2 (ja) | マイクロプロセッサ装置 | |
JPS58114218A (ja) | プログラム・ロ−デイング方式 | |
JPH08249022A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
JPH04360249A (ja) | メモリ増設装置 | |
JPH03225551A (ja) | 入出力装置アクセス制御方式 | |
JPH0816405A (ja) | システム初期化装置 | |
Neumann | Disk-based program swapping in 8080-based microcomputers | |
JPH0782447B2 (ja) | Dmaデータ転送制御装置 | |
KR19990037241U (ko) | 마이크로 프로세서 | |
JP2000259453A (ja) | デバッグ装置 | |
JPH0773094A (ja) | メモリ初期化制御装置 | |
JPH01169555A (ja) | 仮想外部記憶装置 | |
KR20030095527A (ko) | 내장형 불휘발성 반도체 메모리 장치의 업데이트 콘트롤방법 |