JPH01169555A

JPH01169555A - 仮想外部記憶装置

Info

Publication number: JPH01169555A
Application number: JP62328132A
Authority: JP
Inventors: Shunichi Kajisa; 加治佐　俊一
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1987-12-24
Filing date: 1987-12-24
Publication date: 1989-07-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、ランダムアクセス可能な外部記憶装置を備え
たデータ処理システムにおける仮想外部記憶装置に関し
、特に、仮想記憶空間にアクセスすることにより外部記
憶装置に対する入出力を自動的に行うことができる仮想
外部記憶装置に関する。

従来技術従来、外部記憶装置を備えたデータ処理システムでは、
高性能のメモリ・マネジメント・ユニット（以下ＭＭＵ
と略す）、および再試行可能なマイクロ・プロセシング
・ユニット（以下ＭＰＵと略す）の出現により、メモリ
上の実／仮想記憶空間を所定の大きさに分割したページ
と呼ばれる単位でのメモリの有無を検出し、その結果、
メモリが無い場合にはメモリ割付けを行って、処理を再
試行していた。

また、ミニコンクラスのコンピュータでは、このような
ハードウェアを用い、デマンド・ページド・バーチャル
・メモリという方式によって、実メモリよりも大きなプ
ロセス（タスクあるいはジョブとも呼ぶ）を実行してい
た。

このような技術では、外部記憶装置に対してアクセスす
る場合、アプリケーションレベルからは明示的に外部記
憶装置に対する入出力をプログラミングする必要があっ
た。つまり、ユーザプログラムそのものに対しては、例
えばミニコンピユータ用の会話型汎用オペレーティング
・システムであるＵＮＩＸや、大型計算機のオペレーテ
ィング・システム（以下Ｏ８と略す）では仮想化が行わ
れているが、外部記憶装置そのものの仮想化は実現され
ていなかった。

このため、外部記憶装置に対するアクセスについては、
プログラムが複雑になるという問題があった・目　　　　　的本発明の目的は、このような問題点を改善し、主記憶に
対してリード／ライトすることによりランダムアクセス
可能な外部記憶装置に対する入出力動作を自動的に行う
ことができる仮想外部記憶装置を提供することにある。

構　　　成上記目的を達成するため、本発明の仮想外部記憶装置は
、主記憶装置、ＭＭＵ、およびランダムアクセスが可能
な外部記憶装置を備えたデータ処理システムにおいて、
ユーザプログラムにより仮想記憶空間に対応して外部記
憶装置に対し、マツピングを行う手段を備え、ユーザプ
ログラムによってその仮想記憶空間に対し、リード／ラ
イトを行うことにより、外部記憶装置に対して自動的に
入出力動作を行わせることに特徴がある。

以下、本発明の一実施例を図面により説明する。

第１図は、本発明の一実施例におけるデータ処理システ
ムの構成図、第２図は本発明の一実施例におけるＭＭＵ
の管理エントリの説明図、第３図は本発明の一実施例に
おけるユーザプログラムの仮想記憶空間と外部記憶装置
との関係を示す説明図である。

本実施例のデータ処理システムは、ＣＰＵＩ、主記憶装
置（ＭＥＭ）１２、入出力コントローラ（ＩＯＣ）１３
、および外部記憶装置（ハード・ディスク装置１４．光
デイスク装置１５）を備え。

さらにＣＰＵＩ　１には、ＭＰＵ１６およびＭＭＵ１７
を備える。また、これらはシステムバスにより結合され
ている。

また、主記憶装置１２にはユーザプログラムおよびＯ８
を格納し、それらはＭＰＵ１６により実行される。゛このＯ８はＭＭＵ１７を操作して主記憶の管理を行い、
特に、ｌ０Ｃ１３に対してコマンドを送って、外部記憶
装置４，５を動作させる。さらにユーザプログラムから
のシステムコールの処理を行う。

また、ｌ０Ｃ１３はＭＰＵ１６よりコマンドを受けて外
部記憶の制御を行い、データの入出力を行う。

また、ＭＰＵ１６は主記憶装置１２より命令を読み込ん
で実行する。

また、ＭＭＵ１７はユーザプログラムと外部記憶（ハー
ド・ディスク、光ディスク）の領域をマツピングする。

この場合、ある一定の大きさのページという単位（例え
ば２にバイトや４にバイト等）に分割された仮想記憶空
間に対し、外部記憶に対するマツピングを行う。

さらに、各ページは第２図のようなＭＭＵ１７のエント
リにより管理される。

つまり、エントリの各要素は、バリイド・ビット（ｖ）
、レファレンス・ビット（以下ｒビットと略す）、モデ
ィファイド・ビット（以下ｍビットと略す）、ライトプ
ロチクテッド・ビット（以下Ｗビットと略す）、ディス
ク・アドレス（ｄｉｓｋ　ａｄｒｅｓｓ）、およびメモ
リ・アドレス（ｍｅｍｏｒｙ　ａｄｒｅｓｓ）から構成
される。

このＶビットは主記憶上にページが割付けであるか否か
を示し、ｒビットはページが参照されたか否かを示す。

またｍビットはページが変更されたか否か（書き込まれ
たか否カリを示し、Ｗビットはページが書き込み禁止モ
ードであるか否かを示す。またディスク・アドレスはペ
ージが外部記憶上のどこに対応するかを示し、メモリ・
アドレスはページが物理的に主記憶のどこに存在するか
を示す。

また、本実施例ではユーザプログラムによる仮想記憶空
間のページの全てに対応してＭＭＵ１７の管理エントリ
が存在する。

例えばＭＭｔＪ１７の管理エントリ（変換テーブル）は
、第３図（ａ）のように、実記憶（主記憶）と外部記憶
の各ページ、Ｖビット、ｒビット、ｍビットの各要素に
より、ユーザプログラムが設定した仮想記憶空間と、主
記憶および外部記憶との関係（ｂ）を示す。

この場合、仮想記憶空間のページ１　（外部記憶のペー
ジ１）はＶビットが１、ｒビットおよびｍビットがＯで
あるため、実記憶のページＡに割付けられ、仮想記憶空
間のページ２（外部記憶のページ２）はＶビットが１．
ｒビットがＯ，ｍビットが１であるため、ページが変更
されて、実記憶のページＣに割付けられている。また、
仮想記憶空間のページ５〜７（外部記憶のページ５〜７
）については、Ｖビット、ｒビット、およびｍビットが
Ｏであるため、実記憶（主記憶）上には割付けられてい
ない。

第４図は１本発明の一実施例における仮想記憶空間アク
セスの処理フローチャートである。

本実施例では、仮想記憶空間によりアクセスする場合、
アクセスが開始されると、ＭＭＵ１７ではＶビットによ
り、主記憶装置１２に対応ページが割付けであるか否か
をチエツクする（４０１）。

その結果、対応ページが割付けられていなければ１次に
主記憶装置１２にページが余っているか否かをチエツク
する（４０２）。

その結果、ページが余っていれば、余っているページか
ら１ページを選択して（４０３）、ステップ４０８以降
を実行する。

また、主記憶装置１２にページが余っていなければ（４
０２）、次にｒビットを参照することにより、主記憶装
置１２に割付けられているページの中、最近の使用頻度
が最も低いページを選択する（４０４）。

次に、その選択ページのｍビットがセットされているか
否かをチエツクする（４０５）。

その結果、セットされていなければ、ステップ４０７以
降の処理を実行する。

また、その選択ページのｍビットがセットされていれば
（４０５）、選択ページを対応する外部記憶の領域に書
き出しく４０６）、選択ページが割付けられた主記憶を
解放し、Ｖビットをリセットする（４０７）。

次に、アクセス対象ページを外部記憶の領域から主記置
上に読み込み（４０８）、Ｖビットをセットして（４０
９）、主記憶装置１２へのアクセスを再試行させる（４
１０）。

また、対応ページのＶビットがセットされていれば（４
０１）、次に、そのアクセスが主記憶装置１２の読み出
しか否かをチエツクする（４１１）。

その結果、主記憶装置１２の読み出しならば、ＭＭＵ１
７は主記憶からの読み出しを実行する（４１２）。

また、主記憶装置１２の読み出しでなければ（４１１）
、書き込みと判断して、ｍビットがセットされていなけ
れば、セットしく４１３）、主記憶に書き出す（４１４
）。

さらに、ｒビットがセットされていなければ、セットす
る（４１５）。

このように、Ｏ８によってＭＭＵおよびＭＰＵを用い、
入出力装置の仮想化を実現することにより、−変人出力
装置をユーザプログラムの仮想記憶空間にアタッチすれ
ば、以後、この仮想記憶空間にアクセスするだけで、外
部記憶装置へ入出力することが可能である。

効　　　果本発明によれば、ユーザプログラムは単に仮想記憶空間
へのアクセスを行うだけで、外部記憶装置の入出力を行
うことができるため、プログラムを簡素化することがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデータ処理システム
の構成図、第２図は本発明の一実施例におけるマネジメ
ント・メモリ・ユニット（Ｍ　Ｍ　Ｕ　）の管理エント
リの説明図、第３図は本発明の一実施例におけるユーザ
プログラムの仮想記憶空間と外部記憶との関係を示す説
明図、第４図は本発明の一実施例における仮想記憶空間
アクセスの処理フローチャートである。１１：ＣＰＵ、１２：主装置装置（ＭＥＭ）。１３：入出力コントローラ（工○Ｃ）、１４ニハード・
ディスク装置（外部記憶袋［）、１５：光デイスク装置
（外部記憶装置）、１６：マイクロ・プロセッサ・ユニ
ット（ＭＰＵ）、１７　：マネジメント・メモリ・ユニ
ット（ＭＭＵ）、ｖ　：バリイド・ビット・　ｒ：レフ
ァレンス・ビット、ｍ＝モディファイド・ビット、ｗニ
ライトプロチクテッド・ビット。

Claims

【特許請求の範囲】

１、主記憶装置、メモリ・マネジメント・ユニット、お
よびランダムアクセスが可能な外部記憶装置を備え、仮
想記憶空間を対象としてプログラムを組み、該仮想記憶
空間と実記憶空間との対応付けを行うデータ処理システ
ムにおいて、ユーザプログラムにより、上記仮想記憶空
間に対応して上記外部記憶装置に対しマッピングを行う
手段を備え、ユーザプログラムによって該仮想記憶空間
に対し、リード／ライトを行うことにより、該外部記憶
装置に対して自動的に入出力動作を行わせることを特徴
とする仮想外部記憶装置。