JPH01169555A - 仮想外部記憶装置 - Google Patents
仮想外部記憶装置Info
- Publication number
- JPH01169555A JPH01169555A JP62328132A JP32813287A JPH01169555A JP H01169555 A JPH01169555 A JP H01169555A JP 62328132 A JP62328132 A JP 62328132A JP 32813287 A JP32813287 A JP 32813287A JP H01169555 A JPH01169555 A JP H01169555A
- Authority
- JP
- Japan
- Prior art keywords
- external storage
- storage device
- virtual
- bit
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013507 mapping Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、ランダムアクセス可能な外部記憶装置を備え
たデータ処理システムにおける仮想外部記憶装置に関し
、特に、仮想記憶空間にアクセスすることにより外部記
憶装置に対する入出力を自動的に行うことができる仮想
外部記憶装置に関する。
たデータ処理システムにおける仮想外部記憶装置に関し
、特に、仮想記憶空間にアクセスすることにより外部記
憶装置に対する入出力を自動的に行うことができる仮想
外部記憶装置に関する。
従来技術
従来、外部記憶装置を備えたデータ処理システムでは、
高性能のメモリ・マネジメント・ユニット(以下MMU
と略す)、および再試行可能なマイクロ・プロセシング
・ユニット(以下MPUと略す)の出現により、メモリ
上の実/仮想記憶空間を所定の大きさに分割したページ
と呼ばれる単位でのメモリの有無を検出し、その結果、
メモリが無い場合にはメモリ割付けを行って、処理を再
試行していた。
高性能のメモリ・マネジメント・ユニット(以下MMU
と略す)、および再試行可能なマイクロ・プロセシング
・ユニット(以下MPUと略す)の出現により、メモリ
上の実/仮想記憶空間を所定の大きさに分割したページ
と呼ばれる単位でのメモリの有無を検出し、その結果、
メモリが無い場合にはメモリ割付けを行って、処理を再
試行していた。
また、ミニコンクラスのコンピュータでは、このような
ハードウェアを用い、デマンド・ページド・バーチャル
・メモリという方式によって、実メモリよりも大きなプ
ロセス(タスクあるいはジョブとも呼ぶ)を実行してい
た。
ハードウェアを用い、デマンド・ページド・バーチャル
・メモリという方式によって、実メモリよりも大きなプ
ロセス(タスクあるいはジョブとも呼ぶ)を実行してい
た。
このような技術では、外部記憶装置に対してアクセスす
る場合、アプリケーションレベルからは明示的に外部記
憶装置に対する入出力をプログラミングする必要があっ
た。つまり、ユーザプログラムそのものに対しては、例
えばミニコンピユータ用の会話型汎用オペレーティング
・システムであるUNIXや、大型計算機のオペレーテ
ィング・システム(以下O8と略す)では仮想化が行わ
れているが、外部記憶装置そのものの仮想化は実現され
ていなかった。
る場合、アプリケーションレベルからは明示的に外部記
憶装置に対する入出力をプログラミングする必要があっ
た。つまり、ユーザプログラムそのものに対しては、例
えばミニコンピユータ用の会話型汎用オペレーティング
・システムであるUNIXや、大型計算機のオペレーテ
ィング・システム(以下O8と略す)では仮想化が行わ
れているが、外部記憶装置そのものの仮想化は実現され
ていなかった。
このため、外部記憶装置に対するアクセスについては、
プログラムが複雑になるという問題があった・ 目 的 本発明の目的は、このような問題点を改善し、主記憶に
対してリード/ライトすることによりランダムアクセス
可能な外部記憶装置に対する入出力動作を自動的に行う
ことができる仮想外部記憶装置を提供することにある。
プログラムが複雑になるという問題があった・ 目 的 本発明の目的は、このような問題点を改善し、主記憶に
対してリード/ライトすることによりランダムアクセス
可能な外部記憶装置に対する入出力動作を自動的に行う
ことができる仮想外部記憶装置を提供することにある。
構 成
上記目的を達成するため、本発明の仮想外部記憶装置は
、主記憶装置、MMU、およびランダムアクセスが可能
な外部記憶装置を備えたデータ処理システムにおいて、
ユーザプログラムにより仮想記憶空間に対応して外部記
憶装置に対し、マツピングを行う手段を備え、ユーザプ
ログラムによってその仮想記憶空間に対し、リード/ラ
イトを行うことにより、外部記憶装置に対して自動的に
入出力動作を行わせることに特徴がある。
、主記憶装置、MMU、およびランダムアクセスが可能
な外部記憶装置を備えたデータ処理システムにおいて、
ユーザプログラムにより仮想記憶空間に対応して外部記
憶装置に対し、マツピングを行う手段を備え、ユーザプ
ログラムによってその仮想記憶空間に対し、リード/ラ
イトを行うことにより、外部記憶装置に対して自動的に
入出力動作を行わせることに特徴がある。
以下、本発明の一実施例を図面により説明する。
第1図は、本発明の一実施例におけるデータ処理システ
ムの構成図、第2図は本発明の一実施例におけるMMU
の管理エントリの説明図、第3図は本発明の一実施例に
おけるユーザプログラムの仮想記憶空間と外部記憶装置
との関係を示す説明図である。
ムの構成図、第2図は本発明の一実施例におけるMMU
の管理エントリの説明図、第3図は本発明の一実施例に
おけるユーザプログラムの仮想記憶空間と外部記憶装置
との関係を示す説明図である。
本実施例のデータ処理システムは、CPUI、主記憶装
置(MEM)12、入出力コントローラ(IOC)13
、および外部記憶装置(ハード・ディスク装置14.光
デイスク装置15)を備え。
置(MEM)12、入出力コントローラ(IOC)13
、および外部記憶装置(ハード・ディスク装置14.光
デイスク装置15)を備え。
さらにCPUI 1には、MPU16およびMMU17
を備える。また、これらはシステムバスにより結合され
ている。
を備える。また、これらはシステムバスにより結合され
ている。
また、主記憶装置12にはユーザプログラムおよびO8
を格納し、それらはMPU16により実行される。゛ このO8はMMU17を操作して主記憶の管理を行い、
特に、l0C13に対してコマンドを送って、外部記憶
装置4,5を動作させる。さらにユーザプログラムから
のシステムコールの処理を行う。
を格納し、それらはMPU16により実行される。゛ このO8はMMU17を操作して主記憶の管理を行い、
特に、l0C13に対してコマンドを送って、外部記憶
装置4,5を動作させる。さらにユーザプログラムから
のシステムコールの処理を行う。
また、l0C13はMPU16よりコマンドを受けて外
部記憶の制御を行い、データの入出力を行う。
部記憶の制御を行い、データの入出力を行う。
また、MPU16は主記憶装置12より命令を読み込ん
で実行する。
で実行する。
また、MMU17はユーザプログラムと外部記憶(ハー
ド・ディスク、光ディスク)の領域をマツピングする。
ド・ディスク、光ディスク)の領域をマツピングする。
この場合、ある一定の大きさのページという単位(例え
ば2にバイトや4にバイト等)に分割された仮想記憶空
間に対し、外部記憶に対するマツピングを行う。
ば2にバイトや4にバイト等)に分割された仮想記憶空
間に対し、外部記憶に対するマツピングを行う。
さらに、各ページは第2図のようなMMU17のエント
リにより管理される。
リにより管理される。
つまり、エントリの各要素は、バリイド・ビット(v)
、レファレンス・ビット(以下rビットと略す)、モデ
ィファイド・ビット(以下mビットと略す)、ライトプ
ロチクテッド・ビット(以下Wビットと略す)、ディス
ク・アドレス(disk adress)、およびメモ
リ・アドレス(memory adress)から構成
される。
、レファレンス・ビット(以下rビットと略す)、モデ
ィファイド・ビット(以下mビットと略す)、ライトプ
ロチクテッド・ビット(以下Wビットと略す)、ディス
ク・アドレス(disk adress)、およびメモ
リ・アドレス(memory adress)から構成
される。
このVビットは主記憶上にページが割付けであるか否か
を示し、rビットはページが参照されたか否かを示す。
を示し、rビットはページが参照されたか否かを示す。
またmビットはページが変更されたか否か(書き込まれ
たか否カリを示し、Wビットはページが書き込み禁止モ
ードであるか否かを示す。またディスク・アドレスはペ
ージが外部記憶上のどこに対応するかを示し、メモリ・
アドレスはページが物理的に主記憶のどこに存在するか
を示す。
たか否カリを示し、Wビットはページが書き込み禁止モ
ードであるか否かを示す。またディスク・アドレスはペ
ージが外部記憶上のどこに対応するかを示し、メモリ・
アドレスはページが物理的に主記憶のどこに存在するか
を示す。
また、本実施例ではユーザプログラムによる仮想記憶空
間のページの全てに対応してMMU17の管理エントリ
が存在する。
間のページの全てに対応してMMU17の管理エントリ
が存在する。
例えばMMtJ17の管理エントリ(変換テーブル)は
、第3図(a)のように、実記憶(主記憶)と外部記憶
の各ページ、Vビット、rビット、mビットの各要素に
より、ユーザプログラムが設定した仮想記憶空間と、主
記憶および外部記憶との関係(b)を示す。
、第3図(a)のように、実記憶(主記憶)と外部記憶
の各ページ、Vビット、rビット、mビットの各要素に
より、ユーザプログラムが設定した仮想記憶空間と、主
記憶および外部記憶との関係(b)を示す。
この場合、仮想記憶空間のページ1 (外部記憶のペー
ジ1)はVビットが1、rビットおよびmビットがOで
あるため、実記憶のページAに割付けられ、仮想記憶空
間のページ2(外部記憶のページ2)はVビットが1.
rビットがO,mビットが1であるため、ページが変更
されて、実記憶のページCに割付けられている。また、
仮想記憶空間のページ5〜7(外部記憶のページ5〜7
)については、Vビット、rビット、およびmビットが
Oであるため、実記憶(主記憶)上には割付けられてい
ない。
ジ1)はVビットが1、rビットおよびmビットがOで
あるため、実記憶のページAに割付けられ、仮想記憶空
間のページ2(外部記憶のページ2)はVビットが1.
rビットがO,mビットが1であるため、ページが変更
されて、実記憶のページCに割付けられている。また、
仮想記憶空間のページ5〜7(外部記憶のページ5〜7
)については、Vビット、rビット、およびmビットが
Oであるため、実記憶(主記憶)上には割付けられてい
ない。
第4図は1本発明の一実施例における仮想記憶空間アク
セスの処理フローチャートである。
セスの処理フローチャートである。
本実施例では、仮想記憶空間によりアクセスする場合、
アクセスが開始されると、MMU17ではVビットによ
り、主記憶装置12に対応ページが割付けであるか否か
をチエツクする(401)。
アクセスが開始されると、MMU17ではVビットによ
り、主記憶装置12に対応ページが割付けであるか否か
をチエツクする(401)。
その結果、対応ページが割付けられていなければ1次に
主記憶装置12にページが余っているか否かをチエツク
する(402)。
主記憶装置12にページが余っているか否かをチエツク
する(402)。
その結果、ページが余っていれば、余っているページか
ら1ページを選択して(403)、ステップ408以降
を実行する。
ら1ページを選択して(403)、ステップ408以降
を実行する。
また、主記憶装置12にページが余っていなければ(4
02)、次にrビットを参照することにより、主記憶装
置12に割付けられているページの中、最近の使用頻度
が最も低いページを選択する(404)。
02)、次にrビットを参照することにより、主記憶装
置12に割付けられているページの中、最近の使用頻度
が最も低いページを選択する(404)。
次に、その選択ページのmビットがセットされているか
否かをチエツクする(405)。
否かをチエツクする(405)。
その結果、セットされていなければ、ステップ407以
降の処理を実行する。
降の処理を実行する。
また、その選択ページのmビットがセットされていれば
(405)、選択ページを対応する外部記憶の領域に書
き出しく406)、選択ページが割付けられた主記憶を
解放し、Vビットをリセットする(407)。
(405)、選択ページを対応する外部記憶の領域に書
き出しく406)、選択ページが割付けられた主記憶を
解放し、Vビットをリセットする(407)。
次に、アクセス対象ページを外部記憶の領域から主記置
上に読み込み(408)、Vビットをセットして(40
9)、主記憶装置12へのアクセスを再試行させる(4
10)。
上に読み込み(408)、Vビットをセットして(40
9)、主記憶装置12へのアクセスを再試行させる(4
10)。
また、対応ページのVビットがセットされていれば(4
01)、次に、そのアクセスが主記憶装置12の読み出
しか否かをチエツクする(411)。
01)、次に、そのアクセスが主記憶装置12の読み出
しか否かをチエツクする(411)。
その結果、主記憶装置12の読み出しならば、MMU1
7は主記憶からの読み出しを実行する(412)。
7は主記憶からの読み出しを実行する(412)。
また、主記憶装置12の読み出しでなければ(411)
、書き込みと判断して、mビットがセットされていなけ
れば、セットしく413)、主記憶に書き出す(414
)。
、書き込みと判断して、mビットがセットされていなけ
れば、セットしく413)、主記憶に書き出す(414
)。
さらに、rビットがセットされていなければ、セットす
る(415)。
る(415)。
このように、O8によってMMUおよびMPUを用い、
入出力装置の仮想化を実現することにより、−変人出力
装置をユーザプログラムの仮想記憶空間にアタッチすれ
ば、以後、この仮想記憶空間にアクセスするだけで、外
部記憶装置へ入出力することが可能である。
入出力装置の仮想化を実現することにより、−変人出力
装置をユーザプログラムの仮想記憶空間にアタッチすれ
ば、以後、この仮想記憶空間にアクセスするだけで、外
部記憶装置へ入出力することが可能である。
効 果
本発明によれば、ユーザプログラムは単に仮想記憶空間
へのアクセスを行うだけで、外部記憶装置の入出力を行
うことができるため、プログラムを簡素化することがで
きる。
へのアクセスを行うだけで、外部記憶装置の入出力を行
うことができるため、プログラムを簡素化することがで
きる。
第1図は本発明の一実施例におけるデータ処理システム
の構成図、第2図は本発明の一実施例におけるマネジメ
ント・メモリ・ユニット(M M U )の管理エント
リの説明図、第3図は本発明の一実施例におけるユーザ
プログラムの仮想記憶空間と外部記憶との関係を示す説
明図、第4図は本発明の一実施例における仮想記憶空間
アクセスの処理フローチャートである。 11:CPU、12:主装置装置(MEM)。 13:入出力コントローラ(工○C)、14ニハード・
ディスク装置(外部記憶袋[)、15:光デイスク装置
(外部記憶装置)、16:マイクロ・プロセッサ・ユニ
ット(MPU)、17 :マネジメント・メモリ・ユニ
ット(MMU)、v :バリイド・ビット・ r:レフ
ァレンス・ビット、m=モディファイド・ビット、wニ
ライトプロチクテッド・ビット。
の構成図、第2図は本発明の一実施例におけるマネジメ
ント・メモリ・ユニット(M M U )の管理エント
リの説明図、第3図は本発明の一実施例におけるユーザ
プログラムの仮想記憶空間と外部記憶との関係を示す説
明図、第4図は本発明の一実施例における仮想記憶空間
アクセスの処理フローチャートである。 11:CPU、12:主装置装置(MEM)。 13:入出力コントローラ(工○C)、14ニハード・
ディスク装置(外部記憶袋[)、15:光デイスク装置
(外部記憶装置)、16:マイクロ・プロセッサ・ユニ
ット(MPU)、17 :マネジメント・メモリ・ユニ
ット(MMU)、v :バリイド・ビット・ r:レフ
ァレンス・ビット、m=モディファイド・ビット、wニ
ライトプロチクテッド・ビット。
Claims (1)
- 1、主記憶装置、メモリ・マネジメント・ユニット、お
よびランダムアクセスが可能な外部記憶装置を備え、仮
想記憶空間を対象としてプログラムを組み、該仮想記憶
空間と実記憶空間との対応付けを行うデータ処理システ
ムにおいて、ユーザプログラムにより、上記仮想記憶空
間に対応して上記外部記憶装置に対しマッピングを行う
手段を備え、ユーザプログラムによって該仮想記憶空間
に対し、リード/ライトを行うことにより、該外部記憶
装置に対して自動的に入出力動作を行わせることを特徴
とする仮想外部記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62328132A JPH01169555A (ja) | 1987-12-24 | 1987-12-24 | 仮想外部記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62328132A JPH01169555A (ja) | 1987-12-24 | 1987-12-24 | 仮想外部記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01169555A true JPH01169555A (ja) | 1989-07-04 |
Family
ID=18206848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62328132A Pending JPH01169555A (ja) | 1987-12-24 | 1987-12-24 | 仮想外部記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01169555A (ja) |
-
1987
- 1987-12-24 JP JP62328132A patent/JPH01169555A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5255348B2 (ja) | クラッシュダンプ用のメモリアロケーション | |
US4742450A (en) | Method to share copy on write segment for mapped files | |
JP2559994B2 (ja) | スモール・アドレスを使用するメモリ・アクセス方法およびコンピュータ・システム | |
US5187792A (en) | Method and apparatus for selectively reclaiming a portion of RAM in a personal computer system | |
US10268592B2 (en) | System, method and computer-readable medium for dynamically mapping a non-volatile memory store | |
JP2974577B2 (ja) | コンピュータシステム | |
US20160041917A1 (en) | System and method for mirroring a volatile memory of a computer system | |
JPH0221616B2 (ja) | ||
JP2007041813A (ja) | 情報処理システムおよび情報処理方法 | |
EP1103898A2 (en) | Microprocessor and memory | |
JPH01169557A (ja) | 記憶制御装置 | |
JPH01169555A (ja) | 仮想外部記憶装置 | |
JPH03656B2 (ja) | ||
JP2823038B2 (ja) | 論理ダイレクトメモリアクセス方式 | |
JP3125634B2 (ja) | 電子計算機システム | |
JPH05250263A (ja) | 仮想プロセッサ方式及び不揮発化記憶方式 | |
JP3859063B2 (ja) | 仮想計算機の構成情報アクセス制御方法 | |
JPH0567973B2 (ja) | ||
JPH0553912A (ja) | キヤツシユメモリの制御方法 | |
JP2796162B2 (ja) | 命令処理方法 | |
JPS62212826A (ja) | マルチジヨブシステムにおける画面制御装置 | |
JPS5918797B2 (ja) | アドレス・チエツク処理方式 | |
JPH02293947A (ja) | 仮想記憶二重化方式 | |
JPH0289119A (ja) | データ処理装置 | |
JPH08202647A (ja) | コンピュータ入出力装置の仮想ポートについて |