JP2823038B2 - 論理ダイレクトメモリアクセス方式 - Google Patents
論理ダイレクトメモリアクセス方式Info
- Publication number
- JP2823038B2 JP2823038B2 JP7091947A JP9194795A JP2823038B2 JP 2823038 B2 JP2823038 B2 JP 2823038B2 JP 7091947 A JP7091947 A JP 7091947A JP 9194795 A JP9194795 A JP 9194795A JP 2823038 B2 JP2823038 B2 JP 2823038B2
- Authority
- JP
- Japan
- Prior art keywords
- memory access
- direct memory
- microprocessor
- page
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子計算機システムに
おける論理ダイレクトメモリアクセス方式に関し、特に
複数のマイクロプロセッサと複数のダイレクトメモリア
クセスコントローラとでページングを行う論理ダイレク
トメモリアクセス方式に関するものである。
おける論理ダイレクトメモリアクセス方式に関し、特に
複数のマイクロプロセッサと複数のダイレクトメモリア
クセスコントローラとでページングを行う論理ダイレク
トメモリアクセス方式に関するものである。
【０００２】
【従来の技術】図７に、ページングを行う従来の電子計
算機システムの構成例を示す。このシステムは、２つの
マイクロプロセッサＭＰＵ１，ＭＰＵ２とメモリＭＥＭ
と２つのダイレクトメモリアクセスコントローラＤＭＡ
Ｃ１，ＤＭＡＣ２とからなり、これらがシステムバスＢ
ＵＳによって接続されている。マイクロプロセッサＭＰ
Ｕ１，ＭＰＵ２は、論理アドレスを物理アドレスにペー
ジ単位で変換するメモリ管理機構ＭＭＵ１，ＭＭＵ２を
それぞれ有する。メモリＭＥＭは、メモリ管理機構ＭＭ
Ｕ１，ＭＭＵ２が論理アドレスを物理アドレスにページ
単位で変換するために用いるページテーブルエントリ
（ＰＴＥ）の列であるユーザプロセスページマップＵＰ
ＰＭ、及びダイレクトメモリアクセスコントローラＤＭ
ＡＣ１，ＤＭＡＣ２が論理アドレスを物理アドレスにペ
ージ単位で変換するために用いるページテーブルＰＴを
有する。ページテーブルエントリ（ＰＴＥ）は、指定の
論理アドレスからそれに対応する物理アドレスに変換す
るための情報を納めたテーブルである。また、システム
バスＢＵＳ上のアドレスは物理アドレスである。
算機システムの構成例を示す。このシステムは、２つの
マイクロプロセッサＭＰＵ１，ＭＰＵ２とメモリＭＥＭ
と２つのダイレクトメモリアクセスコントローラＤＭＡ
Ｃ１，ＤＭＡＣ２とからなり、これらがシステムバスＢ
ＵＳによって接続されている。マイクロプロセッサＭＰ
Ｕ１，ＭＰＵ２は、論理アドレスを物理アドレスにペー
ジ単位で変換するメモリ管理機構ＭＭＵ１，ＭＭＵ２を
それぞれ有する。メモリＭＥＭは、メモリ管理機構ＭＭ
Ｕ１，ＭＭＵ２が論理アドレスを物理アドレスにページ
単位で変換するために用いるページテーブルエントリ
（ＰＴＥ）の列であるユーザプロセスページマップＵＰ
ＰＭ、及びダイレクトメモリアクセスコントローラＤＭ
ＡＣ１，ＤＭＡＣ２が論理アドレスを物理アドレスにペ
ージ単位で変換するために用いるページテーブルＰＴを
有する。ページテーブルエントリ（ＰＴＥ）は、指定の
論理アドレスからそれに対応する物理アドレスに変換す
るための情報を納めたテーブルである。また、システム
バスＢＵＳ上のアドレスは物理アドレスである。
【０００３】このシステムにおいて、マイクロプロセッ
サＭＰＵ１，ＭＰＵ２が処理する論理アドレスは、メモ
リ管理機構ＭＭＵ１，ＭＭＵ２によって物理アドレスに
変換されシステムバスＢＵＳに出力される。この場合、
オペレーティングシステム（ＯＳ）は、メモリ管理機構
ＭＭＵ１，ＭＭＵ２が参照するメモリＭＥＭ内にある該
当ページテーブルエントリ（ＰＴＥ）を事前に設定して
いる。また、ダイレクトメモリアクセスコントローラＤ
ＭＡＣ１，ＤＭＡＣ２がメモリＭＥＭにアクセスする場
合には、図８に示すように、ダイレクトメモリアクセス
コントローラＤＭＡＣ１，ＤＭＡＣ２がページ毎にペー
ジテーブルＰＴを参照し、指定された論理アドレスに対
応する物理アドレスを得ることによって、論理アドレス
を物理アドレスに変換する。このページテーブルＰＴ
は、マイクロプロセッサＭＰＵ１，ＭＰＵ２により管理
されるもので、メモリＭＥＭ内の物理アドレス上にあ
り、マイクロプロセッサＭＰＵ１，ＭＰＵ２はその空間
をアクセスすることによりエントリの設定／解除ができ
る。
サＭＰＵ１，ＭＰＵ２が処理する論理アドレスは、メモ
リ管理機構ＭＭＵ１，ＭＭＵ２によって物理アドレスに
変換されシステムバスＢＵＳに出力される。この場合、
オペレーティングシステム（ＯＳ）は、メモリ管理機構
ＭＭＵ１，ＭＭＵ２が参照するメモリＭＥＭ内にある該
当ページテーブルエントリ（ＰＴＥ）を事前に設定して
いる。また、ダイレクトメモリアクセスコントローラＤ
ＭＡＣ１，ＤＭＡＣ２がメモリＭＥＭにアクセスする場
合には、図８に示すように、ダイレクトメモリアクセス
コントローラＤＭＡＣ１，ＤＭＡＣ２がページ毎にペー
ジテーブルＰＴを参照し、指定された論理アドレスに対
応する物理アドレスを得ることによって、論理アドレス
を物理アドレスに変換する。このページテーブルＰＴ
は、マイクロプロセッサＭＰＵ１，ＭＰＵ２により管理
されるもので、メモリＭＥＭ内の物理アドレス上にあ
り、マイクロプロセッサＭＰＵ１，ＭＰＵ２はその空間
をアクセスすることによりエントリの設定／解除ができ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
論理ダイレクトメモリアクセス方式では、メモリＭＥＭ
内にダイレクトメモリアクセスコントローラＤＭＡＣ
１，ＤＭＡＣ２用のページテーブルＰＴを用意しなけれ
ばならないので、そのために広大なメモリ空間を消費し
てしまい、ユーザが使えるメモリ空間がその分狭くなる
という問題があった。それを避けるために、使用できる
論理空間を制限する方法もあるが、これではダイレクト
メモリアクセス（ＤＭＡ）できる空間が制限される問題
がある。更に、ダイレクトメモリアクセス（ＤＭＡ）を
起動する度に、ダイレクトメモリアクセスコントローラ
ＤＭＡＣ１，ＤＭＡＣ２のためのページテーブルＰＴを
オペレーティングシステム（ＯＳ）が管理しなくてはな
らず、そのためにオーバーヘッドが大きくなってしまう
問題があった。これらの問題は、ダイレクトメモリアク
セスコントローラの数が増えるとそれだけ大きくなる。
論理ダイレクトメモリアクセス方式では、メモリＭＥＭ
内にダイレクトメモリアクセスコントローラＤＭＡＣ
１，ＤＭＡＣ２用のページテーブルＰＴを用意しなけれ
ばならないので、そのために広大なメモリ空間を消費し
てしまい、ユーザが使えるメモリ空間がその分狭くなる
という問題があった。それを避けるために、使用できる
論理空間を制限する方法もあるが、これではダイレクト
メモリアクセス（ＤＭＡ）できる空間が制限される問題
がある。更に、ダイレクトメモリアクセス（ＤＭＡ）を
起動する度に、ダイレクトメモリアクセスコントローラ
ＤＭＡＣ１，ＤＭＡＣ２のためのページテーブルＰＴを
オペレーティングシステム（ＯＳ）が管理しなくてはな
らず、そのためにオーバーヘッドが大きくなってしまう
問題があった。これらの問題は、ダイレクトメモリアク
セスコントローラの数が増えるとそれだけ大きくなる。
【０００５】また、論理アドレスを物理アドレスに変換
する度に、メモリＭＥＭ上のページテーブルＰＴをサー
チしてマッピングを行う方式の場合、そのためのオーバ
ーヘッドが大きくなりダイレクトメモリアクセス（ＤＭ
Ａ）のリアルタイム性が損なわれる問題があった。その
上、マイクロプロセッサが複数あると、どのマイクロプ
ロセッサにダイレクトメモリアクセス完了や異常終了の
割り込みを与えるべきかが問題になる。そのときの割り
込みレベルも重要である。
する度に、メモリＭＥＭ上のページテーブルＰＴをサー
チしてマッピングを行う方式の場合、そのためのオーバ
ーヘッドが大きくなりダイレクトメモリアクセス（ＤＭ
Ａ）のリアルタイム性が損なわれる問題があった。その
上、マイクロプロセッサが複数あると、どのマイクロプ
ロセッサにダイレクトメモリアクセス完了や異常終了の
割り込みを与えるべきかが問題になる。そのときの割り
込みレベルも重要である。
【０００６】本発明の目的は、上述したような問題点に
鑑み、ダイレクトメモリアクセスコントローラのための
ページテーブルが不要で、そのためのメモリ空間を消費
することがなく、ページテーブルのための管理も省略で
き、全ての論理アドレス空間、すなわち全ての物理アド
レス空間に対してリアルタイムにダイレクトメモリアク
セスができ、かつマルチプロセッサシステムのための簡
潔な割り込み処理が行える論理ダイレクトメモリアクセ
ス方式を提供することにある。
鑑み、ダイレクトメモリアクセスコントローラのための
ページテーブルが不要で、そのためのメモリ空間を消費
することがなく、ページテーブルのための管理も省略で
き、全ての論理アドレス空間、すなわち全ての物理アド
レス空間に対してリアルタイムにダイレクトメモリアク
セスができ、かつマルチプロセッサシステムのための簡
潔な割り込み処理が行える論理ダイレクトメモリアクセ
ス方式を提供することにある。
【０００７】
【課題を解決するための手段】本発明による論理ダイレ
クトメモリアクセス方式では、ダイレクトメモリアクセ
スコントローラのためのページテーブル及びそれへのサ
ーチを不要とするために、ダイレクトメモリアクセスコ
ントローラに、マイクロプロセッサのプロセッサ内メモ
リ管理機構と互換性がある、すなわち論理アドレス空間
及び物理アドレス空間が等しいコントローラ内メモリ管
理機構を備える。このコントローラ内メモリ管理機構
は、マイクロプロセッサのトランスレーション・ルック
アサイド・バッファ・エントリと同じマップを共有でき
るように、該エントリに対応するトランスレーション・
ルックアサイド・バッファ・エントリを有する。
クトメモリアクセス方式では、ダイレクトメモリアクセ
スコントローラのためのページテーブル及びそれへのサ
ーチを不要とするために、ダイレクトメモリアクセスコ
ントローラに、マイクロプロセッサのプロセッサ内メモ
リ管理機構と互換性がある、すなわち論理アドレス空間
及び物理アドレス空間が等しいコントローラ内メモリ管
理機構を備える。このコントローラ内メモリ管理機構
は、マイクロプロセッサのトランスレーション・ルック
アサイド・バッファ・エントリと同じマップを共有でき
るように、該エントリに対応するトランスレーション・
ルックアサイド・バッファ・エントリを有する。
【０００８】マイクロプロセッサが複数ある場合、ダイ
レクトメモリアクセス完了の割り込みを与えるマイクロ
プロセッサを特定できるように、ダイレクトメモリアク
セスコントローラのトランスレーション・ルックアサイ
ド・バッファ・エントリ内に、ダイレクトメモリアクセ
スを起動したマイクロプロセッサの番号を示す部分を有
し、ダイレクトメモリアクセス終了時にそのマイクロプ
ロセッサに対してダイレクトメモリアクセスコントロー
ラから割り込みを与える。好ましくは、その場合の割り
込みレベルも設定できるように、プロセッサ内メモリ管
理機構のトランスレーション・ルックアサイド・バッフ
ァ・エントリ内に、ダイレクトメモリアクセス終了割り
込みのレベルが高レベルか低レベルかを示す部分を有
し、ダイレクトメモリアクセス終了時にその割り込みレ
ベルでマイクロプロセッサに割り込みを与える。
レクトメモリアクセス完了の割り込みを与えるマイクロ
プロセッサを特定できるように、ダイレクトメモリアク
セスコントローラのトランスレーション・ルックアサイ
ド・バッファ・エントリ内に、ダイレクトメモリアクセ
スを起動したマイクロプロセッサの番号を示す部分を有
し、ダイレクトメモリアクセス終了時にそのマイクロプ
ロセッサに対してダイレクトメモリアクセスコントロー
ラから割り込みを与える。好ましくは、その場合の割り
込みレベルも設定できるように、プロセッサ内メモリ管
理機構のトランスレーション・ルックアサイド・バッフ
ァ・エントリ内に、ダイレクトメモリアクセス終了割り
込みのレベルが高レベルか低レベルかを示す部分を有
し、ダイレクトメモリアクセス終了時にその割り込みレ
ベルでマイクロプロセッサに割り込みを与える。
【０００９】ダイレクトメモリアクセス中のページを保
護するため、マイクロプロセッサのトランスレーション
・ルックアサイド・バッファ・エントリ内に、ダイレク
トメモリアクセスに使用されているページか否かを示す
部分を有し、使用されているページである場合には該当
ページへのアクセスを禁止する。
護するため、マイクロプロセッサのトランスレーション
・ルックアサイド・バッファ・エントリ内に、ダイレク
トメモリアクセスに使用されているページか否かを示す
部分を有し、使用されているページである場合には該当
ページへのアクセスを禁止する。
【００１０】これに加え、各マイクロプロセッサとダイ
レクトメモリアクセスコントローラ間でメモリの排他使
用ができるように、複数のマイクロプロセッサ間でトラ
ンスレーション・ルックアサイド・バッファ・エントリ
の状態のコヒーレンシを維持する手段を有し、この手段
により、ダイレクトメモリアクセスを起動したマイクロ
プロセッサ以外のマイクロプロセッサに対してダイレク
トメモリアクセスエリアへのアクセスを禁止するととも
に、ダイレクトメモリアクセス完了時にその禁止状態を
解除する。
レクトメモリアクセスコントローラ間でメモリの排他使
用ができるように、複数のマイクロプロセッサ間でトラ
ンスレーション・ルックアサイド・バッファ・エントリ
の状態のコヒーレンシを維持する手段を有し、この手段
により、ダイレクトメモリアクセスを起動したマイクロ
プロセッサ以外のマイクロプロセッサに対してダイレク
トメモリアクセスエリアへのアクセスを禁止するととも
に、ダイレクトメモリアクセス完了時にその禁止状態を
解除する。
【００１１】
【作用】本発明によれば、マイクロプロセッサの全アド
レスに対してアクセスでき、またページテーブル及びそ
れへのサーチが不要となる。ダイレクトメモリアクセス
を起動したマイクロプロセッサに、ダイレクトメモリア
クセス完了時に設定レベルによる割り込みを与えること
ができる。ダイレクトメモリアクセスの起動から完了ま
では、他のマイクロプロセッサからのダイレクトメモリ
アクセスエリアへのアクセスを禁止し、ダイレクトメモ
リアクセスエリアを保護することができる。
レスに対してアクセスでき、またページテーブル及びそ
れへのサーチが不要となる。ダイレクトメモリアクセス
を起動したマイクロプロセッサに、ダイレクトメモリア
クセス完了時に設定レベルによる割り込みを与えること
ができる。ダイレクトメモリアクセスの起動から完了ま
では、他のマイクロプロセッサからのダイレクトメモリ
アクセスエリアへのアクセスを禁止し、ダイレクトメモ
リアクセスエリアを保護することができる。
【００１２】
【実施例】本発明の一実施例について図面を参照して説
明する。
明する。
【００１３】図１は本発明を適用した電子計算機システ
ムのブロック図である。このシステムは、２つのマイク
ロプロセッサＭＰＵ１，ＭＰＵ２とメモリＭＥＭと２つ
のダイレクトメモリアクセスコントローラＤＭＡＣ１，
ＤＭＡＣ２とからなり、これらがシステムバスＢＵＳに
よって接続されている。マイクロプロセッサＭＰＵ１，
ＭＰＵ２は、論理アドレスを物理アドレスにページ単位
で変換するプロセッサ内メモリ管理機構ＭＭＵ１，ＭＭ
Ｕ２をそれぞれ有する。メモリＭＥＭは、プロセッサ内
メモリ管理機構ＭＭＵ１，ＭＭＵ２が論理アドレスを物
理アドレスにページ単位で変換するために用いるページ
テーブルエントリ（ＰＴＥ）の列であるユーザプロセス
ページマップＵＰＰＭを有するが、図７に示した従来例
のようなページテーブルＰＴは保有しない。ダイレクト
メモリアクセスコントローラＤＭＡＣ１，ＤＭＡＣ２
は、ページ単位でダイレクトメモリアクセス（ＤＭＡ）
できるようにプロセッサ内メモリ管理機構ＭＭＵ１，Ｍ
ＭＵ２と論理アドレス空間及び物理アドレス空間が等し
いコントローラ内メモリ管理機構ＤＭＭＵ１，ＤＭＭＵ
２をそれぞれ備えている。ページテーブルエントリ（Ｐ
ＴＥ）は、指定の論理アドレスからそれに対応する物理
アドレスに変換するための情報を納めたテーブルであ
る。また、システムバスＢＵＳ上のアドレスは物理アド
レスである。
ムのブロック図である。このシステムは、２つのマイク
ロプロセッサＭＰＵ１，ＭＰＵ２とメモリＭＥＭと２つ
のダイレクトメモリアクセスコントローラＤＭＡＣ１，
ＤＭＡＣ２とからなり、これらがシステムバスＢＵＳに
よって接続されている。マイクロプロセッサＭＰＵ１，
ＭＰＵ２は、論理アドレスを物理アドレスにページ単位
で変換するプロセッサ内メモリ管理機構ＭＭＵ１，ＭＭ
Ｕ２をそれぞれ有する。メモリＭＥＭは、プロセッサ内
メモリ管理機構ＭＭＵ１，ＭＭＵ２が論理アドレスを物
理アドレスにページ単位で変換するために用いるページ
テーブルエントリ（ＰＴＥ）の列であるユーザプロセス
ページマップＵＰＰＭを有するが、図７に示した従来例
のようなページテーブルＰＴは保有しない。ダイレクト
メモリアクセスコントローラＤＭＡＣ１，ＤＭＡＣ２
は、ページ単位でダイレクトメモリアクセス（ＤＭＡ）
できるようにプロセッサ内メモリ管理機構ＭＭＵ１，Ｍ
ＭＵ２と論理アドレス空間及び物理アドレス空間が等し
いコントローラ内メモリ管理機構ＤＭＭＵ１，ＤＭＭＵ
２をそれぞれ備えている。ページテーブルエントリ（Ｐ
ＴＥ）は、指定の論理アドレスからそれに対応する物理
アドレスに変換するための情報を納めたテーブルであ
る。また、システムバスＢＵＳ上のアドレスは物理アド
レスである。
【００１４】図２は、プロセッサ内メモリ管理機構ＭＭ
Ｕ１，ＭＭＵ２のトランスレーション・ルックアサイド
・バッファ・エントリ（ＴＬＢＥ）の構成例、図３は、
コントローラ内メモリ管理機構ＤＭＭＵ１，ＤＭＭＵ２
のトランスレーション・ルックアサイド・バッファ・エ
ントリ（ＤＴＬＢＥ）の構成例を示す。また、図４はマ
ッピングされたページテーブルエントリ（ＰＴＥ）の構
成例を示す。これらの図において、「ＭＡＳＫ」は論理
ページサイズを決定するためのページマスク、「ＶＰＮ
２」は論理アドレスの上位ビット、「Ｓ」はスリープビ
ット、「ＰＦＮ」は物理アドレスの上位ビット、「Ｃ」
はキャッシュのアルゴリズム、「Ｄ」は書き込み保護の
ためのダーティビット、「Ｖ」は有効（バリッド）ビッ
ト、「ＩＬ」は割り込みレベル（例えば１で高レベル、
０で低レベル）、「ＭＰＵ」はマイクロプロセッサの番
号、「ＳＶ」はソフトウェア用の有効ビットである。
Ｕ１，ＭＭＵ２のトランスレーション・ルックアサイド
・バッファ・エントリ（ＴＬＢＥ）の構成例、図３は、
コントローラ内メモリ管理機構ＤＭＭＵ１，ＤＭＭＵ２
のトランスレーション・ルックアサイド・バッファ・エ
ントリ（ＤＴＬＢＥ）の構成例を示す。また、図４はマ
ッピングされたページテーブルエントリ（ＰＴＥ）の構
成例を示す。これらの図において、「ＭＡＳＫ」は論理
ページサイズを決定するためのページマスク、「ＶＰＮ
２」は論理アドレスの上位ビット、「Ｓ」はスリープビ
ット、「ＰＦＮ」は物理アドレスの上位ビット、「Ｃ」
はキャッシュのアルゴリズム、「Ｄ」は書き込み保護の
ためのダーティビット、「Ｖ」は有効（バリッド）ビッ
ト、「ＩＬ」は割り込みレベル（例えば１で高レベル、
０で低レベル）、「ＭＰＵ」はマイクロプロセッサの番
号、「ＳＶ」はソフトウェア用の有効ビットである。
【００１５】次に、これらの図を参照しながら図５及び
図６のフローチャートに従って動作の流れを説明する。
図６のフローチャートに従って動作の流れを説明する。
【００１６】図１の中の一つのマイクロプロセッサＭＰ
Ｕ１上で実行されているユーザプロセスが、メモリＭＥ
ＭのエリアにダイレクトメモリアクセスコントローラＤ
ＭＡＣ１配下のディスクからデータをロードしようとす
る場合を例にする。なお、このシステムの論理アドレス
は６４Ｋｂｉｔ、物理アドレスは３６Ｋｂｉｔ、ページ
サイズは４Ｋｂｙｔｅｓとする。
Ｕ１上で実行されているユーザプロセスが、メモリＭＥ
ＭのエリアにダイレクトメモリアクセスコントローラＤ
ＭＡＣ１配下のディスクからデータをロードしようとす
る場合を例にする。なお、このシステムの論理アドレス
は６４Ｋｂｉｔ、物理アドレスは３６Ｋｂｉｔ、ページ
サイズは４Ｋｂｙｔｅｓとする。
【００１７】先ず、ユーザプロセスがオペレーティング
システム（ＯＳ）に対して論理空間を確保する（図５の
ステップＳ１）。このときオペレーティングシステム
（ＯＳ）は、ユーザプロセスに空いている論理空間を割
当て、その論理空間に空いている物理空間を対応させ、
ユーザプロセスページマップＵＰＰＭ内に図４に示すよ
うなページテーブルエントリ（ＰＴＥ）をセット（マッ
ピング）する。この後、マイクロプロセッサＭＰＵ１の
プロセッサ内メモリ管理機構ＭＭＵ１に対して、図２に
示すようなトランスレーション・ルックアサイド・バッ
ファ・エントリ（ＴＬＢＥ）をセットする（ステップＳ
２）。
システム（ＯＳ）に対して論理空間を確保する（図５の
ステップＳ１）。このときオペレーティングシステム
（ＯＳ）は、ユーザプロセスに空いている論理空間を割
当て、その論理空間に空いている物理空間を対応させ、
ユーザプロセスページマップＵＰＰＭ内に図４に示すよ
うなページテーブルエントリ（ＰＴＥ）をセット（マッ
ピング）する。この後、マイクロプロセッサＭＰＵ１の
プロセッサ内メモリ管理機構ＭＭＵ１に対して、図２に
示すようなトランスレーション・ルックアサイド・バッ
ファ・エントリ（ＴＬＢＥ）をセットする（ステップＳ
２）。
【００１８】次に、ユーザプロセスが、確保したメモリ
空間にディスク上のデータを読み込むことをオペレーテ
ィングシステム（ＯＳ）に要求すると（ステップＳ
３）、オペレーティングシステム（ＯＳ）はダイレクト
メモリアクセス（ＤＭＡ）を起動する。このとき、オペ
レーティングシステム（ＯＳ）は、ダイレクトメモリア
クセスコントローラＤＭＡＣ１に対してダイレクトメモ
リアクセスアドレスを論理アドレスで与え、同時に転送
長をバイト単位で与え、更にダイレクトメモリアクセス
コントローラＤＭＡＣ１のコントローラ内メモリ管理機
構ＤＭＭＵ１に対し、図３に示すようなトランスレーシ
ョン・ルックアサイド・バッファ・エントリ（ＤＴＬＢ
Ｅ）をセットする（ステップＳ４）。このとき、そのエ
ントリ（ＤＴＬＢＥ）内のマイクロプロセッサ番号欄
（ＭＰＵ）に、ダイレクトメモリアクセス起動に係るマ
イクロプロセッサの番号（本例の場合、ＭＰＵ１の番
号）を、また割り込みレベル欄に割り込みレベルの高低
をそれぞれ設定する。
空間にディスク上のデータを読み込むことをオペレーテ
ィングシステム（ＯＳ）に要求すると（ステップＳ
３）、オペレーティングシステム（ＯＳ）はダイレクト
メモリアクセス（ＤＭＡ）を起動する。このとき、オペ
レーティングシステム（ＯＳ）は、ダイレクトメモリア
クセスコントローラＤＭＡＣ１に対してダイレクトメモ
リアクセスアドレスを論理アドレスで与え、同時に転送
長をバイト単位で与え、更にダイレクトメモリアクセス
コントローラＤＭＡＣ１のコントローラ内メモリ管理機
構ＤＭＭＵ１に対し、図３に示すようなトランスレーシ
ョン・ルックアサイド・バッファ・エントリ（ＤＴＬＢ
Ｅ）をセットする（ステップＳ４）。このとき、そのエ
ントリ（ＤＴＬＢＥ）内のマイクロプロセッサ番号欄
（ＭＰＵ）に、ダイレクトメモリアクセス起動に係るマ
イクロプロセッサの番号（本例の場合、ＭＰＵ１の番
号）を、また割り込みレベル欄に割り込みレベルの高低
をそれぞれ設定する。
【００１９】次いで、ユーザプロセスは、オペレーティ
ングシステム（ＯＳ）によってディスク待ち（ｄｉｓｋ
ｗａｉｔ）状態にされる。その後、マイクロプロセッ
サＭＰＵ１の該当トランスレーション・ルックアサイド
・バッファ・エントリ（ＴＬＢＥ）、及び該当ページテ
ーブルエントリ（ＰＴＥ）にスリープビット（Ｓ）をセ
ットする一方、ダーティビット（Ｄ）をリセットする
（ステップＳ５）。
ングシステム（ＯＳ）によってディスク待ち（ｄｉｓｋ
ｗａｉｔ）状態にされる。その後、マイクロプロセッ
サＭＰＵ１の該当トランスレーション・ルックアサイド
・バッファ・エントリ（ＴＬＢＥ）、及び該当ページテ
ーブルエントリ（ＰＴＥ）にスリープビット（Ｓ）をセ
ットする一方、ダーティビット（Ｄ）をリセットする
（ステップＳ５）。
【００２０】このように、一つのマイクロプロセッサＭ
ＰＵ１のトランスレーション・ルックアサイド・バッフ
ァ・エントリ（ＴＬＢＥ）の状態が遷移したら、このマ
イクロプロセッサＭＰＵ１と他のマイクロプロセッサＭ
ＰＵ２との間で、対応するトランスレーション・ルック
アサイド・バッファ・エントリ（ＴＬＢＥ）の状態のコ
ヒーレンシを維持するため、他のマイクロプロセッサＭ
ＰＵ２のトランスレーション・ルックアサイド・バッフ
ァ・エントリ（ＴＬＢＥ）の状態も同様に遷移させる
（ステップＳ６）。すなわち、マイクロプロセッサＭＰ
Ｕ１のトランスレーション・ルックアサイド・バッファ
・エントリ（ＴＬＢＥ）にスリープビット（Ｓ）がセッ
トされたら、他のマイクロプロセッサＭＰＵ２の該当ト
ランスレーション・ルックアサイド・バッファ・エント
リ（ＴＬＢＥ）にもスリープビット（Ｓ）をセットする
ように、マイクロプロセッサＭＰＵ１がシステムバスＢ
ＵＳ上にリクエストを送る。他のマイクロプロセッサＭ
ＰＵ２が、このリクエストを受信すると、もし自己に該
当トランスレーション・ルックアサイド・バッファ・エ
ントリ（ＴＬＢＥ）があれば、その中にスリープビット
（Ｓ）をセットする一方、ダーティビット（Ｄ）をリセ
ットする。これにより、ダイレクトメモリアクセス（Ｄ
ＭＡ）を起動したユーザプロセス以外のプロセスが、メ
モリＭＥＭ上のダイレクトメモリアクセスエリアにアク
セスするのを禁止する。
ＰＵ１のトランスレーション・ルックアサイド・バッフ
ァ・エントリ（ＴＬＢＥ）の状態が遷移したら、このマ
イクロプロセッサＭＰＵ１と他のマイクロプロセッサＭ
ＰＵ２との間で、対応するトランスレーション・ルック
アサイド・バッファ・エントリ（ＴＬＢＥ）の状態のコ
ヒーレンシを維持するため、他のマイクロプロセッサＭ
ＰＵ２のトランスレーション・ルックアサイド・バッフ
ァ・エントリ（ＴＬＢＥ）の状態も同様に遷移させる
（ステップＳ６）。すなわち、マイクロプロセッサＭＰ
Ｕ１のトランスレーション・ルックアサイド・バッファ
・エントリ（ＴＬＢＥ）にスリープビット（Ｓ）がセッ
トされたら、他のマイクロプロセッサＭＰＵ２の該当ト
ランスレーション・ルックアサイド・バッファ・エント
リ（ＴＬＢＥ）にもスリープビット（Ｓ）をセットする
ように、マイクロプロセッサＭＰＵ１がシステムバスＢ
ＵＳ上にリクエストを送る。他のマイクロプロセッサＭ
ＰＵ２が、このリクエストを受信すると、もし自己に該
当トランスレーション・ルックアサイド・バッファ・エ
ントリ（ＴＬＢＥ）があれば、その中にスリープビット
（Ｓ）をセットする一方、ダーティビット（Ｄ）をリセ
ットする。これにより、ダイレクトメモリアクセス（Ｄ
ＭＡ）を起動したユーザプロセス以外のプロセスが、メ
モリＭＥＭ上のダイレクトメモリアクセスエリアにアク
セスするのを禁止する。
【００２１】この後、オペレーティングシステム（Ｏ
Ｓ）が、ダイレクトメモリアクセスコントローラＤＭＡ
Ｃ１に対してダイレクトメモリアクセス（ＤＭＡ）の開
始を指示する（ステップＳ７）。
Ｓ）が、ダイレクトメモリアクセスコントローラＤＭＡ
Ｃ１に対してダイレクトメモリアクセス（ＤＭＡ）の開
始を指示する（ステップＳ７）。
【００２２】ダイレクトメモリアクセスコントローラＤ
ＭＡＣ１は、１ページ分のダイレクトメモリアクセス
（ＤＭＡ）を終了する度に、そのトランスレーション・
ルックアサイド・バッファ・エントリ（ＤＴＬＢＥ）の
有効ビット（Ｖ）をリセットし、該エントリ（ＤＴＬＢ
Ｅ）を無効にする（ステップＳ８）。また、ダイレクト
メモリアクセスコントローラＤＭＡＣ１は、次のトラン
スレーション・ルックアサイド・バッファ・エントリ
（ＴＬＢＥ）のスリープビットリセットのリクエストを
システムバスＢＵＳ上に送る（ステップＳ９）。これを
マイクロプロセッサＭＰＵ１，ＭＰＵ２が受信すると、
これらマイクロプロセッサＭＰＵ１，ＭＰＵ２は、該当
トランスレーション・ルックアサイド・バッファ・エン
トリ（ＴＬＢＥ）のスリープビット（Ｓ）をリセットす
る一方、ダーティビット（Ｄ）をセットする（ステップ
Ｓ１０）。これにより、そのトランスレーション・ルッ
クアサイド・バッファ・エントリ（ＴＬＢＥ）は書き込
み可能となる。また、ダイレクトメモリアクセス（ＤＭ
Ａ）を起動したマイクロプロセッサＭＰＵ１は、その該
当ページテーブルエントリ（ＰＴＥ）のスリープビット
（Ｓ）をリセットする一方、ダーティビット（Ｄ）をセ
ットする。
ＭＡＣ１は、１ページ分のダイレクトメモリアクセス
（ＤＭＡ）を終了する度に、そのトランスレーション・
ルックアサイド・バッファ・エントリ（ＤＴＬＢＥ）の
有効ビット（Ｖ）をリセットし、該エントリ（ＤＴＬＢ
Ｅ）を無効にする（ステップＳ８）。また、ダイレクト
メモリアクセスコントローラＤＭＡＣ１は、次のトラン
スレーション・ルックアサイド・バッファ・エントリ
（ＴＬＢＥ）のスリープビットリセットのリクエストを
システムバスＢＵＳ上に送る（ステップＳ９）。これを
マイクロプロセッサＭＰＵ１，ＭＰＵ２が受信すると、
これらマイクロプロセッサＭＰＵ１，ＭＰＵ２は、該当
トランスレーション・ルックアサイド・バッファ・エン
トリ（ＴＬＢＥ）のスリープビット（Ｓ）をリセットす
る一方、ダーティビット（Ｄ）をセットする（ステップ
Ｓ１０）。これにより、そのトランスレーション・ルッ
クアサイド・バッファ・エントリ（ＴＬＢＥ）は書き込
み可能となる。また、ダイレクトメモリアクセス（ＤＭ
Ａ）を起動したマイクロプロセッサＭＰＵ１は、その該
当ページテーブルエントリ（ＰＴＥ）のスリープビット
（Ｓ）をリセットする一方、ダーティビット（Ｄ）をセ
ットする。
【００２３】ダイレクトメモリアクセスコントローラＤ
ＭＡＣ１が全てのダイレクトメモリアクセス（ＤＭＡ）
を完了すると、そのトランスレーション・ルックアサイ
ド・バッファ・エントリ（ＤＴＬＢＥ）に設定されてい
るマイクロプロセッサ番号（ＭＰＵ）に基づいて、ダイ
レクトメモリアクセス（ＤＭＡ）を起動したマイクロプ
ロセッサＭＰＵ１にダイレクトメモリアクセス（ＤＭ
Ａ）完了の割り込みを与える（ステップＳ１１）。その
割り込みは、トランスレーション・ルックアサイド・バ
ッファ・エントリ（ＤＴＬＢＥ）に設定されている割り
込みレベルに基づいて行う。
ＭＡＣ１が全てのダイレクトメモリアクセス（ＤＭＡ）
を完了すると、そのトランスレーション・ルックアサイ
ド・バッファ・エントリ（ＤＴＬＢＥ）に設定されてい
るマイクロプロセッサ番号（ＭＰＵ）に基づいて、ダイ
レクトメモリアクセス（ＤＭＡ）を起動したマイクロプ
ロセッサＭＰＵ１にダイレクトメモリアクセス（ＤＭ
Ａ）完了の割り込みを与える（ステップＳ１１）。その
割り込みは、トランスレーション・ルックアサイド・バ
ッファ・エントリ（ＤＴＬＢＥ）に設定されている割り
込みレベルに基づいて行う。
【００２４】この後、全てのマイクロプロセッサＭＰＵ
１，ＭＰＵ２に対して、そのトランスレーション・ルッ
クアサイド・バッファ・エントリ（ＴＬＢＥ）及びペー
ジテーブルエントリ（ＰＴＥ）を再び使用可能とし、全
てのマイクロプロセッサＭＰＵ１，ＭＰＵ２から、その
トランスレーション・ルックアサイド・バッファ・エン
トリ（ＴＬＢＥ）が管理するメモリ空間、すなわちダイ
レクトメモリアクセスエリアへのアクセスができるよう
にする（ステップＳ１２）。オペレーティングシステム
（ＯＳ）は、ダイレクトメモリアクセス（ＤＭＡ）を要
求したユーザプロセスを実行（ｒｕｎ又はｒｅａｄｙ）
状態に移行させる。また、このとき後述のようなスリー
プ（休止）状態にされていたプロセスがあれば、これも
実行状態に移行させる。
１，ＭＰＵ２に対して、そのトランスレーション・ルッ
クアサイド・バッファ・エントリ（ＴＬＢＥ）及びペー
ジテーブルエントリ（ＰＴＥ）を再び使用可能とし、全
てのマイクロプロセッサＭＰＵ１，ＭＰＵ２から、その
トランスレーション・ルックアサイド・バッファ・エン
トリ（ＴＬＢＥ）が管理するメモリ空間、すなわちダイ
レクトメモリアクセスエリアへのアクセスができるよう
にする（ステップＳ１２）。オペレーティングシステム
（ＯＳ）は、ダイレクトメモリアクセス（ＤＭＡ）を要
求したユーザプロセスを実行（ｒｕｎ又はｒｅａｄｙ）
状態に移行させる。また、このとき後述のようなスリー
プ（休止）状態にされていたプロセスがあれば、これも
実行状態に移行させる。
【００２５】ところで、あるユーザプロセスがダイレク
トメモリアクセス（ＤＭＡ）を行っているとき、それ以
外のプロセスがダイレクトメモリアクセスエリアにアク
セスしようとした場合は（図６のステップＳ１３）、上
記のようにダーティビット（Ｄ）がリセットされている
ので、当然ダイレクトメモリアクセスエリアへの書き込
みはできない。この場合には、それ以前に上記のように
スリープビットがセットされているので、トランスレー
ション・ルックアサイド・バッファ・エントリの例外で
あるとし（ステップＳ１４）、オペレーティングシステ
ム（ＯＳ）がそのプロセスをスリープ（休止）状態にす
る（ステップＳ１５）。
トメモリアクセス（ＤＭＡ）を行っているとき、それ以
外のプロセスがダイレクトメモリアクセスエリアにアク
セスしようとした場合は（図６のステップＳ１３）、上
記のようにダーティビット（Ｄ）がリセットされている
ので、当然ダイレクトメモリアクセスエリアへの書き込
みはできない。この場合には、それ以前に上記のように
スリープビットがセットされているので、トランスレー
ション・ルックアサイド・バッファ・エントリの例外で
あるとし（ステップＳ１４）、オペレーティングシステ
ム（ＯＳ）がそのプロセスをスリープ（休止）状態にす
る（ステップＳ１５）。
【００２６】以上により、ユーザプロセスは、ディスク
からメモリＭＥＭ内にロードしたデータをプログラムど
おり操作することができる。この間、他のプロセスは当
該ダイレクトメモリアクセスエリアを破壊することはな
く、また動作を阻害することもない。
からメモリＭＥＭ内にロードしたデータをプログラムど
おり操作することができる。この間、他のプロセスは当
該ダイレクトメモリアクセスエリアを破壊することはな
く、また動作を阻害することもない。
【００２７】
【発明の効果】以上説明したように本発明によれば次の
ような効果がある。 マイクロプロセッサの扱える全ての論理空間に対し
てダイレクトメモリアクセスを行うことができる。 ダイレクトメモリアクセスコントローラが使用する
ページテーブルのためのメモリ空間が不要になる。 ダイレクトメモリアクセスコントローラが使用する
ページテーブルのためのメモリエリアが不要になるの
で、メモリの使用効率が上がる。 ダイレクトメモリアクセスコントローラのコントロ
ーラ内メモリ管理機構が論理アドレスを物理アドレスに
変換する度にメモリにアクセスすることがなく、高速に
ダイレクトメモリアクセスすることができる。 ダイレクトメモリアクセス中のページ以外のメモリ
空間を他のプロセスがアクセスすることができると同時
に、ダイレクトメモリアクセス中のページは保護でき
る。しかも、そのオーバーヘッドは極めて小さい。 的確な割り込み処理によって、マルチプロセッサシ
ステムにおいても、各プロセッサの性能を低下させるこ
とがない。
ような効果がある。 マイクロプロセッサの扱える全ての論理空間に対し
てダイレクトメモリアクセスを行うことができる。 ダイレクトメモリアクセスコントローラが使用する
ページテーブルのためのメモリ空間が不要になる。 ダイレクトメモリアクセスコントローラが使用する
ページテーブルのためのメモリエリアが不要になるの
で、メモリの使用効率が上がる。 ダイレクトメモリアクセスコントローラのコントロ
ーラ内メモリ管理機構が論理アドレスを物理アドレスに
変換する度にメモリにアクセスすることがなく、高速に
ダイレクトメモリアクセスすることができる。 ダイレクトメモリアクセス中のページ以外のメモリ
空間を他のプロセスがアクセスすることができると同時
に、ダイレクトメモリアクセス中のページは保護でき
る。しかも、そのオーバーヘッドは極めて小さい。 的確な割り込み処理によって、マルチプロセッサシ
ステムにおいても、各プロセッサの性能を低下させるこ
とがない。
【図１】本発明を適用した電子計算機システムの構成例
を示すブロック図である。
を示すブロック図である。
【図２】図１中のプロセッサ内メモリ管理機構のトラン
スレーション・ルックアサイド・バッファ・エントリ
（ＴＬＢＥ）の構成例を示す図である。
スレーション・ルックアサイド・バッファ・エントリ
（ＴＬＢＥ）の構成例を示す図である。
【図３】コントローラ内メモリ管理機構のトランスレー
ション・ルックアサイド・バッファ・エントリ（ＤＴＬ
ＢＥ）の構成例を示す図である。
ション・ルックアサイド・バッファ・エントリ（ＤＴＬ
ＢＥ）の構成例を示す図である。
【図４】マッピングされたページテーブルエントリ（Ｐ
ＴＥ）の構成例を示す図である。
ＴＥ）の構成例を示す図である。
【図５】本発明の論理ダイレクトメモリアクセス方式の
動作例を示すフローチャートである。
動作例を示すフローチャートである。
【図６】図５より分岐するフローチャートである。
【図７】従来例のブロック図である。
【図８】図７の従来例における論理アドレスから物理ア
ドレスへの変換の仕組みを説明する説明図である。
ドレスへの変換の仕組みを説明する説明図である。
ＭＰＵ１，ＭＰＵ２ マイクロプロセッサ ＭＥＭ メモリ ＤＭＡＣ１，ＤＭＡＣ１ ダイレクトメモリアクセス
コントローラ ＭＭＵ１，ＭＭＵ２ プロセッサ内メモリ管理機構 ＤＭＭＵ１，ＤＭＭＵ２ コントローラ内メモリ管理
機構 ＵＰＰＭ ユーザプロセスページマップ ＢＵＳ システムバス
コントローラ ＭＭＵ１，ＭＭＵ２ プロセッサ内メモリ管理機構 ＤＭＭＵ１，ＤＭＭＵ２ コントローラ内メモリ管理
機構 ＵＰＰＭ ユーザプロセスページマップ ＢＵＳ システムバス
Claims (4)
- 【請求項１】 論理アドレスを物理アドレスに変換する
ためのページテーブルエントリの配列であるユーザプロ
セスページマップを有するメモリと、論理アドレスと物
理アドレスのマップを示したトランスレーション・ルッ
クアサイド・バッファ・エントリ、及び前記ユーザプロ
セスページマップを参照して論理アドレスを物理アドレ
スにページ単位で変換するプロセッサ内メモリ管理機構
を含む少なくとも１つのマイクロプロセッサと、少なく
とも１つのダイレクトメモリアクセスコントローラとを
有する電子計算機システムにおいて、前記ダイレクトメ
モリアクセスコントローラが、ページ単位でダイレクト
メモリアクセスできるように前記プロセッサ内メモリ管
理機構と論理アドレス空間及び物理アドレス空間が等し
いコントローラ内メモリ管理機構を備え、このコントロ
ーラ内メモリ管理機構は、前記マイクロプロセッサのト
ランスレーション・ルックアサイド・バッファ・エント
リと同じマップを共有できるように、該エントリに対応
するトランスレーション・ルックアサイド・バッファ・
エントリを有するとともに、ダイレクトメモリアクセス
を起動したマイクロプロセッサの番号を示す部分を有
し、ダイレクトメモリアクセス終了時にそのマイクロプ
ロセッサに対してダイレクトメモリアクセスコントロー
ラから割り込みを与えることを特徴とする論理ダイレク
トメモリアクセス方式。 - 【請求項２】 プロセッサ内メモリ管理機構のトランス
レーション・ルックアサイド・バッファ・エントリ内
に、ダイレクトメモリアクセス終了割り込みのレベルが
高レベルか低レベルかを示す部分を有し、ダイレクトメ
モリアクセス終了時にその割り込みレベルでマイクロプ
ロセッサに割り込みを与えることを特徴とする請求項２
に記載の論理ダイレクトメモリアクセス方式。 - 【請求項３】 マイクロプロセッサのトランスレーショ
ン・ルックアサイド・バッファ・エントリ内に、ダイレ
クトメモリアクセスに使用されているページか否かを示
す部分を有し、使用されているページである場合には該
当ページへのアクセスを禁止することを特徴とする請求
項１又は２に記載の論理ダイレクトメモリアクセス方
式。 - 【請求項４】 複数のマイクロプロセッサ間でトランス
レーション・ルックアサイド・バッファ・エントリの状
態のコヒーレンシを維持する手段を有し、この手段によ
り、ダイレクトメモリアクセスを起動したマイクロプロ
セッサ以外のマイクロプロセッサに対してダイレクトメ
モリアクセスエリアへのアクセスを禁止するとともに、
ダイレクトメモリアクセス完了時にその禁止状態を解除
することを特徴とする請求項３に記載の論理ダイレクト
メモリアクセス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7091947A JP2823038B2 (ja) | 1995-03-27 | 1995-03-27 | 論理ダイレクトメモリアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7091947A JP2823038B2 (ja) | 1995-03-27 | 1995-03-27 | 論理ダイレクトメモリアクセス方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08263426A JPH08263426A (ja) | 1996-10-11 |
| JP2823038B2 true JP2823038B2 (ja) | 1998-11-11 |
Family
ID=14040788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7091947A Expired - Lifetime JP2823038B2 (ja) | 1995-03-27 | 1995-03-27 | 論理ダイレクトメモリアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823038B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7590817B2 (en) * | 2006-10-17 | 2009-09-15 | International Business Machines Corporation | Communicating with an I/O device using a queue data structure and pre-translated addresses |
| US8769168B2 (en) | 2006-10-17 | 2014-07-01 | International Business Machines Corporation | Method for communicating with a network adapter using a queue data structure and cached address translations |
| US7506084B2 (en) * | 2006-10-17 | 2009-03-17 | International Business Machines Corporation | Method for communicating with an I/O adapter using cached address translations |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04308953A (ja) * | 1991-04-05 | 1992-10-30 | Kyocera Corp | 仮想アドレス計算機装置 |
-
1995
- 1995-03-27 JP JP7091947A patent/JP2823038B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08263426A (ja) | 1996-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8451281B2 (en) | Shared virtual memory between a host and discrete graphics device in a computing system | |
| US5729714A (en) | Shared memory access method and apparatus with address translation | |
| JPH0654479B2 (ja) | 仮想記憶方式 | |
| US20040117587A1 (en) | Hardware managed virtual-to-physical address translation mechanism | |
| JPH04353947A (ja) | メモリページ特性タグ付けシステム | |
| US20040117588A1 (en) | Access request for a data processing system having no system memory | |
| JPS61141055A (ja) | 情報処理装置のアドレス変換方式 | |
| US5502828A (en) | Reducing memory access in a multi-cache multiprocessing environment with each cache mapped into different areas of main memory to avoid contention | |
| US5161219A (en) | Computer system with input/output cache | |
| US20040117591A1 (en) | Data processing system having no system memory | |
| US20080065855A1 (en) | DMAC Address Translation Miss Handling Mechanism | |
| US20040117590A1 (en) | Aliasing support for a data processing system having no system memory | |
| JP2823038B2 (ja) | 論理ダイレクトメモリアクセス方式 | |
| US5727179A (en) | Memory access method using intermediate addresses | |
| JP2001051958A (ja) | 多重プロセッサ多成分アーキテクチャのための統一メモリ管理システム | |
| JPS6184755A (ja) | デ−タ処理システム | |
| JP2001134486A (ja) | マイクロプロセッサおよび記憶装置 | |
| JP3004278B2 (ja) | マルチプロセッサシステム | |
| US20040064655A1 (en) | Memory access statistics tool | |
| JPS6237752A (ja) | 別々の命令及びデ−タインタ−フエ−ス及びキヤツシユを持つたマイクロプロセサを有するマルチプルバスシステム | |
| Pose | Capability based, tightly coupled multiprocessor hardware to support a persistent global virtual memory | |
| JP3875358B2 (ja) | 記憶装置、記憶方法および記録媒体 | |
| US20040117583A1 (en) | Apparatus for influencing process scheduling in a data processing system capable of utilizing a virtual memory processing scheme | |
| JPS6237754A (ja) | 仮想拡張記憶方式 | |
| JPH035625B2 (ja) |