JPS61141055A - 情報処理装置のアドレス変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔発明の利用分野〕 本発明は、プログラムで指定された論理アドレスを実ア
ドレスに変換する仮想記憶方式を採るプロセッサを複数
個有する情報処理装置に係り、詳しくは、そのアドレス
変換方式に関する。 〔発明の背景〕 科学技術分野において、計算機の大規模化、高速化の要
求はますます強まってきている。一方。 半導体集積技術の進歩も著しく、大容量メモリを備え、
高速演算を目的とする科学技術計算専用計算機が、最新
のハードウェア技術を使用して製品化されてきている。 この種の科学技術計算専用計算機は、一般にベクトル演
算を専用に実行するベクトル処理ユニット（ベクトルプ
ロセッサ）と、全体の計算機資源の管理（オペレーティ
ングシステム）や、科学技術計算プログラムでベクトル
命令に展開できない部分を実行するスカラ処理ユニット
（スカラプロセッサ）から構成される。 このような構成をとる科学技術計算専用計算機が仮想記
憶方式を採る場合、ベクトルプロセッサとスカラプロセ
ッサは、論理アドレス空間上にある技術計算プログラム
をお互いに関連し合いながら効率よく実行していくが、
技術計算プログラムの大規模化に伴なって、論理アドレ
ス空間も、従来の１６ＭＢ　（ＭＢ　：メガバイト）か
ら２０Ｂ（ＧＢ：ギガバイト）に拡張され、実メモリも
２５６ＭＢ程度のものが製品化されてきている。 ところで、技術計算プログラムは、従来のプログラムと
は異なり１例えば１行列データというような特殊なデー
タが、プログラムの中の大部分を占めていることが多い
。このような特殊なデータを持つプログラムの処理は、
その特徴を生かした処理（例えばアドレス変換方式）を
行うことがより効率的であろうと考えられる。このよう
なデータ領域は、一般的に以下の特徴がある。 （１）プログラム全体が走る中で、ある一定期間。 集中的に本領域中のデータの参照ｌ更新が行われる。 （２）シかも、この参照／更新の途中で、処理が中断す
るようなこと（ページフォールト等）のないことが望ま
しい。 このような領域に対しては、ページ単位にデータを主記
憶装置と外部記憶装置の間で移動させるページングの対
象からはずしくすなわち、ページ固定）、データの必要
時、全データを主記憶装置上に常駐させ、不要になった
ときは、全データを外部記憶装置に掃き出すといういわ
ゆるスワップイン／アウト方式で対処することが効率的
である。 このようなプログラムに対して、スカラプロセッサは、
ページを固定し、従来のセグメントテーブル／ページテ
ーブルを使用したアドレス変換を行って論理アドレスを
実アドレス（実メモリ）に変換し、メモリのアクセスを
行う、上記テーブルは、主記憶装置上に存在するが、ア
ドレスを高速に行えるように、一部の論理アドレスと実
アドレスの変換対を高速メモリ（Ｔ　Ｌ　Ｂ　：　Ｔｒ
ａｎｓｌａｔｉｏｎＬｏｏｋ−ａｓｉｄｅ　Ｂｕｆｆｅ
ｒ）上に持つのが普通である。 これに対して、ベクトルプロセッサは、高速処理が必要
なため、上記アドレス変換を行うためには、すべてのア
クセス領域について、高速の変換テーブル（ＴＬ’Ｂ）
を持つ必要がある。しかし、ベクトルプロセッサに、こ
のような高速の変換テーブルを全テーブルエントリ分持
つには、現在の半導体集積技術をもってしても物量が大
きくなり、実現が難かしい。 １つの対応案としては、プロセッサを論理アドレスと実
アドレスが等しくなるように主記憶装置上にロードし実
行することが考えられる。このようにすれば、ベクトル
プロセッサのアドレス変換テーブルが不要になる゛が１
反面、主記憶装置の使用効率が悪くなるという問題があ
る。つまり、上記方法では、連続した主記憶領域をプロ
グラムに与える必要があるが、確保−解放を繰返すうち
に主記憶装置上に空き領域が虫食い的に発生しくフラグ
メンテーション）、虫食い部分の総計では十分あるが、
連続していないために使用できず、ジョブの実行が待さ
れてしまう。 なお、本発明に関連する公知文献としては例えば特開昭
５８−９７１８４号公報が挙げられるが、上記問題の解
決には考慮がはられれてい′ない。

【発明の目的】

本発明の目的は、ベクトルプロセッサなどの高性能化を
維持しつＮ、最適な半導体の物量でもって実アドレス空
間／論理アドレス空間の有効利用が図られる情報処理装
置を提供することにある。 〔発明の概要〕 本発明は、仮想記憶方式を取るプロセッサを複数個有す
る情報処理装置において、第１のプロセッサはセグメン
トテーブル／ページチー／用を使用した従来のアドレス
変換方式を取り、第２のプロセッサは、第１のプロセッ
サとは別に高速の変換テーブル（リロケーションテーブ
ル）を持ち、あらかじめ設定された論理アドレス範囲の
みリロケーションを行い、アドレス変換テーブルとりロ
ケーシ目ンテーブルに矛盾が生じないように第１のプロ
セッサが管理することを特徴とする。 〔発明の実施例〕 以下、本発明の一実施例を図面により詳細に説明する。 第１図は本発明の一実施例の全体ブロック図を示す、第
１図において、スカラプロセッサｌは。 アドレス変換機構２を通して主記憶装置（ＭＳ）５にア
クセスし、ベクトルプロセッサ３は、アドレスリロケー
ション機構４を通して主記憶装置５にアクセスする。 第２図および第３図は、論理アドレス空間上のプログラ
ムの構成とアドレス変換後の実アドレス空間上のプログ
ラム構成の一例を示したものである。 第２図の論理アドレス空間を大きく分割すると。 １６ＭＢ以内の領域６，１６１Ｖ［８以上の領域でスカ
ラプロセッサ１が使用する領域７．１０．１６ＭＢ以上
でベクトルプロセッサ３とスカラプロセッサ１が使用す
る拡張領域８とに分けられ、技術計算プログラム３本は
、各空間にそれぞれ斜線で示した領域に割当てられてい
る。第２図においては、これらのプログラムは、論理空
間上のアドレスがお互いに異なっていることが特徴であ
り、リロケーションテーブルの管理が簡単になる。これ
らのプログラムは、スカラプロセッサ１では、アドレス
変換機構２によりアドレス変換されて、実アドレス空間
９をアクセスし、ベクトルプロセッサ３では、アドレス
リロケーション機構４によりアドレス変換されて、実ア
ドレス空間９をアクセ゛　　スすることを示している。 第３図は、第２図と比較して、論理アドレス空間の拡張
領域８でのプログラム割当て方式が異なり、ここでは、
空間の異なる領域のプログラムが。 同じ論理アドレスに割当てられている。 第２図および第３図において、拡張領域８には。 技術計算プログラムの命令とデータが割当てら九れるが
、第２図で示す割当て方法であると、実アドレス上のフ
ラグメンテーションはなくなるが。 論理アドレス空間上のフラグメンテーションはなくなら
ない、第３図で示すような拡張領域の割当て方法では、
論理アドレス空間上のフラグメンテーションもなくなり
、より効率のよい領域割当てが可能となる。しかし、そ
の反面、リロケーションテーブルの管理が、第２図で示
すような空間割当て方式のときより複雑になる。 第４図は、スカラプロセッサ１がアドレス変換機構２を
通して論理アドレス空間上のプログラムを実アドレス空
間に変換するときの変換方式を示したもので、これは従
来よく知られたものである。 簡単に説明すると、論理アドレス２０の上位アドレスと
セグメント起点アドレス２１を加え、セグメントテーブ
ル２２の中の１つのエントリを取りだす。これに論理ア
ドレス２０の中位アドレスを加えて、ページテーブル２
３の中の１つの壬ントリを取りだして実アドレスの上位
とする。実アドレスの下位は、論理アドレス２０の下位
をそのままもってくる。セグメントテーブル２２．ペー
ジテーブル２３は、主記憶装置５上にあるが、アドレス
変換の高速化をはかるため、アドレス変換機構２は、論
理アドレスと対応する実アドレスの変換対の一部を格納
した高速変換テーブル（ＴＬＢ）を持つが普通である。 第５図は、ベクトルプロセッサ３がアドレスリロケーシ
ョン機構４を通して論理アドレス空間上のプログラムを
実アドレス空間に変換するときの変換方式の一例を示し
たものである。こきでは、１ＭＢＱｉ位のリロケーショ
ンテーブル３８が示されている。範囲レジスタ３２．３
３には、それぞれリロケーション対象となる論理アドレ
ス上の上限と下限が、スカラプロセッサ１によりあらか
しめセットされている。また主記憶袋Ｍ５の容量は２５
６ＭＢとして・いる、以下に具体例をもって説　　明す
る。 論理アドレス２０のビット４〜１１の値３１により、リ
ロケーションテーブル（この例では、２５６エントリあ
る）の中の１つのエントリを選択し、上位に３ビツトの
ゼロ３９を付加し、セレクタ４０に送られる。また、論
理アドレス２０のビット１〜１１は、そのまＮセレクタ
４０に送られると同時に比較凹路３４．３５に送られ、
範囲レジスタ３２．３３と比較され、論理アドレスが。 リロケーション対象の範囲にあるかどうかが調べられる
。その結果はアンド回路３６を曙して、セレクタ４０に
送られ、データ線４５．４６のどちらかが選択される。 即ち、リロケーション対象岬囲であればデータ線４６が
選択され、対象範囲外であれば、データ線４５が選択さ
れる。セレクタ４０の出力は実アドレス２４のピクト１
．−１１にセットされる。論理アドレス２０のビット１
２〜３１は、そのまま実アドレス２４のビット１２〜３
１にセットされる。ここで、主記憶装置９の容量は２５
６ＭＢであるとしているので、実アト・レス２４のビッ
ト１〜３のいずれかにＩＩ　１　＃ｌがセットされると
、１１″検出回路４１によりアドレスエラー信号が発行
される。 第２図の様な論理アドレス空間構成のシステムを本ハー
ドウェアで実現するためには、まず、システム立ち上げ
時、リロケーション範囲（拡張領域８）の上／下限の値
を、レジスタ３２．３３にセットし、各科学計算ジョブ
の開始時に、対応するリロケーションテーブル３８のエ
ントリにアドレスをセットすればよい。１６ＭＢ以内の
領域にある各科学計算ジョブは、リロケーション範囲外
であるので、データ線４５が選択される。オペレーティ
ングシステム（スカラプロセッサで動作）は、第４図の
アドレス変換テーブルと、第５図のリロケーションテー
ブル３８に矛盾が生じないように管理する。 第３図の様な論理アドレス空間構成のシステムを１本ハ
ードウェアで実現するためには、まず。 システム立ち上げ時、リロケーション範囲の上／下限の
値を、レジスタ３２．３３にセットし、１つの科学計算
ジョブの開始時に、対応するリロケーションテーブル３
８のエントリアドレスをセットし、他のジョブが起動さ
れた時には、空間の切換えごとにリロケーションテーブ
ルエントリの内容を、そのジョブに対応した内容に書き
直す必要がある。この空間切換時のオーバヘッドを軽減
するために、リロケーションテーブルを複数個持ち。 そのポインタを設け、ソフトから設定できるようにして
もよい、第５図の点線で示しているものが。 これらのハードウェアであり、４２がポインタ、４３が
別のリロケーションテーブルを示す。 スカラプロセッサとベクトルプロセッサのアドレス変換
をまとめると、以下の第１表のようになる。 ここで、Ａ１は論理アドレス、ＡＴ（Ａ、、）は論理ア
ドレスＡ１．をアドレス変換機構で変換することを、Ｒ
Ｔ（Ａ、、）は論理アドレスをアドレスリロケーション
機構で変換することを意味する。 第６図は、第５図にゼロ検出回路５０．セレクタ５１、
エラー信号５２を加えたもので、スカラプロセッサとベ
クトルプロセッサは、以下の第２表の様に動作する。Ａ
Ｌ、ＡＴ　（ＡＬ）、ＲＴ（Ａ、）の意味は第１表と同
じである６リロケーシヨンテーブルエントリ等のアドレ
スリロケーションに必要な情報を、各レジスタにセット
するスカラ命令である。第７図の命令６０．６１は、第
２図の論理アドレス空間の割当てを前提に考えられてお
り、システム立ち上げ時、命令６１により、リロケーシ
ョン範囲の上限／下限を設定し、各科学技術計算ジョブ
の立ち上げ時、それに対応したリロケーションの値を、
命令６０により設定する０本命令は、ジョブの立ち上げ
時、１回だけ出されればよく、リロケーションテーブル
の内容は、当該ジョブが終了するまで使用される。 命令６２は、第３図の論理アドレス空間の割当てを前提
に考えられたもので、科学技術計算ジョブの立ち上げ時
に、当該ジョブのリロケーション範囲とその内容を同時
にセットし、タスク切換え時（ある空間のジョブから他
の空間のジョブに制御が切換わること）にも１本命令が
出され、これがら実行されるジョブに対するリロケーシ
ョン範囲とその内容がセットされる。 第８図は、第５図や第６図のリロケーションテーブルの
範囲を、スカラプロセッサの２ＧＢと同じ大きさまで拡
張し、リロケーション対象を示す範囲レジスタを除いた
ものである。ここにおいても、リロケーションの単位は
ＩＭＢとしており。 スカラプロセッサの４ＫＢとは異なっている。第８図で
示すように、リロケーションテーブル７０は２０４８エ
ントリから構成さ九ている。 ［発明の効果〕 以上説明した如く１本発明によれば、スカラプロセッサ
とは別に、ベクトルプロセッサ用のアドレスリロケーシ
ョン用の変換対テーブルを持つので、ベクトルプロセッ
サの高性能化を維持しつつ、実アドレス空間（主記憶装
置）／論理アドレス空間の有効利用がはかられ、しかも
、最適な半導体の物量で実現が可能である。なお１本発
明はスカラプロセッサとベクトルプロセッサ以外の、一
般にプログラムで指定された論理アドレスを実アドレス
に変換する仮想記憶方式をとるプロセッサを複数個有す
る情報処理装置に広く適当可能である。

【図面の簡単な説明】

第１図は本発明の一実施例のシステム構成図。 第２図及び第３図は論理アドレスと実アドレスの関係を
示す図、第４図はスカラプロセッサのアドレス変換を示
す図、第５図及び第６図は本発明によるベクトルプロセ
ッサのアドレス変換方式の一実施例を示す図、第７図は
本発明で用いる命令の一例を示す図、第８図は本発明に
よるベクトルプロセッサのアドレス変換方式の他の実施
例を示す図である。 １・・・スカラプロセッサ、　　２・・・アドレス変換
機構、　　３・・・ベクトルプロセッサ、　４・・・ア
ドレスリロケーション機構、　５・・・主記憶装置。 ３８．７０・・・リロケーションテーブル５第２図 潴丁１−２ｒし２り町 第４図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. （１）仮想記憶方式を採るプロセッサを複数個有する情
   報処理装置において、第１のプロセッサはアドレス変換
   テーブルを使用して論理アドレスを実アドレスに変換す
   るアドレス変換機構を具備し、第２のプロセッサはリロ
   ケーションテーブルを使用し、論理アドレスが予め設定
   されたリロケーション対象範囲にあるときのみアドレス
   リロケーションを行うアドレスリロケーション機構を具
   備していることを特徴とする情報処理装置。