JPS6237754A - 仮想拡張記憶方式 - Google Patents
仮想拡張記憶方式Info
- Publication number
- JPS6237754A JPS6237754A JP60178095A JP17809585A JPS6237754A JP S6237754 A JPS6237754 A JP S6237754A JP 60178095 A JP60178095 A JP 60178095A JP 17809585 A JP17809585 A JP 17809585A JP S6237754 A JPS6237754 A JP S6237754A
- Authority
- JP
- Japan
- Prior art keywords
- page
- storage area
- area
- main
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
物理的に単一の記憶装置の領域を、主記憶領域とページ
ング領域に分割し、ページング領域に格納されている情
報に対するアクセス要求が生じた場合、当該情報を含む
ページを主記憶領域へ移し。
ング領域に分割し、ページング領域に格納されている情
報に対するアクセス要求が生じた場合、当該情報を含む
ページを主記憶領域へ移し。
アクセスさせる。
本発明は、計算機システムにおける記憶装置に関するも
のであり、特に仮想記憶方式の計算機システムにおける
高速の仮想拡張記憶方式に関する。
のであり、特に仮想記憶方式の計算機システムにおける
高速の仮想拡張記憶方式に関する。
第３図に、従来の計算機システムの基本的な構成を示す
。
。
図において、３１はＣＰＵ、３１１は動的アドレス変換
部、３２は記憶制御装置、３３は主記憶装置、３４はチ
ャネル処理装置、３５はチャネル。
部、３２は記憶制御装置、３３は主記憶装置、３４はチ
ャネル処理装置、３５はチャネル。
３６は磁気ディスク装置である。
ＣＰＵ３１は、命令実行の際に、主記憶アクセスのため
の論理アドレスを、動的アドレス変換部３１１で実アド
レスに変換する。
の論理アドレスを、動的アドレス変換部３１１で実アド
レスに変換する。
なおこのとき、主記憶装置３３上に目的の論理アドレス
に対応するページが存在していない場合には、外部記憶
装置である磁気ディスク装置３６との間でページを移し
替えるベージング制御が行われる。
に対応するページが存在していない場合には、外部記憶
装置である磁気ディスク装置３６との間でページを移し
替えるベージング制御が行われる。
記憶制御装置３２は、ＣＰＵ３１から出力された実アド
レスに基づいて主起ｔα装置３３のアクセスを実行する
。
レスに基づいて主起ｔα装置３３のアクセスを実行する
。
最近におけるＬＳＩの集積度の向上は著しく。
また大量処理に対する要求が強い。そのため、ベージン
グ回数の減少を図るために、計算機システムの主記憶容
量は年々増大する一方である。
グ回数の減少を図るために、計算機システムの主記憶容
量は年々増大する一方である。
しかし、ページングのためのテーブル処理やページアウ
ト／ページインのために主記憶と外部記憶との間でチャ
ネルを介して行われるＩ１０転送には時間がかかり、こ
のような主記憶管理のために費やされるオーバーヘッド
は、主記憶容量に比例して増大することになる。
ト／ページインのために主記憶と外部記憶との間でチャ
ネルを介して行われるＩ１０転送には時間がかかり、こ
のような主記憶管理のために費やされるオーバーヘッド
は、主記憶容量に比例して増大することになる。
したがって、主記憶の大容量化によりアクセス時間が増
大するなど、システム性能に与えるマイナス面の影響が
大きくなるという問題があった。
大するなど、システム性能に与えるマイナス面の影響が
大きくなるという問題があった。
〔問題点を解決するための手段〕
本発明は、主記憶容量の増大に伴う主記憶管理のオーバ
ーヘッドを削減することを目的とするものであり、外部
記ｔα装置との間でのページアウト／ページインの回数
を削減できるようにする。
ーヘッドを削減することを目的とするものであり、外部
記ｔα装置との間でのページアウト／ページインの回数
を削減できるようにする。
そのため、物理的には単一構造の高速大容量の主記憶装
置のアドレス領域を２つに分けて、それぞれ主記憶領域
と拡張記憶領域とし、拡張記憶領域はページ格納用に使
用して、主記憶アクセスで主記憶領域上にページ不在の
場合、拡張記憶領域からページを高速転送するようにし
たものである。
置のアドレス領域を２つに分けて、それぞれ主記憶領域
と拡張記憶領域とし、拡張記憶領域はページ格納用に使
用して、主記憶アクセスで主記憶領域上にページ不在の
場合、拡張記憶領域からページを高速転送するようにし
たものである。
第１図に１本発明の原理的構成を示す。
図において、１１はＣＰＵ、１１１は主記憶管理部８１
１２は境界レジスタ５１２は主記憶装置、１２１は主記
憶領域、１２２はページング用の拡張記憶領域、１２３
はページを表す。
１２は境界レジスタ５１２は主記憶装置、１２１は主記
憶領域、１２２はページング用の拡張記憶領域、１２３
はページを表す。
主記憶装置１２の主記憶領域１２１は、ＣＰＵ１１ （
あるいは図示省略されているチャネル処理装置）によっ
て直接アクセス可能な領域である。しかし、拡張記憶領
域１２２は直接アクセス可能な領域ではなく、実行させ
るジョブにより使用される可能性の高いページが予め格
納されている。
あるいは図示省略されているチャネル処理装置）によっ
て直接アクセス可能な領域である。しかし、拡張記憶領
域１２２は直接アクセス可能な領域ではなく、実行させ
るジョブにより使用される可能性の高いページが予め格
納されている。
ＣＰＵＩ １の主記憶管理部１１１は、主記憶アクセス
を行う際に、動的アドレス変換機構（図示省略）を用い
て論理アドレスを実アドレスに変換するが、その場合、
主記憶装置１２の主記憶領域１２１上に該当するページ
が存在しない場合には、予めページアウト／ページイン
のページ入替処理を実行する。
を行う際に、動的アドレス変換機構（図示省略）を用い
て論理アドレスを実アドレスに変換するが、その場合、
主記憶装置１２の主記憶領域１２１上に該当するページ
が存在しない場合には、予めページアウト／ページイン
のページ入替処理を実行する。
しかし、このページ入替処理は、従来のように外部記憶
装置との間で行われるのではなく、同じ主記憶装置１２
の拡張記憶領域１２２との間で高速に行われる。
装置との間で行われるのではなく、同じ主記憶装置１２
の拡張記憶領域１２２との間で高速に行われる。
境界レジスタ１１２は、主記憶装置１２上の主記憶領域
１２１と拡張記憶領域１２２との境界を指示するために
用いられる。
１２１と拡張記憶領域１２２との境界を指示するために
用いられる。
本発明によれば、物理的には単一の主記憶装置が比較的
小さい主記憶領域と、残りのページング用拡張記憶領域
との２層構造にされる。
小さい主記憶領域と、残りのページング用拡張記憶領域
との２層構造にされる。
このため、主記憶装置の物理的容量が著しく増大されて
も、主記憶管理の負担はそれほど増力せず、しかもペー
ジアウト／ページイン処理の大部分は、同じ主記憶装置
内の２つの領域間で高速に実行できるため、平均的な主
記憶アクセスのオーバーヘッドを削減できる。
も、主記憶管理の負担はそれほど増力せず、しかもペー
ジアウト／ページイン処理の大部分は、同じ主記憶装置
内の２つの領域間で高速に実行できるため、平均的な主
記憶アクセスのオーバーヘッドを削減できる。
第２図は９本発明の１実施例の構成図である。
図において、２１はＣＰＵ、２１１は動的アドレス変換
部、２１２は主記憶管理部、２１３は境界レジスタ、２
２は記憶制御装置、２３は主記憶装置。
部、２１２は主記憶管理部、２１３は境界レジスタ、２
２は記憶制御装置、２３は主記憶装置。
２３１は主記憶領域、２３２は拡張記憶領域、２３３は
セグメントテーブル、２３４はページテーブル、２３５
は主記憶領域ページフレームテーブル、２３６は拡張記
憶領域ページテーブル、２３７は外部記憶ページテーブ
ル、２４はチャネル処理装置、２５はチャネル、２６は
外部記ｔα装置の磁気ディスク装置を表す。
セグメントテーブル、２３４はページテーブル、２３５
は主記憶領域ページフレームテーブル、２３６は拡張記
憶領域ページテーブル、２３７は外部記憶ページテーブ
ル、２４はチャネル処理装置、２５はチャネル、２６は
外部記ｔα装置の磁気ディスク装置を表す。
なお、主記憶装置２３において、主記憶領域２３１およ
び拡張記憶領域２３２はいずれもページフレーム構成と
なっているが１図では便宜上拡張記憶領域２３２にのみ
ページフレームを示しである。
び拡張記憶領域２３２はいずれもページフレーム構成と
なっているが１図では便宜上拡張記憶領域２３２にのみ
ページフレームを示しである。
簡単に動作機能を説明すると、ＣＰＵ２１において、主
記憶アクセス要求が生じると、動的アドレス変換部２１
１が論理アドレスから実アドレスへの変換を行う。この
場合ＴＬＢをそなえているシステムでは、まずＴ１．、
Ｂ（図示せず）を参照して実アドレスを求めるが、ＴＬ
Ｂミスのときには。
記憶アクセス要求が生じると、動的アドレス変換部２１
１が論理アドレスから実アドレスへの変換を行う。この
場合ＴＬＢをそなえているシステムでは、まずＴ１．、
Ｂ（図示せず）を参照して実アドレスを求めるが、ＴＬ
Ｂミスのときには。
セグメントテーブル２３３およびページテーブル２３４
を用いて実アドレスに変換する。
を用いて実アドレスに変換する。
ここで、慣用技術により、ページテーブル２３４には変
換された実アドレスのページが主記憶領域２３１上に存
在するか否かのフラグ（図示省略）が設けられており、
このフラグがページ不在を示しているとき、主記憶管理
部２１２によるページアウト／ページインのページ入替
処理が実行される。
換された実アドレスのページが主記憶領域２３１上に存
在するか否かのフラグ（図示省略）が設けられており、
このフラグがページ不在を示しているとき、主記憶管理
部２１２によるページアウト／ページインのページ入替
処理が実行される。
主記憶領域ページフレームテーブル２３５には。
主記憶領域２３１の各ページフレームごとに使用中のセ
グメントとページの番号が格納されている。
グメントとページの番号が格納されている。
拡張記ｔα領域ページテーブル２３６には、ページごと
に拡張記ｔα領域２３２上に存在するページのアドレス
が登録されている。
に拡張記ｔα領域２３２上に存在するページのアドレス
が登録されている。
外部記憶ページテーブル２３７には、ページごとに、外
部記憶装置すなわち磁気ディスク装置２６上でそのペー
ジが格納されているスロットの番号が登録されている。
部記憶装置すなわち磁気ディスク装置２６上でそのペー
ジが格納されているスロットの番号が登録されている。
主記憶管理部２１２は、主記憶領域２３】上でページ不
在の場合、これらの各テーブル２３５．２３６．２３７
を参照して、まず必要なページが拡張記憶領域２３２に
存在すればそこから該当するページを上記ｔα領域２３
１上の空きページフレームにページインし、空きページ
フレームがなければ、ページアウト／ページインのペー
ジ入替処理を行う。
在の場合、これらの各テーブル２３５．２３６．２３７
を参照して、まず必要なページが拡張記憶領域２３２に
存在すればそこから該当するページを上記ｔα領域２３
１上の空きページフレームにページインし、空きページ
フレームがなければ、ページアウト／ページインのペー
ジ入替処理を行う。
また該当するページが拡張記憶領域２３２に存在しなけ
れば、従来と同様に磁気ディスク装置２６との間で、ペ
ージアウト／ページイン処理を行う。
れば、従来と同様に磁気ディスク装置２６との間で、ペ
ージアウト／ページイン処理を行う。
主記憶領域２３１上での実アドレスをＡとし、拡張記（
’ｌ ｊＩ域２３２上での該当するページフレーム番号
をＰＡＧＥ＃で表したとき、ページアウト命令として。
’ｌ ｊＩ域２３２上での該当するページフレーム番号
をＰＡＧＥ＃で表したとき、ページアウト命令として。
ＭＯＶＥ ＯＵＴ Ａ ｔｏ ＰＡＧＥ＃ｎを
設け。
設け。
またページイン命令として。
ＭＯＶＥ ＩＮ ＰＡＧＥ＃ｎ ｔｏ Ａを設
ける。主記憶管理部２１２は、必要に応じてこれらの命
令を発行し、ページアウト／ページインを実行する。
ける。主記憶管理部２１２は、必要に応じてこれらの命
令を発行し、ページアウト／ページインを実行する。
たとえば、主記憶領域２３１の大きさを数メガバイトと
したとき、拡張記憶領域２３２の大きさをその数十倍か
ら数百倍にとることができ、処理に必要なページのかな
りの割合を格納することができる。これらの２つの領域
の境界は、境界レジスタ２１３によって管理され、適切
な領域保護が行われる。
したとき、拡張記憶領域２３２の大きさをその数十倍か
ら数百倍にとることができ、処理に必要なページのかな
りの割合を格納することができる。これらの２つの領域
の境界は、境界レジスタ２１３によって管理され、適切
な領域保護が行われる。
本発明によれば、主記憶装置としての物理的容量が増大
しても、主記憶管理上の負担増は僅かで済ますことがで
き、また外部記憶装置との間でのページアウト／ページ
イン回数を少なくできるため、オーバーヘッドを削減で
き、システム効率の改善が可能となる。
しても、主記憶管理上の負担増は僅かで済ますことがで
き、また外部記憶装置との間でのページアウト／ページ
イン回数を少なくできるため、オーバーヘッドを削減で
き、システム効率の改善が可能となる。
第１図は本発明の原理的構成図、第２図は本発明の１実
施例の構成図、第３図は従来例の構成図である。 第１図中。 １１：ＣＰＵ １１１：主記憶管理部 １１２：境界レジスタ １２：主記憶装置 １２１：主記憶領域 １２２；拡張記憶領域 １２３：ページ
施例の構成図、第３図は従来例の構成図である。 第１図中。 １１：ＣＰＵ １１１：主記憶管理部 １１２：境界レジスタ １２：主記憶装置 １２１：主記憶領域 １２２；拡張記憶領域 １２３：ページ
Claims (1)
- 【特許請求の範囲】 仮想記憶方式の計算機システムにおいて、 物理的に単一構造の主記憶装置（１２）の記憶領域を、
主記憶領域（１２１）と拡張記憶領域（１２２）とに分
割し、 拡張記憶領域（１２２）を主記憶領域（１２１）のペー
ジ記憶用として２層化して管理することを特徴とする仮
想拡張記憶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60178095A JPS6237754A (ja) | 1985-08-13 | 1985-08-13 | 仮想拡張記憶方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60178095A JPS6237754A (ja) | 1985-08-13 | 1985-08-13 | 仮想拡張記憶方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6237754A true JPS6237754A (ja) | 1987-02-18 |
Family
ID=16042549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60178095A Pending JPS6237754A (ja) | 1985-08-13 | 1985-08-13 | 仮想拡張記憶方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6237754A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244152A (ja) * | 1987-03-30 | 1988-10-11 | Fujitsu Ltd | 拡張記憶装置アクセス制御装置 |
| JPH0245845A (ja) * | 1988-06-28 | 1990-02-15 | Internatl Business Mach Corp <Ibm> | データ処理システム |
| JPH0490740U (ja) * | 1990-12-21 | 1992-08-07 | ||
| US8326893B2 (en) | 2009-02-24 | 2012-12-04 | International Business Machines Corporation | Allocating data sets to a container data set |
-
1985
- 1985-08-13 JP JP60178095A patent/JPS6237754A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244152A (ja) * | 1987-03-30 | 1988-10-11 | Fujitsu Ltd | 拡張記憶装置アクセス制御装置 |
| JPH0548500B2 (ja) * | 1987-03-30 | 1993-07-21 | Fujitsu Ltd | |
| JPH0245845A (ja) * | 1988-06-28 | 1990-02-15 | Internatl Business Mach Corp <Ibm> | データ処理システム |
| JPH0574101B2 (ja) * | 1988-06-28 | 1993-10-15 | Ibm | |
| JPH0490740U (ja) * | 1990-12-21 | 1992-08-07 | ||
| US8326893B2 (en) | 2009-02-24 | 2012-12-04 | International Business Machines Corporation | Allocating data sets to a container data set |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4562919B2 (ja) | ダイナミック・ディスプレイ・メモリを実装するための方法および装置 | |
| US4742450A (en) | Method to share copy on write segment for mapped files | |
| US20040117587A1 (en) | Hardware managed virtual-to-physical address translation mechanism | |
| JPS61141055A (ja) | 情報処理装置のアドレス変換方式 | |
| US20040117588A1 (en) | Access request for a data processing system having no system memory | |
| US5293622A (en) | Computer system with input/output cache | |
| US20040117591A1 (en) | Data processing system having no system memory | |
| US20050055528A1 (en) | Data processing system having a physically addressed cache of disk memory | |
| US4654791A (en) | Input/output paging mechanism in a data processor | |
| JPH1063551A (ja) | 情報処理装置 | |
| JPH04308953A (ja) | 仮想アドレス計算機装置 | |
| JPS6237754A (ja) | 仮想拡張記憶方式 | |
| JPH0548500B2 (ja) | ||
| JP2823038B2 (ja) | 論理ダイレクトメモリアクセス方式 | |
| JP2612173B2 (ja) | 仮想計算機 | |
| JPH1091527A (ja) | 記憶装置および記録媒体 | |
| JPH05250263A (ja) | 仮想プロセッサ方式及び不揮発化記憶方式 | |
| US20040117589A1 (en) | Interrupt mechanism for a data processing system having hardware managed paging of disk data | |
| JPH04205535A (ja) | コピーオンライト方式 | |
| JPH0521256B2 (ja) | ||
| JPS63186347A (ja) | 記憶装置 | |
| JPS6058496B2 (ja) | 記憶システム | |
| JP2618096B2 (ja) | キャッシュ管理方法 | |
| JPS63245545A (ja) | Ｄｍａ方式 | |
| JPH0652056A (ja) | キャシュメモリシステム |