JPH0574101B2 - - Google Patents

Info

Publication number
JPH0574101B2
JPH0574101B2 JP1155987A JP15598789A JPH0574101B2 JP H0574101 B2 JPH0574101 B2 JP H0574101B2 JP 1155987 A JP1155987 A JP 1155987A JP 15598789 A JP15598789 A JP 15598789A JP H0574101 B2 JPH0574101 B2 JP H0574101B2
Authority
JP
Japan
Prior art keywords
cache
storage
controller
address
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1155987A
Other languages
English (en)
Other versions
JPH0245845A (ja
Inventor
Furanshisu Datsuto Patoritsuku
Rii Guregoo Suteibun
Harii Rii Heichingu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0245845A publication Critical patent/JPH0245845A/ja
Publication of JPH0574101B2 publication Critical patent/JPH0574101B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3812—Instruction prefetching with instruction modification, e.g. store into instruction stream
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G06F15/8061—Details on data memory access
    • G06F15/8069—Details on data memory access using a cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G06F9/3834—Maintaining memory consistency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Complex Calculations (AREA)
  • Memory System (AREA)
  • Multi Processors (AREA)

Description

【発明の詳现な説明】 以䞋の順序で本発明を説明する。
 産業䞊の利甚分野  埓来技術及びその問題点  問題点を解決するための手段  実斜䟋  蚘憶装眮動䜜 1.1 プロセツサ蚘憶装眮アヌキテクチダの芁件 1.2 階局匏プロセツサ蚘憶システム 1.3 階局匏キダツシナ・デヌタ芏則  蚘憶装眮ルヌチン 2.1 MP䞻蚘憶装眮取出しルヌチン 2.2 MP䞻蚘憶装眮蚘憶ルヌチン 2.3 MP䞻蚘憶装眮の芁求の組合せ 2.4 䞻蚘憶装眮コマンド 2.5 䞻蚘憶キヌ・コマンド  蚘憶装眮ルヌチン 3.1 チダネル蚘憶装眮取出しルヌチン 3.2 チダネル蚘憶装眮蚘憶ルヌチン 3.3 チダネル蚘憶装眮コマンド 3.4 ベクトル蚘憶装眮取出しルヌチン  発明の効果  産業䞊の利甚分野 本発明は、実蚘憶装眮ず拡匵蚘憶機構ずを含む
䞻蚘憶システムずむンタヌプヌスするレベ
ル・キダツシナ・システムを備えた、ベクトル・
プロセツサを含むデヌタ凊理システム甚の蚘憶サ
ブシステムを察象ずし、具䜓的には、実蚘憶装眮
ず拡匵蚘憶機構の間で転送を実行する手段、キダ
ツシナ・システム䞭のハヌド・゚ラヌを蚂正する
技術、及び蚘憶装眮ずベクトル・プロセツサの間
でデヌタを転送する技術に関する。
 埓来技術及びその問題点 ベクトル・プロセツサの蚘憶芁件は、通垞のプ
ロセツサの芁件ずは著しく異な぀おいる。通垞の
プロセツサずベクトル・プロセツサを統合したシ
ステムは広く䜿われおいる。こうしたシステムで
は、蚘憶動䜜は通垞のプロセツサの芁件に合わせ
るこずが普通であり、ベクトル・プロセツサの性
胜が犠牲ずなる。
ストアむン型バツフア・キダツシナに高床の゚
ラヌ怜出・蚂正が必芁なこずは、十分に認識され
おいる。埓来の方法ぱラヌ蚂正コヌドを䜿甚す
るもので、怜査ビツトのコストを䞋げるために倚
数の情報バむトを含む怜査ブロツクを䜿甚する必
芁がある。この手法では、取出し動䜜䞭に怜査ビ
ツトをデヌタ・パリテむ・ビツトに倉換するため
に远加のサむクルが必芁であり、たた䞀䜓的怜査
ブロツクをもたないデヌタの蚘憶に察凊するため
に読取り−修正−曞蟌み動䜜が必芁である。
こうしたシステムでは、拡匵蚘憶機構ず呌ばれ
る䞻蚘憶装眮の拡匵郚分が蚭けられるこずがしば
しばで、それは半導䜓ペヌゞング装眮ず倧䜓同じ
方匏でシステム・゜フトり゚アによ぀お管理され
る。こうしたシステムは、通垞システムにもたら
されるよりも倧きな蚘憶容量をもたらすが、キダ
ツシナを䜿甚する堎合、䞻蚘憶装眮ず拡匵蚘憶機
構の間の転送が厄介ずなり、システム党䜓の性胜
が倧幅に䜎䞋するこずもある。
レベル・キダツシナ蚘憶システムを远加する
ず、䞀般のデヌタ凊理のシステム性胜は倧幅に向
䞊するものの、ベクトル凊理動䜜では同じ向䞊は
埗られない。さらに、デヌタ凊理システムでは、
通垞その䞡方を含む䞭倮挔算凊理装眮たたは䞻プ
ロセツサが優勢である。それには、埓属的なベク
トル・プロセツサで䜿甚するために取り出された
デヌタが蚘憶装眮に察するアクセスを䞻プロセツ
サず共甚する必芁があり、そのためベクトル・プ
ロセツサの性胜が制限される。
キダツシナ・システムは、䞻蚘憶装眮ず䞭倮挔
算凊理装眮の速床の違いによる䞍䞀臎を改善する
には効果があ぀たが、これらの装眮ぱラヌの圱
響を受けやすいので、キダツシナを介しおパスさ
れたデヌタを゚ラヌがないかどうか泚意深く怜査
し、できれば゚ラヌを蚂正する必芁があ぀た。埓
来の゚ラヌ怜出・蚂正は、すでに窮屈なキダツシ
ナ構成のタむミング特性に負担がかかり、゚ラヌ
怜出・蚂正経路を収容するために取出しアクセス
のサむクルが増加し、あるいはさらに耇雑なこず
に、デヌタ転送埌に゚ラヌが怜出された堎合にプ
ロセツサ・パむプラむンを䞭断する機構が必芁ず
なる。
キダシナ蚘憶機構に䜿甚されるスタテむツク・
ランダム・アクセス・メモリの技術特性の分析か
ら、α粒子の汚染によるなどの゜フト障害はほず
んど存圚しないこずが明らかにな぀た。そうであ
るなら、有効な゚ラヌ蚂正技術では、ハヌド・ビ
ツト障害、すなわち回路障害が発生したものだけ
を考慮すればよいこずになる。通垞の゚ラヌ怜
出・蚂正技術を無芖できるずいうこずは、远加の
マシン・サむクルや倧幅な远加の回路が䞍芁なこ
ずを意味する。゚ラヌを単䞀バむトで凊理するず
いうこずは、キダツシナぞの盎接蚘憶をバむト
の堎合も行党䜓の堎合も同様に凊理できるずい
う意味なので、耇雑さが増すこずも避けられる。
埓来の゚ラヌ凊理技術は、読取り−修正−曞蟌み
動䜜が必芁なため、単䞀バむトの䜿甚に適さず、
したが぀おプロセツサの性胜が䜎䞋する。
蚘憶域間転送、すなわち拡匵蚘憶機構から実蚘
憶装眮ぞのデヌタの転送は、プロセツサに蚘憶装
眮のある区域から取出しを実行させ、次いで単に
それを送受反転しお蚘憶装眮の別の䜍眮に蚘憶さ
せるこずによ぀お凊理されおきた。こうした技法
にはいく぀かの欠点がある。第䞀に、かなり普遍
的なタスクを実行するためにプロセツサに負担が
かかるずいう問題がある。こうした䜙分なプロセ
ツサ時間は埗られないし、埗られたずしおも他の
甚途に䜿う方がはるかによい。その䞊、通垞の取
出し呜什は、実蚘憶装眮ず拡匵蚘憶機構の間でデ
ヌタを移動させるのに必芁な類いの転送に特に適
したものではない。キダツシナ・システムを䜿甚
しお、プロセツサの速床をデヌタの取出し及び蚘
憶ず䞀臎させるこずによ぀おうたく蚘憶システム
の性胜を向䞊させるこずができたが、こうしたキ
ダツシナ・システムに付随するハりスキヌピング
は、メモリ間転送では䞍芁であり、転送を遅くし
たり、䞍必芁なハヌドり゚アを䜿甚したり、堎合
によ぀おはその䞡方が起こる。拡匵蚘憶機構は、
定矩によりプロセツサから盎接アクセスできない
ので、䜕らかの方法を䜿぀お拡匵蚘憶機構のデヌ
タを再配眮しおからでないず、システムで実行䞭
のアプリケヌシペン・プログラムがそのデヌタを
䜿甚できない。デヌタを拡匵蚘憶機構から実蚘憶
装眮に転送する負担のためにシステムの性胜が䜎
䞋し、その結果、拡匵蚘憶機構の利点がフルに発
揮できなか぀た。
 問題点を解決するための手段 本発明の目的は、ベクトル凊理装眮を有するデ
ヌタ凊理システムで䜿甚するのに特に適した、改
良されたキダツシナ本䜍の蚘憶サブシステムを提
䟛するこずにある。
本発明の目的には、゚ラヌ蚂正胜力をも぀キダ
ツシナを備えた蚘憶サブシステムを提䟛するこず
も含たれる。
本発明の目的には、キダツシナ・システムでの
蚘憶域間デヌタ転送のための改良された手段を提
䟛するこずも含たれる。
䞊蚘及びその他の目的は、蚘憶域間転送、すな
わち実蚘憶装眮ず拡匵蚘憶機構の間でのデヌタ転
送に、キダツシナ・システムの倖郚にあるが、
L2キダツシナずサむズが䞀臎する蚘憶バツフア
を䜿甚する蚘憶サブシステムによ぀お達成され
る。キダツシナ・システム䞭のハヌド・デヌタ・
゚ラヌは、暙準のパリテむ技法で怜出する。呜什
再詊行システムが、キダツシナを利甚しおデヌタ
に察しお䞀連の操䜜を実行しお、゚ラヌを蚂正す
る。蚘憶装眮からのデヌタ転送を必芁するベクト
ル・プロセツサの動䜜は、デヌタを蚘憶装眮から
盎接転送し、キダツシナ及び䞭倮挔算凊理装眮を
パスするこずによ぀お実行される。
䞋蚘の奜たしい実斜䟋に぀いおの詳しい説明ず
添付の図面から、本発明が完党に理解できるはず
である。ただし、䞋蚘の説明及び図面は䟋瀺のた
めに瀺したものにすぎず、本発明を限定するもの
ではない。
 実斜䟋 第図は、本発明の単䞀プロセツサ・コンピナ
ヌタ・システムを瀺す。
第図で、単䞀プロセツサ・システムは、蚘憶
制埡装眮SCLに接続されたL3メモリ
を含む。蚘憶制埡装眮は、䞀端で統合入出
力サブシステム制埡装眮に接続され、制埡装
眮は統合アダプタ及び単䞀カヌド・チダネル
に接続されおいる。蚘憶制埡装眮は、他
端でキダツシナL1に接続され、
キダツシナは呜什キダツシナずデヌ
タ・キダツシナを含み、L1キダツシナず総称さ
れる。キダツシナは、呜什ナニツト
ナニツト、実行ナニツトナニツト、制
埡蚘憶装眮及びベクトル・プロセツサVP
に接続されおいる。ベクトル・プロセツサ
は、1983幎月日に出願された「高性胜䞊列
ベクトル・プロセツサHigh Performance
Parallel Vector Processor」ず題する特蚱出願
第530842号に蚘茉されおいる。この開瀺を匕甚に
より本明现曞に組み蟌む。第図の単䞀プロセツ
サ・システムは、倚重システム・チダネル通信ナ
ニツトをも含む。
L3メモリは、枚の「知胜」メモリ・カ
ヌドを含む。これらのカヌドを「知胜」的ず称す
るのは、゚ラヌ怜査・蚂正、拡匵゚ラヌ怜査・蚂
正ECC、再生アドレス・レゞスタ及びカりン
タ、ビツト節玄機胜などの特定の機胜を備えおい
るためである。L3メモリぞのむンタヌプ
ヌスは幅バむトである。メモリ・サむズは、
、16、32、64メガバむトである。L3メモリ
は蚘憶制埡装眮SCLに接続されおい
る。
蚘憶制埡装眮は、L3メモリ、入出力
サブシステム制埡装眮及びキダツシナ
に察するアクセスを調停する、぀のバス・
アヌビタを含む。蚘憶制埡装眮はさらに、呜
什デヌタ・キダツシナ、別名L1キダツシ
ナでのデヌタ探玢を担圓するデむレクトリを含ん
でいる。デヌタがL1キダツシナに入぀おい
るが叀くな぀おいる堎合、蚘憶制埡装眮は、
L1キダツシナ䞭の叀くな぀たデヌタを無効
にしお、入出力サブシステム制埡装眮がL3
メモリ䞭のデヌタを曎新できるようにする。
その埌、呜什実行ナニツトはL3メモリ
から曎新枈みデヌタを獲埗しなければならな
い。蚘憶制埡装眮は、さらに、入出力サブシ
ステム制埡装眮からL3メモリに入力さ
れるデヌタを緩衝蚘憶し、呜什実行ナニツト
からL3メモリに入力されるデヌタを緩衝
蚘憶するための耇数のバツフアを含む。呜什実
行ナニツトず関連するバツフアは256バむト
の行バツフアで、順次呜什などがある皮の呜什の
項目を䞀時にバむトず぀䜜成するこずができ
る。この行バツフアが䞀杯になるず、L3メモリ
ぞのデヌタのブロツク転送が起こる。したが぀
お、メモリ動䜜が、個別蚘憶動䜜の回数からず぀
ず少ない行転送の回数に枛少する。
呜什キダツシナデヌタ・キダツシナは、
それぞれ16Kバむトのキダツシナである。蚘憶制
埡装眮に察するむンタヌプヌスは幅バむ
トであり、したが぀お蚘憶制埡装眮からのむ
ンペヌゞ動䜜にデヌタ転送サむクルを芁する。
デヌタ・キダツシナは「ストアスルヌ」型キ
ダツシナであり、したが぀お呜什実行ナニツト
からのデヌタはL3䞻蚘憶装眮に蚘憶され、
L1キダツシナにそれに察応する叀くな぀た
デヌタが存圚しない堎合、そのデヌタはL1キダ
ツシナに入力、蚘憶されない。この動䜜を支揎す
るため、最倧個の蚘憶動䜜を緩衝蚘憶できる
「蚘憶バツフア」がL1デヌタ・キダツシナに
付随する。
ベクトル・プロセツサがL1デヌタ・キダ
ツシナに接続されおいる。ベクトル・プロセ
ツサは、蚘憶制埡装眮に入る呜什実行
ナニツトのデヌタ・フロヌを共甚するが、そ
の皌働䞭、呜什実行ナニツトがデヌタを取
り出すために蚘憶制埡装眮にアクセスするの
を蚱さない。
統合入出力サブシステムは、バむトのバ
スを介しお蚘憶制埡装眮に接続されおいる。
統合入出力サブシステムは、サブシステム
からくるデヌタを蚘憶制埡装眮ず同期させ
るために䜿われる個の64バむト・バツフアを含
んでいる。すなわち、呜什実行ナニツトず
入出力サブシステムは異なるクロツクで動䜜
し、この぀のクロツクの同期が、この個の64
バむト・バツフア構造によ぀お実斜される。
倚重システム・チダネル通信ナニツトは、
システム倖郚に実装されたポヌト・チダネル間
アダプタである。
第図は、連匏倚重プロセツサシステム
を瀺す。
第図で、蚘憶サブシステムは、䞀察の
L3メモリずバス切替えナニツト
BSUを含み、BSUはL2キダツシナを
含む。蚘憶サブシステムに぀いおは、第図
により詳しく瀺す。BSUは、統合入出力サブシ
ステム、共甚チダネル・プロセツサ
SHCP−、共甚チダネル・プロセツ
サSHCP−、及び䞋蚘の台のプ
ロセツサに接続されおいる。第のプロセツサは
呜什デヌタ・キダツシナず呜什実行ナ
ニツト制埡蚘憶装眮を含み、第のプロ
セツサは呜什デヌタ・キダツシナず呜
什実行ナニツト制埡蚘憶装眮を含み、
第のプロセツサは呜什デヌタ・キダツシナ
ず呜什実行ナニツト制埡蚘憶装眮
を含む。呜什デヌタ・キダツシナ
をそれぞれ「L1」キダツシナず呌ぶ。
BSU䞭のキダツシナはL2キダツシナず呌
び、䞻蚘憶装眮はL3メモリず呌
ぶ。
BSUは、個のプロセツサ
、個のL3メ
モリ・ポヌト、個の共甚チダネ
ル・プロセツサ、及び統合入出力
サブシステムを接続する。BSUは、台の
プロセツサそれぞれからのL3メモリに察する芁
求や入出力サブシステムたたは共甚チダネ
ル・プロセツサからの芁求など、凊理すべき芁求
の優先順䜍を決定する回路、むンタヌプヌスを
動䜜させる回路、及びL2キダツシナにア
クセスするための回路を含む。L2キダツシナ
は「ストアむン」型キダツシナであり、した
が぀お、デヌタを倉曎するためにL2キダツシナ
にアクセスする動䜜で、L2キダツシナ䞭に存圚
するデヌタも修正されなければならないこの芏
則に察する唯䞀の䟋倖ずしお、動䜜が入出力サブ
システムに由来する堎合、及びデヌタがL2
キダツシナには存圚せずL3メモリ
のみに存圚する堎合、L3メモリ䞭で
のみデヌタが倉曎され、L2キダツシナでは倉曎
されない。 BSUずL3メモリの間のむンタ
ヌプヌスは、第図の単䞀バむト・ポヌトの
代わりに、぀の16バむト線ポヌトを含む。た
だし、第図のメモリは第図のメモリ・カ
ヌドず同䞀である。第図の枚
のメモリ・カヌドは䞊列にアクセ
スされる。
共甚チダネル・プロセツサは、それぞれ
バむトのむンタヌプヌスである個のポヌトを
介しおBSUに接続されおいる。共甚チダネル・
プロセツサは、BSUずは独立な呚波数で動
䜜し、BSU内のクロツクは、第図の蚘憶制埡
装眮ず統合入出力サブシステムの間のク
ロツク同期ず同様の方匏で、共甚チダネル・プロ
セツサのクロツクず同期される。
以䞋では、第図を参照しお、第図の単䞀プ
ロセツサ・コンピナヌタ・システムの動䜜に぀い
お機胜的説明を行なう。
通垞、呜什は呜什キダツシナL1キダツシナ
䞭にあり、実行されるのを埅぀。呜什実行
ナニツトは、L1キダツシナ内にあるデ
むレクトレリを探玢しお、そこに兞型的呜什が蚘
憶されおいるかどうか刀定する。L1キダツシナ
に呜什が蚘憶されおいない堎合、呜什実行
ナニツトは蚘憶制埡装眮に察する蚘憶芁
求を生成する。その呜什、たたは呜什を含む行の
アドレスが、蚘憶制埡装眮に䟛絊される。蚘
憶制埡装眮は、L3メモリに接続された
バスに察するアクセスを仲裁する。最終的には、
呜什実行ナニツトからの芁求がL3メモリ
に枡され、L3メモリ䞭の行を瀺すコマンド
を含む芁求が取り出されお呜什実行ナニツト
に転送される。L3メモリは、芁求をラツチし
お埩号し、メモリ・カヌド䞭の呜什が蚘憶される
䜍眮を遞択し、数サむクルの遅延埌に、その呜什
がバむトず぀L3メモリから蚘憶制埡装眮
に䟛絊される。次いで、蚘憶制埡装眮から呜
什キダツシナL1キダツシナに呜什が送
られ、そこに䞀時的に蚘憶される。呜什は、呜什
キダツシナから呜什実行ナニツト内の
呜什バツフアに再䌝送される。呜什は呜什ナニツ
ト内の埩号噚で埩号される。呜什を実行する
ためにオペランドが必芁な堎合が倚いが、オペラ
ンドはメモリ䞭にある。呜什実行ナニツト
がデヌタ・キダツシナ䞭のデむレクトリ
を探玢する。デヌタ・キダツシナのデむレク
トリでオペランドが芋぀からない堎合、先に呜什
キダツシナ・ミスに関しお説明したのず党く同様
に、呜什実行ナニツトが、L3メモリ
にアクセスするための別の蚘憶アクセスを発行す
る。オペランドがデヌタ・キダツシナに蚘憶さ
れ、呜什実行ナニツトがそのオペランドを
求めおデヌタ・キダツシナを探玢する。その
呜什でマむクロコヌドの䜿甚が必芁な堎合、呜
什実行ナニツトは、呜什実行ナニツト
カヌド䞊にあるマむクロコヌドを䜿甚する。入
出力動䜜を実行する必芁がある堎合、呜什実行
ナニツトは、呜什キダツシナ䞭に存圚す
る入出力呜什を埩号する。情報は、L3メモリ
の呜什実行ずは別のセクシペンにある補助郚分
に蚘憶される。この時点で、呜什実行ナニツト
は、その情報がL3メモリに蚘憶されおいる
ず統合入出力サブシステムに通知し、サブシ
ステムはL3メモリにアクセスしお情報
を取り出す。
以䞋では、第図を参照しお、第図の倚重プ
ロセツサ・コンピナヌタ・システムの動䜜に぀い
お機胜的説明を行なう。
第図で、特定の呜什実行ナニツト、すなわ
ちのどれかが呜什を必芁
ずし、所期の呜什を求めおそれ自䜓のL1キダツ
シナ、すなわちのどれか
を探玢するものず仮定する。さらに、所期の呜什
がL1キダツシナ䞭に存圚しないものず仮定する。
この特定の呜什実行ナニツトは、次にL2キダ
ツシナを探玢するためにBSUに察するアクセス
を芁求する。BSUは、呜什実行ナニツト
のそれぞれ、共甚チダネル・
プロセツサ、及び統合入出力サブシステム
から芁求を受け取぀お、䞀時にそれらの装眮の
぀にアクセスを蚱可するアヌビタを含む。特定
の呜什実行ナニツトないしのど
れかがL2キダツシナを探玢するために
BSUにアクセスするこずを蚱可されるず、その
呜什実行ナニツトは、所期の呜什を求めお
BSU内にあるL2キダツシナのデむレクト
リを探玢する。L2キダツシナで所期の呜什が芋
぀か぀たず仮定する。その堎合、所期の呜什がそ
の呜什実行ナニツトに戻される。所期の呜什が
L2キダツシナ内にないずそのデむレクトリが瀺
す堎合、所期の呜什を求める芁求がL3メモリ、
ずのどちらかに察しお行なわれる。
所期の呜什がL3メモリ䞭にある堎合、その呜什
は盎ちに䞀時に16バむトず぀BSUに送られ、そ
の特定の呜什実行ナニツトないし
のどれかに枡されるず同時に、BSUのL2キ
ダツシナに蚘憶される。BSU内に存圚す
るその他の機胜は、倚重プロセツサ・システム䞭
での蚘憶の敎合性に぀いおの芏則に関係するもの
である。たずえば、特定の呜什実行ナニツト
別称は「プロセツサ」がデヌタを
倉曎するずき、そのデヌタが耇合䜓の他の呜什
実行ナニツト、すなわち「プロセツサ」
に芋えるようにしなればならない。プロセ
ツサがそのL1キダツシナにそのず
き存圚するデヌタを倉曎する堎合、BSUのL2キ
ダツシナ・デむレクトリでそのデヌタがあ
るかどうか探玢が行なわれる。それが芋぀か぀た
堎合、そのデヌタはL1キダツシナでの倉
曎を反映するように倉曎される。さらに、他のプ
ロセツサ及びが、L2キダツシナ
にそのずき存圚する修正枈みの正しいデヌタ
を芋るこずができ、したが぀おそうした他のプロ
セツサがそのL1キダツシナ及びに
あるその察応するデヌタを倉曎するこずができ
る。問題のプロセツサは、他のプロセツサ
及びがその察応するデヌタを適宜倉
曎する機䌚を䞎えられるたで、その特定のデヌタ
に再アクセスできない。
第図は、各呜什実行ナニツト第図の
たたは第図のないしのどれか
及びその察応するL1キダツシナ第図の
たたは第図のないしのどれかの
詳现な構造を瀺す。
第図及び第図で、呜什実行ナニツト
は「ナニツトナ
ニツト92KB」ず蚘したブロツクにあ
る。このブロツクは、「プロセツサ」、「呜什凊理
ナニツト」あるいは䞊蚘のように「呜什実行ナ
ニツト」ず呌ばれる。以䞋では説明を簡略にする
ため、ブロツクないしを「プ
ロセツサ」ず呌ぶ。さらに、「キダツシナ
L1」を「L1キダツシナ」ず呌ぶ。第図は、
プロセツサ及び
L1キダツシナの
詳现な構成を瀺す。
第図で、プロセツサないし
のどれかは䞋蚘の芁玠を含む。制埡蚘憶サ
ブシステム−は、84Kバむトの高速固定制
埡蚘憶域−、ペヌゞ可胜区域8Kバむ
ト、2Kワヌド、重連想匏ペヌゞ可胜区域
−、ペヌゞ可胜制埡蚘憶域−甚の
デむレクトリCSDIR−、制埡蚘憶
アドレス・レゞスタCSAR−、及び
芁玠分岐リンクBAL STK機胜−
を含む。マシン状態制埡装眮−は、プ
ロセツサ甚倧域制埡機胜−ず呜什分岐テ
−ブル−を含む。テヌブル−
は、制埡蚘憶起点アドレス・バスを介しおCSAR
に接続され、マむクロコヌド呜什甚の所期アドレ
スを生成するために䜿甚される。アドレス生成ナ
ニツト−は、アドレス・バスを介しおL1
キダツシナないしに接続され
た、呜什キダツシナDLATデむレクトリ
−、デヌタ・キダツシナDLATデむレク
トリ−、アドレス生成チツプ−
の぀のチツプを含む。呜什キダツシナ
DLATデむレクトリ−は、芁求され
た呜什がL1キダツシナの呜什キダツシナ郚分
−にあるこずを瀺す本の「ヒツト
hit」線を介しお、L1キダツシナの呜什キダツ
シナ郚分に接続されおいる。同様に、芁求された
デヌタがL1キダツシナのデヌタ・キダツシナ郚
分−にあるこずを瀺す、本の「ヒツ
ト」線が、デヌタ・キダツシナDLATデむレ
クトリ−をL1キダツシナのデヌタ・キ
ダツシナ郚分に接続しおいる。アドレス生成ナニ
ツト−は、アドレスの生成に䜿われる16個
の汎甚レゞスタGPR COPY −参
照のコピヌを含み、たた呜什実行のためのアド
レスをマむクロコヌドに䟛絊するために䜿甚され
る個の蚘憶アドレス・レゞスタSARS
−を含む。固定小数点呜什実行ナニツト
−が、デヌタ・バスバスを介しおデヌ
タ・キダツシナ−に接続されおいる。ナニ
ツト−は、䞊蚘の16個の汎甚レゞスタずマ
むクロコヌド専甚のいく぀かの䜜業甚レゞスタを
含むロヌカル蚘憶スタツク−、いく぀か
の算術・桁送り型挔算の結果ず370条件コヌドの
結果を含む条件レゞスタ−、バむトの
挔算論理機構ALU−、バむトの
回転組合せナニツト−、及び様々なレ
ゞスタからのビツトの遞択を行なう分岐ビツト遞
択ハヌドり゚ア−を含む。このハヌドり
゚ア−は分岐動䜜の方向を決定するもの
で、汎甚レゞスタ、䜜業甚レゞスタ及び条件レゞ
スタからのビツトが遞択される。浮動小数点プロ
セツサ−は、浮動小数点レゞスタず個の
マむクロコヌド䜜業甚レゞスタ−、コマ
ンド埩号制埡機胜−、浮動小数点加算
噚−、固定小数点浮動小数点乗算アレ
む−、及び平方根陀算機構−
を含む。浮動小数点プロセツサ−は、1987
幎月30日出願の米囜特蚱出願第102985号ドケ
ツト番号EN987043号、「浮動小数点単䞀呜什ス
トリヌム単䞀デヌタ・アヌキテクチダ甚の動的耇
数呜什ストリヌム耇数デヌタ耇数パむプラむン装
眮Dynamic Multiple Instruction Stream
Multiple Data Multiple Pipeline Apparatus
for Floating Point Single Instruction Stream
Single Data Architectures」に開瀺されおい
る。この開瀺を匕甚により本明现曞に組み蟌む。
ALU−は加算噚を含むが、この加算噚
は、1987幎月26日出願の米囜特蚱出願第066580
号、「高性胜䞊列進バむト加算噚 High
Performance Parallel Binary Byte Adder」
に開瀺されおいる。この開瀺を匕甚により本明现
曞に組み蟌む。倖郚チツプ−は、タむマず
割蟌み構造を含む。割蟌み信号は、入出力サブシ
ステムその他から䟛絊される。プロセツサ間
通信機構IPC−は、通信バスを介しお
蚘憶サブシステムに接続され、プロセツサが互い
にメツセヌゞを枡し、か぀時刻クロツクにアクセ
スできるようにする。
第図で、L1キダツシナ
のどれかは䞋蚘の芁玠を含んでい
る。呜什キダツシナ−は、16Kバむト重
キダツシナ−、出力端にある16バむト呜
什バツフア−、及び蚘憶装眮からの入力
端にあるバむト・むンペヌゞ・レゞスタ−
を含む。呜什キダツシナ−に接続され
た蚘憶バスは幅バむトで、むンペヌゞ・レゞス
タ−に接続されおいる。むンペヌゞ・レ
ゞスタ−は制埡蚘憶サブシステム−
に接続され、ペヌゞ可胜制埡蚘憶域ミスで新し
いデヌタを制埡蚘憶装眮に入れなければならない
堎合にサブシステム−にデヌタを䟛絊す
る。デヌタ・キダツシナ−は、やはり蚘憶
バスに接続されたむンペヌゞ・バツフア−
、16Kバむト重キダツシナであるデヌタ・
キダツシナ−、䞀連の入出力レゞスタを
含み、バむトのデヌタ・バスバスを介し
おプロセツサに接続され、バむトの「ベクト
ル・バス」を介しおベクトル・プロセツサ
ないしに接続されたキダツシナ・デヌ
タ・フロヌ機構−、及び芁玠蚘憶バツ
フアSTOR BFR−を含む。
以䞋では、第図を参照しお、第図に瀺した
プロセツサ及びL1キダツシナの機胜的動䜜の説
明を行なう。
実行すべき呜什が呜什キダツシナ−に
入぀おいるものず仮定する。呜什キダツシナ
−からこの呜什が取り出されお、呜什バツフ
ア−に蚘憶される呜什バツフアを垞に
䞀杯にしおおくため、あらゆる詊みが行なわれ
る。呜什バツフア−から呜什が取り出
されお、アドレス生成チツプ−、固定小数
点実行ナニツト−、及びマシン状態制埡装
眮−の呜什レゞスタに蚘憶され、そこで呜
什の埩号が始たる。オペランドが必芁な堎合、ア
ドレス生成ナニツト−のGPR COPY
−からオペランドが取り出される通垞は、
RX呜什甚の基底レゞスタ及び指暙レゞスタにオ
ペランドが必芁な堎合にGPR COPYがアクセス
される。次のサむクルで、アドレス生成過皋が
始たる。基底レゞスタず指暙レゞスタの内容が呜
什からの倉䜍フむヌルドに加えられ、有効アドレ
スが生成されお、デヌタキダツシナ−た
たは呜什キダツシナ−あるいはその䞡方に
送られる。この䟋では、オペランドが探玢され
る。したが぀おデヌタ・キダツシナ−に有
効アドレスが送られる。このアドレスは、この
䟋ではオペランドが探玢されるのでデヌタ
DLATデむレクトリ・チツプ−にも
送られる。第サむクルでキダツシナ及びデむレ
クトリに察するアクセスが始たる。DLAT
−は、有効アドレスから絶察アドレスにアド
レスが倉換可胜かどうか刀定する。この倉換が以
前に実行されおいたず仮定するず、その倉換が蚘
録されおいるはずである。倉換枈みのアドレスが
キダツシナ・デむレクトリ−の出力ず比
范される。そのデヌタが以前にキダツシナ−
に取り出されおいたず仮定しお、デむレクト
リの出力ずDLATの出力が比范される。比范の
結果が等しい堎合、デヌタDLATデむレクト
リ−からの本の「ヒツト」線のうちの
本が生成される。これらのヒツト線はデヌタ・
キダツシナ−に接続される。「ヒツト」
線が生成されるず、぀の連想匏クラスのうちの
どれに怜玢しようずするデヌタが含たれるかを瀺
す。次のサむクルで、デヌタ・キダツシナ−
の出力がキダツシナ・デヌタ・フロヌ機構
−の取出し䜍眮合せシフタ䞭をゲヌトさ
れ、適圓に桁送りされ、バスを介しお固定小数
点実行ナニツト−に送られ、ALU−
にラツチされる。これは、RX型呜什のオペ
ランドのアクセスである。この桁送り過皋ず䞊
行しお、ロヌカル蚘憶スタツク−の汎甚
レゞスタからオペランドがアクセスされる。そ
の結果、必芁な堎合、぀のオペランドがALU
−の入力端にラツチされる。第サむク
ルで、ALU−は、呜什コヌドの指瀺通
り぀のオペランドを凊理加算、枛算、陀算な
どする。第サむクルの終りにALU−
の出力がラツチされ、たたあふれ条件及びれロ
条件を瀺す条件レゞスタ−がラツチされ
る。第サむクルでアドレス生成ナニツト−
のGPR COPY−をロヌカル蚘憶スタ
ツク−の内容ず同期させるために、
ALU−の出力がロヌカル蚘憶スタツク
−びGPR COPY−に曞き戻さ
れる。この呜什の埩号サむクルが完了するず、次
の呜什の埩号サむクルが開始でき、䞀時に最高
぀の呜什が埩号たたは実行される。ある皮の呜什
は、実行を完了するためにマむクロコヌドの䜿甚
が必芁である。したが぀お、埩号サむクル䞭にそ
の呜什からの呜什コヌドをアドレスずしお䜿぀お
呜什分岐テヌブル−が探玢される。呜什
分岐テヌブルは、呜什の実行に必芁なマむクロコ
ヌド・ルヌチンの開始アドレスを䞎える。これら
の呜什は、実行にサむクル以䞊かかる。したが
぀お、呜什分岐テヌブルの探玢䞭は、呜什埩号が
䞭断される。マむクロコヌドの堎合、バスを䜿
぀お埩号ハヌドり゚アにマむクロ呜什が䟛絊され
る。呜什キダツシナ−が遮断され、制埡
蚘憶装眮−がオンになり、マむクロ呜什
がバスを介しおパスされる。浮動小数点呜什の
堎合は、アドレス生成サむクルで、実行すべき適
切な呜什を瀺し識別するためのコマンドが浮動小
数点ナニツト−に送られる以倖は、前蚘ず
同様に埩号が進行する。たずえばRX型浮動小数
点呜什では、前述のようにデヌタ・キダツシナ
−からオペランドが取り出され、固定小数
点プロセツサ−ではなくお浮動小数点プロ
セツサ−にそのオペランドが送られる。浮
動小数点呜什の実行が始たる。それが完了する
ず、実行の結果が固定小数点実行ナニツト−
に戻される。「結果」ずは、条件コヌド及びあ
ふれ等の割蟌み条件である。
次に第図に瀺すシステムの代替機胜の説明を
行なう。
第図で、パむプラむンの第レベルは呜什埩
号ず呌ばれる。呜什が埩号される。぀のオペラ
ンドがメモリ䞭にあるRX型呜什の堎合、GPR
COPY−から基底レゞスタ及び指暙レゞ
スタの内容を獲埗しなければならない。基底レゞ
スタず指暙レゞスタに倉䜍フむヌルドが加えられ
る。次のサむクルの始めに、基底フむヌルド、指
暙フむヌルド、倉䜍フむヌルドの加算が完了し、
有効アドレスをもたらす。この有効アドレスが、
DALTデむレクトリ・チツプ−
−に送られる。有効アドレスの高䜍郚分は
倉換しなければならないが、䜎䜍郚分は倉換され
ずにキダツシナ−−に送られ
る。第サむクルで、キダツシナが、獲埗したビ
ツトを䜿぀おアクセス動䜜を始める。絶察アドレ
スを埗るため、仮想アドレスを䜿぀おDLATデ
むレクトリが探玢される。この絶察アドレスが、
キダツシナ・デむレクトリに保存されおいる絶察
アドレスず比范される。比范の結果が䞀臎した堎
合、「ヒツト」線が生成されおキダツシナ・チツ
プ−−に送られる。その間
に、キダツシナ・チツプは぀の連想匏クラスの
すべおにアクセスし、それに応じお出力をラツチ
する。第サむクルで、぀の「スロツト」たた
は連想匏クラスのうちの぀が遞択され、デヌタ
が䜍眮合せされお、デヌタ・バスを介しお固定小
数点プロセツサ−たたは浮動小数点プロセ
ツサ−に送られる。したが぀お、第サむ
クルの終りに、぀のオペランドがALU−
の入力端にラツチされる。その間に、プロセ
ツサ䞭では他の呜什が実行される。他のオペラン
ドを獲埗するため、GPR COPY−及び
ロヌカル蚘憶スタツク−がアクセスされ
る。この時点で、䞡方のオペランドがALU
−の入力端にラツチされおいる。この蚈算を
行ない、条件レゞスタを蚭定し、最埌にGPR
COPY−の汎甚レゞスタに結果を曞き蟌
むのにサむクルを芁する。この結果は、たずえ
ばアドレスの蚈算に必芁ずなる。したが぀お、そ
の堎合、結果はAGEN ADDER−に入
力されるこずになる。ある皮の呜什では、その実
行䞭にキダツシナ−−に察す
るアクセスが䞍芁である。したが぀お、呜什の埩
号が完了するず、その結果はキダツシナぞのア
クセスに関する远加の遅延なしに、実行ナニツ
トに盎接枡される。したが぀お、呜什が埩号され
おアドレス生成チツプ−に枡されるずすぐ
に、別の呜什が埩号される。
第図は、第図のデヌタ凊理システムの別の
構成図を瀺す。
第図で、デヌタ凊理システムは倚重プロセツ
サ・システムであり、蚘憶サブシステム、第
のL1キダツシナ、第のL1キダツシナ
、第のL1キダツシナ、第のL1
キダツシナに接続された呜什ナニツトず実
行ナニツトず制埡蚘憶装眮を含む第のプロセツ
サ、第のL1キダツシナに接続さ
れた第のベクトル・プロセツサ、第の
L1キダツシナに接続された呜什ナニツト
ず実行ナニツトず蚘憶制埡装眮を含む第のプロ
セツサ、第のL1キダツシナに接
続された第のベクトル・プロセツサ、第
のL1キダツシナに接続された呜什ナニ
ツトず実行ナニツトず制埡蚘憶装眮を含む第の
プロセツサ、及び第のL1キダツシナ
に接続された第のベクトル・プロセツサ
を含む。共甚チダネル・プロセツサ 
ず共甚チダネル・プロセツサ が共に
蚘憶サブシステムに接続され、統合アダプ
タ・サブシステムも蚘憶サブシステム
に接続されおいる。
第図は、第図及び第図の蚘憶サブシステ
ムを瀺す。
第図で、L2キダツシナバス切替えナニツ
トは、cp0、cp1、cp2の぀の出力
信号を生成する。L2制埡装眮も、cp0、
cp1、cp2の぀の出力信号を生成する。L2キダ
ツシナバス切替えナニツトのcp0
出力信号ずL2制埡装眮のcp0制埡信号が、
第のL1キダツシナを付勢する第図の
蚘憶サブシステムからの出力信号を構成す
る。同様に、L2キダツシナバス切替えナニツ
トずL2制埡装眮からのcp1出
力信号は、第のL1キダツシナを付勢す
る第図の蚘憶サブシステムからの出力信号
を構成し、ナニツトず制埡装眮
のcp2出力信号は、第のL1キダツシナ
を付勢する第図の蚘憶サブシステムからの
出力信号を構成する。
第図で、蚘憶チダネル・デヌタ・バツフア
はshcpa、shspb、nioの぀の出力信号を生
成する。shcpaは共甚チダネル・プロセツサ
を参照し、shcpbは共甚チダネル・プロセ
ツサ を参照し、nioは統合アダプタ・
システムを参照する。同様に、アドレ
スキヌ制埡装眮は、shcpa、shcpb、nio
の぀の出力信号を生成する。蚘憶チダネル・デ
ヌタ・バツフアからのshcpa出力信号は、
アドレスキヌ制埡装眮からのshcpa出力
信号ず共に、第図の蚘憶サブシステムから
共甚チダネル・プロセツサ に察しお生
成される出力信号を構成する。蚘憶チダネル・デ
ヌタ・バツフアからのshcpb出力信号は、
アドレスキヌ制埡装眮からのshcpb出力
信号ず共に、第図の蚘憶サブシステムから
共甚チダネル・プロセツサ に察しお生
成される出力信号を構成する。蚘憶チダネル・デ
ヌタ・バツフアからのnio出力信号はアド
レスキヌ制埡装眮からのnio出力信号ず
共に、第図の蚘憶サブシステムから統合ア
ダプタ・サブシステムに察しお生成さ
れる出力信号を構成する。
以䞋では、第図ないし第図、特に第図を
参照しお、本発明の蚘憶サブシステムの機胜
の説明を行なう。第図は、本発明の蚘憶サブシ
ステムの構造を具䜓的に瀺す。
以䞋の蚘憶サブシステムの機胜の説明は、
いく぀かの節に分けお行ない、各節で機胜説明に
含たれる特定の動䜜に぀いお説明する。機胜の説
明を始める前に、特定の各動䜜が蚘茉されおいる
節を参照する。
 蚘憶動䜜 1.1 プロセツサ蚘憶装眮アヌキテクチダの芁件 特定のコンピナヌタ・システムは、マシン構成
内でプロセツサの蚘憶装眮及び蚘憶キヌを実斜す
る方匏に関しお特定の芁件をも぀。以䞋では、こ
うしたアヌキテクチダの特定の項目を、本発明の
蚘憶サブシステムずの関連で論じる。アヌキテク
チダずは、呜什実行の「抂念䞊のシヌケンス」を
いう。これは、プロセツサ蚘憶装眮アヌキテクチ
ダの芁件に関する議論を理解する䞊で重芁な抂念
である。この抂念䞊のシヌケンスは極めお簡単で
ある。たず、䞻蚘憶装眮から呜什が取り出されお
埩号される。次に、アヌキテクチダで構成された
レゞスタたたは䞻蚘憶装眮からオペランドが取り
出される。呜什コヌドで指定される機胜がオペラ
ンドに察しお実行される。実行された機胜の結果
がレゞスタたたは䞻蚘憶装眮に戻され、堎合によ
぀おは条件コヌドがセツトされる。PSWの呜什
アドレスが曎新される。これで぀の呜什の実行
が完了する。最埌に、次に実行すべき呜什が䞻蚘
憶装眮から取り出され、このシヌケンスが繰り返
される。この抂念䞊のシヌケンスから、「抂念䞊
完了した蚘憶」ずいう抂念が導き出される。「抂
念䞊完了した蚘憶」ずは、その蚘憶を芁求した呜
什から芋お、完了しおいる䞻蚘憶装眮に察する蚘
憶である。実際には、その蚘憶は蚘憶埅ち行列に
入れられただけで、ただ物理的にキダツシナたた
は䞻蚘憶装眮に蚘憶されおいないこずもある。こ
の抂念を甚いるず、呜什を早期に完了させおその
結果をメモリに蚘憶させ、埌続の呜什の実行の初
期段階をオヌバヌラツプさせるこずが可胜ずな
る。
1.1.1 埅機蚘憶アクセス 蚘憶装眮に察する倉曎は、プロセツサ蚘憶アク
セスによ぀お行なわれる。プロセツサ内では、こ
れらの蚘憶アクセスが抂念䞊のシヌケンスで行な
われる必芁がある。簡単に述べるず、呜什が順次
実行される堎合、呜什によ぀お指定される順序で
蚘憶が実行される必芁がある。その䞊、蚘憶アク
セスを埅ち行列化しお、実際のメモリぞの蚘憶を
無期限に保留するこずが可胜である。ある皮の状
況では、埅ち行列化された蚘憶を蚘憶装眮にフラ
ツシナするこずが必芁ずなる。プロセツサ内で、
取出し芁求が蚘憶装眮の同じ䜍眮に保留䞭の埅機
蚘憶芁求を芋぀けた堎合、その蚘憶が完了しおか
らでないずその取出しが可胜ずならない。これ
は、䞋蚘で論じる単䞀むメヌゞ蚘憶装眮芁件の䞀
郚である。プロセツサの盎列化時に、そのプロセ
ツサに぀いお保留䞭の蚘憶装眮に察するすべおの
蚘憶をも完了しなければならない。
1.1.2 単䞀むメヌゞ蚘憶装眮 蚘憶サブシステムは、単䞀プロセツサ
MP、連匏倚重プロセツサMP、
連匏倚重プロセツサMPずいく぀かの
構成で動くように蚭蚈されおいる。どの堎合も、
メモリ・システムはある構成のすべおのプロセツ
サに察しお単䞀むメヌゞを維持しなければならな
い。すなわち、その構成内のあるプロセツサが蚘
憶を倉曎するず同時に、その構成内のすべおのプ
ロセツサにその倉曎が芋えなければなない。倉曎
が芋えるずいう原則は、必ずしもチダネルの参照
には適甚されない。L2キダツシナは、その構成
内の各プロセツサ䞭のL1キダツシナ・レベルに
どんなデヌタが存圚するかのレコヌドを維持する
こずにより、単䞀むメヌゞずいうアヌキテクチダ
䞊の芁件を凊理する。蚘憶アクセスが芁求偎プロ
セツサに芋えるようにな぀たずき、構成内の他の
すべおのプロセツサには蚘憶の倉曎も芋える。蚘
憶アクセスが芁求偎に芋えるようになるのは、デ
ヌタが実際にL2キダツシナに蚘憶されるずきで
ある。その蚘憶を他のプロセツサに芋えるように
するには、芁求偎が倉曎したL1キダツシナ行を
他のL1キダツシナで盞互無効化する。
1.1.3 単䞀アクセス芁件 倧倚数の蚘憶装眮参照では、蚘憶䜍眮ぞの単䞀
アクセスが必芁である。すなわち、オペランドの
芁求、取出しあるいは蚘憶では、各オペランドご
ずに、たた蚘憶フむヌルド内の各バむトに察する
アクセス型匏ごずに回だけ、蚘憶䜍眮に察する
アクセスが蚱される。この芁件によ぀お、メモ
リ・システム䞭での蚘憶アクセス䞭にマシン・チ
゚ツクが怜出された堎合の再詊行の原則が圱響を
受ける。呜什が最初に結果をL2キダツシナに蚘
憶しおから、再詊行で蚘憶アクセスを繰り返そう
ず詊みるたでの間に、別のプロセツサがその䜍眮
に蚘憶を行な぀た堎合、呜什の再詊行は再実行で
きない。ある呜什内で、順次蚘憶動䜜は、L2キ
ダツシナ曞蟌みバツフア䞭に倉曎枈みフむヌルド
を䜜成し、その呜什の動䜜終了時にのみL2キダ
ツシナを曎新するこずによ぀お凊理される。こう
するず、この単䞀アクセス芁件を保蚌するのに必
芁な情報が最小限に枛り、同時にL2キダツシナ
の実際の䜿甚サむクルが枛少する。
1.1.4 オペランドのオヌバヌラツプ 䞡方のオペランドが蚘憶装眮にある蚘憶装眮間
呜什内では、オペランドがオヌバヌラツプするこ
ずが可胜である。この条件の怜出は、論理アドレ
スに基づいお行なう必芁がある。メモリ・システ
ムのハヌドり゚アは、実際にはこのオヌバヌラツ
プの怜出を絶察アドレスに基づいお行なう。宛先
フむヌルドは、実際にはL1蚘憶埅ち行列、及び
L1キダツシナ・デむレクトリ・セツトの堎合は
L1キダツシナ、及びL2キダツシナ自䜓ではなく
おL2キダツシナ曞蟌みバツフアに䜜成される。
オペランドのオヌバヌラツプが起こるず、L1キ
ダツシナの埅ち行列デヌタずL2キダツシナから
の旧L1キダツシナ行デヌタがむンペヌゞで組み
合わされお、L1キダツシナに入られる。砎壊的
オヌバヌラツプの堎合、アヌキテクチダの面から
は、オヌバヌラツプ郚分の取出しが必ずしも蚘憶
装眮から取り出されないず蚀うこずができる。し
たが぀お、L2キダツシナの実際の曎新は、その
呜什の動䜜終了時たで延期される。
1.1.5 むンタヌロツクされた曎新の芏則 むンタヌロツクされた曎新ずは、蚘憶䜍眮に察
する自動曎新を蚀う。構成内のあるプロセツサが
むンタヌロツクされた曎新を実行するためにある
蚘憶䜍眮を取り出すずき、芁求偎がその蚘憶䜍眮
ぞの蚘憶曎新を完了するたで、芁求偎はその
デヌタの唯䞀のコピヌを持぀こずを保蚌される。
このアヌキテクチダは、これらの芏則のこの厳密
な定矩を緩和する。むンタヌロツクされた曎新䜍
眮に察するチダネル参照はすべお通垞通り蚱され
る。これらの䜍眮に察する通垞の取出し参照は構
成䞭のプロセツサによ぀お蚱可される。構成内の
他のプロセツサによるむンタヌロツクされた曎新
及び蚘憶アクセスのための取出しアクセスは、元
のプロセツサがむンタヌロツクされた曎新の蚘憶
䜍眮を䜿぀お蚘憶アクセスを完了するたで犁止さ
れる。蚘憶サブシステム䞭では、むンタヌロツク
された曎新はダブルワヌド・アクセスに基づいお
実行され、掻動むンタヌロツクされた曎新が構成
䞭のプロセツサごずに぀に制限される。プロセ
ツサは、むンタヌロツクされた曎新を実斜するた
めに以䞋のシヌケンスを実行する。たず、プロセ
ツサは蚘憶埅ち行列をフラツシナする。次に、
L2キダツシナに察する取出しロツク芁求が行
なわれる。このずきダブルワヌドがMP内の
別のプロセツサによ぀おロツクされおいない堎
合、芁求偎にロツクが䞎えられる。芁求偎による
最初の蚘憶アクセスが、蚘憶アンロツク・アク
セスであるず仮定する。その呜什に察する動䜜完
了を受け取るず、L2キダツシナ域で蚘憶が凊理
される。蚘憶アドレスが取出しロツク・アドレ
スず䞀臎しない堎合は、マシン・チ゚ツクが生じ
る。
1.1.6 オペランド蚘憶の比范 プロセツサ内の抂念䞊のシヌケンスによ぀お芁
求されるように、ある呜什がその結果をある蚘憶
䜍眮に蚘憶し、埌続のある呜什がその同じ䜍眮か
らオペランドを取り出す堎合、そのオペランド取
出しにその蚘憶䜍眮の曎新枈み内容が芋えなけれ
ばならない。絶察アドレスに基づく比范が必芁ず
なる。蚘憶芁求が埅ち行列化される堎合、L2キ
ダツシナで実際に蚘憶が完了し、構成内のすべお
のプロセツサに芋えるようになるたで、オペラン
ドの取出しを遅延させる必芁がある。単䞀プロセ
ツサでは、蚘憶装眮に察する倉曎を認識させるべ
き他のプロセツサがないので、取出しを続行する
前にL2キダツシナに察する蚘憶が完了しおいな
ければならないずいう制限は適甚されない。チダ
ネルはプロセツサず非同期に実行するので、プロ
セツサがある指定された順序で蚘憶するこずをチ
ダネルに知らせる必芁はない。この堎合、蚘憶の
完了をマヌクするには、L1蚘憶埅ち行列に入れ、
デヌタがL1オペランド・キダツシナに存圚する
堎合にそのキダツシナを曎新するだけで十分であ
る。しかし、蚘憶時にL1キダツシナにそのデヌ
タがない堎合は、キダツシナ蚘憶階局の党レベル
でのデヌタの敎合性を保蚌するため、オペランド
蚘憶比范を䌎う取出し芁求は、L2キダツシナに
察する蚘憶が完了するのを埅぀おからでないず、
L1キダツシナにむンペヌゞできない。
1.1.7 プログラム蚘憶の比范 プロセツサ内で、プログラム蚘憶の比范のケヌ
スが通りある。その第は、オペランドのメモ
リぞの比范ずそれに続く同じ䜍眮からの呜什の取
出し蚘憶埌取出しに関するもので、第は呜
什を呜什バツフアに事前取出しし、続いお事前取
出し呜什の実行前にその蚘憶䜍眮に蚘憶する取
出し埌蚘憶ものである。プロセツサ内の抂念䞊
のシヌケンスによ぀お芁求されるように、ある呜
什がその結果をある蚘憶䜍眮に蚘憶し、続いおそ
の同じ䜍眮から呜什の取出しが行なわれる堎合、
その呜什取出しにその蚘憶䜍眮の曎新枈み内容が
芋えなければならない。論理アドレスに基づく比
范が必芁である。蚘憶芁求が埅ち行列化される堎
合、L2キダツシナで実際に蚘憶が完了し、構成
内のすべおのプロセツサにそれが芋えるようにな
るたで、呜什の取出しを遅延させる必芁がある。
第のケヌスでは、プロセツサ䞭で実行される各
オペランド蚘憶のアドレスが、呜什ストリヌム䞭
の事前に取り出された呜什ず比范され、等しい堎
合は圓該の呜什が無効にされる。事前に取り出さ
れた呜什の䟛絊元であるL1呜什キダツシナ行は、
実際にはL2キダツシナでオペランドの蚘憶が行
なわれるたで無効にされない。オペランドが蚘憶
された時点で、L2キダツシナ制埡装眮は、L1å‘œ
什キダツシナ行の無効化を芁求する。単䞀プロセ
ツサの堎合は、プログラム呜什がプログラム・オ
ペランドずは物理的に異なるL1キダツシナ䞭に
存圚し、L1オペランド・キダツシナのみに察し
お蚘憶が行なわれるので、芏則は緩和されない。
したが぀お、蚘憶埌取出しのケヌスでは、L2キ
ダツシナが、L1呜什キダツシナに察するむンペ
ヌゞ以前にプロセツサが蚘憶した最新のデヌタを
含んでいる必芁がある。
1.2 階局匏プロセツサ蚘憶システム プロセツサの蚘憶装眮は、倚重レベル・メモ
リ・システムずしお実斜される。䞀般に、階局䞭
の最高レベルから最䜎レベルに向か぀おレベル
進むに぀れお、アクセス時間ずメモリ・サむズが
増加する。蚘憶システムの第レベルは構成内の
各プロセツサに独自の䞀連のキダツシナである。
次の段は第レベル・キダツシナである。このキ
ダツシナは構成内のすべおのプロセツサが共甚す
る資源である。第レベルは䞻蚘憶装眮である。
プロセツサが䜿甚できる最埌の蚘憶段は拡匵蚘憶
機構である。この蚘憶機構は、システム制埡プロ
グラムの排他的制埡䞋で半導䜓ペヌゞング装眮ず
しお䜿われる。
1.2.1 第レベル・キダツシナ蚘憶機構L1 各プロセツサ内で、第レベルL1に制埡
蚘憶キダツシナ、呜什キダツシナ、オペランド・
キダツシナの぀のキダツシナが存圚する。各
L1キダツシナは、特定のハヌドり゚ア機胜に特
有のデヌタの維持を担圓する。L1制埡蚘憶キダ
ツシナL1CSは、そのプロセツサのペヌゞ可
胜マむクロコヌド甚の蚘憶装眮である。固定制埡
蚘憶装眮に存圚するプロセツサ・マむクロコヌド
をすべお維持するこずは䞍可胜なので、遞択され
たマむクロコヌドで制埡される機胜がペヌゞ可胜
になる。マむクロコヌド・ルヌチンは物理的にハ
ヌドり゚アで制埡される蚘憶域、すなわち䞻蚘憶
装眮のうちシステム制埡プログラムがアクセスで
きない郚分にあり、芁求に応じおL1CSにペヌゞ
ングされる。370−XAプログラムのデヌタは
L1CSキダツシナにロヌドされず、たたハヌドり
゚ア制埡蚘憶域䞭のペヌゞ可胜マむクロコヌドに
アクセスできないので、このL1CSキダツシナの
内容は第レベル・キダツシナの監芖を受けな
い。したが぀お、アヌキテクチダ䞊のサポヌトの
ためにL1CSキダツシナの内容を远跡する必芁は
ない。L1呜什キダツシナL1Iは、370−XAプ
ログラムを保持するために䜿われる。䜕らかの圢
のプログラム分岐のために行なわれるすべおの呜
什取出し、及び順次呜什凊理のためのすべおの呜
什事前取出しは、L1Iキダツシナに察しお行なわ
れる。このキダツシナ内のデヌタは、アヌキテク
チダで構成されたプログラム・デヌタなので、こ
のキダツシナの内容は第レベル・キダツシナの
远跡を受ける。オペランドの蚘憶によ぀おこのキ
ダツシナの内容は倉曎されないが、このキダツシ
ナ内にあるデヌタは、プロセツサによ぀おその蚘
憶が実行されるずきに無効にされる。L1Iキダツ
シナの構成は、64の合同匏クラス×重セツト連
想匏である。回のセツト連想匏読取りアクセス
で、連想匏たたはキダツシナ・セツトごずに16バ
むトがもたらされる。むンペヌゞによりキダツシ
ナに16バむトの曞蟌みができる。L1Iキダツシナ
行のサむズは64バむトである。これらの数字から
24Kバむトの呜什キダツシナがもたらされる。こ
のキダツシナは、L1キダツシナ行の絶察アドレ
スの高䜍ビツトを維持するL1キダツシナ・デむ
レクトリ・アレむず、L1キダツシナ・デヌタ・
アレむに分かれおいる。L1オペランド・キダツ
シナL1Dは、370−XAプログラムのオペラ
ンドを維持する。呜什実行のためのオペランドの
取出しず蚘憶は、すべおこのL1キダツシナに察
しお行なわれる。L1Dキダツシナはストアスルヌ
型キダツシナであり、すなわち、L1Dキダツシナ
で成功しなか぀たオペランド取出しは、キダツシ
ナにむンペヌゞしおからでないずその呜什が続行
できないが、オペランドの蚘憶はそうではない。
プロセツサのオペランド取出し芁求がL1Dキダツ
シナで成功しなか぀たずきは、L2キダツシナた
たはL3蚘憶装眮からデヌタをむンペヌゞしなけ
ればならない。デヌタが䜎䜍の蚘憶段からL1Dキ
ダツシナに転送されるずき、最初に芁求されたダ
ブルワヌドがたず戻され、続いおそのL1キダツ
シナ行の残りの郚分が戻される。このようにし
お、プロセツサが早期に解攟されお、L1オペラ
ンド・キダツシナぞのキダツシナ行のむンペヌゞ
完了ずオヌバヌラツプしお、凊理を再開するこず
ができる。L1Dキダツシナに察しおオペランド蚘
憶芁求が行なわれたずき、L1Dキダツシナにデヌ
タが存圚する堎合には、その蚘憶時にそのデヌタ
が曎新され、䞊行しお蚘憶埅ち行列に入れられ
る。蚘憶時にL1Dキダツシナにデヌタが存圚しな
い堎合は、単にその蚘憶に関連するアドレスずデ
ヌタず制埡が蚘憶埅ち行列に入れられる。L1キ
ダツシナ蚘憶ミスの堎合は、L1Dキダツシナぞの
むンペヌゞは実行されない。このキダツシナ内の
デヌタはアヌキテクチダで構成されたプログラ
ム・オペランドなので、このキダツシナの内容は
第レベル・キダツシナの远跡を受ける。L1Dキ
ダツシナの構成は、64の合同匏クラス×重セツ
ト連想匏である。回のセツト連想匏読取りアク
セスで、連想匏たたはキダツシナ・セツトごずに
16バむトがもたらされる。曞蟌みはバむト曞蟌み
制埡によりバむトず぀行なわれる。むンペヌゞ
によりキダツシナに16バむトの曞蟌みができる。
L1Dキダツシナ行のサむズは64バむトである。こ
れらの数字から24Kバむトのオペランド・キダツ
シナがもたらされる。このキダツシナは、L1キ
ダツシナ行の絶察アドレスの高䜍ビツトを維持す
るL1キダツシナ・デむレクトリ・アレむず、L1
キダツシナ・デヌタ・アレむに分かれおいる。
1.2.2 第レベル・キダツシナ蚘憶機構L2 連匏倚重プロセツサ内に第レベル・キダツ
シナ蚘憶機構が存圚する。倚重プロセツサ環境で
の䞻蚘憶装眮に察するアヌキテクチダ䞊の芁件を
実斜するこずに加えお、サポヌトする台のプロ
セツサに察するバツフア蚘憶装眮の容量を増加さ
せるこずがこのキダツシナの圹割である。呜什ず
オペランドが共にこのキダツシナに存圚し、この
レベルでは区別できない。L2キダツシナは構成
内のプロセツサ甚の共甚資源である。このキダツ
シナはストアむン型キダツシナずしお蚭蚈され、
したが぀お、プロセツサに察するすべおの参照
で、デヌタが完了前にL2キダツシナにコピヌさ
れる。L1キダツシナの取出しミスがあるず、匷
制的にL2キダツシナからL1キダツシナぞのむン
ペヌゞが行なわれ、そのずきL2キダツシナにデ
ヌタが存圚しない堎合は、L1キダツシナぞの転
送ず䞊行しお䞻蚘憶装眮からL2キダツシナにデ
ヌタがむンペヌゞされる。この堎合も、始めのプ
ロセツサ芁求が垌望するダブルワヌドが初期のデ
ヌタ転送に含たれるような順序でデヌタがむンペ
ヌゞされる。すべおのプロセツサ蚘憶芁求はL2
キダツシナに蚘憶しなければならない。L2キダ
ツシナがその蚘憶を詊みたずきにL2キダツシナ
行が存圚しない堎合は、その蚘憶芁求の完了前に
L1キダツシナでなくおL2キダツシナにそれがむ
ンペヌゞされる。L2キダツシナは、MP内の
各プロセツサのために、L1IキダツシナもL1Dキ
ダツシナも含めおL1キダツシナ䞭のすべおのデ
ヌタを远跡する。L2キダツシナは、芁求偎プロ
セツサ内でのL1呜什キダツシナ・コピヌのロヌ
カル無効化ず代替プロセツサのL1キダツシナ・
コピヌの盞互無効化によ぀お、L2キダツシナ・
アレむに察する蚘憶が行なわれるずき、プロセツ
サ間の蚘憶の敎合性を維持する。L2キダツシナ
の構成は、512の合同匏クラス×重セツト連想
匏である。回のセツト連想匏読取りで、連想匏
たたはキダツシナ・セツトごずに32バむトがもた
らされる。行党郚の読取りで、キダツシナ・
サむクルで128バむトがもたらされる。曞蟌みア
クセスはバむト曞蟌み制埡によりL2キダツシナ
行内でないし128バむトず぀行なわれる。䞻蚘
憶装眮からのむンペヌゞは、むンペヌゞ・バツフ
アに曞き蟌たれ、サむクル、128バむトの曞蟌
みアクセスで完了する。L2キダツシナ行のサむ
ズは128バむトである。これらの数字から、
MP内に384Kバむトのキダツシナがもたらさ
れる。このキダツシナは、L2キダツシナ行の絶
察アドレスの高䜍ビツトを維持するL2キダツシ
ナ・デむレクトリ・アレむず、L2キダツシナ・
デヌタ・アレむずに分かれおいる。さらに、L1
キダツシナ・レベルに存圚するデヌタを远跡する
ため、L1キダツシナ・アレむのデむレクトリ構
造が重耇しおいる。あるL1合同匏は16個のL2合
同匏及びL2キダツシナ・セツトにマツプできる
ので、64バむトのL1キダツシナ行ごずに、L2L1
状況アレむが高䜍L2合同匏を維持する。このよ
うにしお、L2キダツシナは、MP内の各プロ
セツサに぀いお、L1キダツシナ・レベルに䜕が
入぀おいるかを蚘録する。
1.2.3 第レベル䞻蚘憶装眮L3 MP内に最倧限128Mバむトの䞻蚘憶装眮
が存圚する。䞻蚘憶装眮は、䞻蚘憶装眮芁求䞭で
䟛絊される絶察アドレスでアドレスされる。蚘憶
制埡装眮は、L3蚘憶装眮が利甚できる物理ポヌ
トを個備えおいる。これらのポヌトは、偶数ず
奇数の128バむトL3メモリ行に分かれおいる。L3
蚘憶装眮のむンタヌプヌスは、16バむトの双方
向倚重化コマンドアドレス及びデヌタ・バスで
ある。蚘憶制埡装眮は、各ポヌトに぀ず぀、
぀の䞊列動䜜を行なうこずができる。プロセツサ
から芋るず、L3蚘憶装眮に察するアクセスはす
べお、完党128バむト行動䜜を甚いたむンペヌゞ
芁求及びアりトペヌゞ芁求のためのものである。
チダネルから芋お、郚分ないし128バむト
行動䜜ず完党行動䜜のどちらかをL3蚘憶装眮が
利甚できる。フレヌム・システムを予想しお、
蚘憶再構成がサポヌトされおいる。このサポヌト
は、サブむンクレメント・フレヌム・マツプ及び
蚘憶マツプず呌ばれる、別のアドレス倉換レベル
が可胜なアレむから構成される。このアドレス倉
換は、絶察アドレスから物理アドレスぞのもの
で、2Mバむトず぀のサブむンクレメントでサポ
ヌトされる。このサブむンクレメント・フレヌ
ム・マツプにより、蚘憶マツプが絶察アドレスか
ら物理アドレスぞの完党倉換を実斜䞭に、L3蚘
憶装眮ポヌトを迅速に識別するこずができる。
1.2.4 第レベル䞻蚘憶キヌ 䞻蚘憶装眮の4Kバむトのペヌゞごずに、蚘憶
キヌがサポヌトされる。このキヌは、ビツトの
アクセス制埡フむヌルドず取出し保護ビツト、参
照ビツト、倉曎ビツトからなる。蚘憶キヌは、䞻
蚘憶装眮ずは別のアレむ内で維持され、䞻蚘憶装
眮デヌタずは異なる方匏でアクセスされる。この
アヌキテクチダ内には、蚘憶キヌを明瀺的に操䜜
するための呜什がいく぀かある。これらの呜什に
加えお、参照ビツト及び倉曎ビツトは、この蚘憶
階局内で様々な蚘憶芁求が実行される間に、暗瀺
的に倉曎される。
1.2.4.1 参照ビツト暗瀺曎新芏則 L1キダツシナ取出しミスをもたらしたプロセ
ツサ内での各取出し芁求ごずに、所期のL1キダ
ツシナ行を含む4Kバむトのペヌゞの参照ビツト
が、むンペヌゞ・プロセスの䞀郚ずしお“”に
セツトされる。L2キダツシナ内で実行される各
蚘憶芁求ごずに、倉曎枈みダブルワヌドを含む
4KバむトのペヌゞたたはL2キダツシナ曞蟌みバ
ツフアの参照ビツトが“”にセツトされる。䞻
蚘憶装眮から盎接参照される蚘憶フむヌルドに関
する蚘憶コマンドの堎合、関連する参照ビツトが
適宜セツトされる。チダネル芁求の堎合、蚘憶装
眮に察しお取出し芁求たたは蚘憶芁求が行なわれ
るたびに、その芁求が求めるデヌタがL2キダツ
シナず䞻蚘憶装眮のどちらかにあろうず、圓該デ
ヌタを含む4Kバむトのペヌゞの参照ビツトが
“”にセツトされる。
1.2.4.2 倉曎ビツト暗瀺曎新芏則 L2キダツシナ内で各蚘憶芁求が実行されるご
ずに、倉曎枈みダブルワヌドを含む4Kバむトの
ペヌゞたたはL2キダツシナ曞蟌みバツフアの倉
曎ビツトが“”に倉曎される。䞻蚘憶装眮で盎
接倉曎される蚘憶フむヌルドに関する蚘憶コマン
ドの堎合、関連する倉曎ビツトを“”にセツト
する。チダネル芁求の堎合、蚘憶装眮に察しお蚘
憶芁求が行なわれるたびに、その芁求が求めるデ
ヌタがL2キダツシナず䞻蚘憶装眮のどちらかに
あろうず、圓該デヌタを含む4Kバむトのペヌゞ
の倉曎ビツトが“”にセツトされる。
1.2.5 第レベル拡匵蚘憶機構L4 MP内に最倧限256Mバむトの拡匵蚘憶機
構が存圚する。この蚘憶機構は絶察アドレスでア
ドレスされ、完党にシステム制埡プログラムの制
埡䞋にあるものず芋なされる。蚘憶制埡装眮は、
L4蚘憶機構が利甚できる物理ポヌトを個備え
おいる。L4メモリ行のサむズは128バむトであ
る。L4蚘憶機構のむンタヌプヌスは、16バむ
トの双方向倚重化コマンド・アドレス及びデヌ
タ・バスである。蚘憶制埡装眮は、任意の時間に
掻動状況にあるL4蚘憶機構を利甚しお぀の動
䜜を行なうこずができる。L4蚘憶機構に察する
プロセツサからのアクセスはすべお共甚蚘憶デヌ
タ・バツフアを䜿甚し、128バむトの境界でアド
レス指定された完党128バむト行にアクセスする。
L4蚘憶機構に察するチダネルからのアクセスは
すべお、䞀連の蚘憶チダネル・デヌタ・バツフア
のうちの぀を䜿甚し、128バむトの境界でアド
レス指定された完党128バむト行にアクセスする。
1.3 階局匏キダツシナ・デヌタ芏則 ぀のデヌタ保持レベルをも぀キダツシナ構成
内でデヌタの敎合性を維持するために、いく぀か
の芏則を蚭定しなければならない。それらの芏則
には、アヌキテクチダ䞊の芁件を満たすために必
芁なものもあれば、ハヌドり゚アの実斜に必芁な
ものもある。L1キダツシナは、それ自䜓がある
プロセツサ内での蚘憶の敎合性を扱う任に圓た
る。L2キダツシナは、䞻ずしお構成内のプロセ
ツサ間でMP内のL1キダツシナの敎合性を扱
う任に圓たる。
1.3.1 プロセツサ内L1キダツシナ・デヌタ芏則 プロセツサ内で、あるキダツシナ行64バむ
トが同時にL1呜什キダツシナ䞭ずL1オペラン
ド・キダツシナ䞭に存圚するこずができる。この
こずは、あるプロセツサ内で同じ行に察しお同時
に呜什取出しずオペランド取出しが行なわれ埗る
こずを意味する。しかしプロセツサ蚘憶芁求は、
L1Dキダツシナのみに察しお行なわれるので、そ
の芁求によ぀お倉曎フむヌルドを含むL1呜什キ
ダツシナ行が無効にならなければならない。続い
お、その蚘憶がL2キダツシナによ぀お凊理され
るずき、L2キダツシナは芁求偎のL1呜什キダツ
シナに察するそのL1状況を怜査する。呜什キダ
ツシナにコピヌが芋぀か぀た堎合、その呜什キダ
ツシナに察するL1状況がクリアされ、そのL1å‘œ
什キダツシナのコピヌを無効にせよずのロヌカル
無効化芁求が芁求偎プロセツサに転送される。
L2キダツシナで蚘憶が完了したずき、L1オペラ
ンド・キダツシナのL1状況の倉曎は行なわれな
い。この無効化は、指定したサむクル数で行なわ
れるこずが保蚌されおおり、この無効化プロセス
はL2キダツシナぞの蚘憶動䜜に他の圱響を䞎え
ない。すなわち、L1キダツシナ・コピヌのロヌ
カル無効化を行なう際に、L2キダツシナ・パむ
プラむンで遅延は生じない。蚘憶埅ち行列内にあ
る蚘憶は、埅ち行列に入぀た順に凊理されるこず
に留意されたい。すなわち、保留䞭の蚘憶の衝
突、取出し芁求が可胜ずなるために完了しなけれ
ばならない蚘憶が、最も叀い蚘憶埅ち行列項目か
ら数項目埌にある可胜性がある。プロセツサ内で
は、オペランド蚘憶の比范及びプログラム蚘憶の
比范に関する芏則を守らなければならない。
1.3.1.1 オペランド蚘憶の比范 L1オペランド・キダツシナにオペランド取出
し芁求が指瀺されたずき、絶察アドレスをそのプ
ロセツサのL1蚘憶埅ち行列䞭の掻動項目ず比范
しなければならない。掻動項目ずは、抂念䞊完了
した蚘憶、プロセツサから芋お完了しおいるが、
L2キダツシナには曞き蟌たれおいない、ある呜
什に察する蚘憶埅ち行列に入぀おいる蚘憶を蚀
う。぀の状況を扱う必芁がある。オペランド蚘
憶の比范の可胜性を最小限に抑えるため、オペラ
ンド取出し芁求の結果、L1キダツシナ・ヒツト
ずな぀たずき、オペランド取出しの絶察アドレス
が、バむトの境界たでのL1蚘憶埅ち行列の掻
動項目ず比范される。比范の結果等しい堎合、
L2キダツシナ䞭で必芁な蚘憶芁求が完了するた
で、その取出しは保留される。これは倚重プロセ
ツサ構成における単䞀むメヌゞ蚘憶システムに察
するアヌキテクチダ䞊の芁件である。オペランド
取出しの結果、L1キダツシナ・ミスずな぀た堎
合、オペランド取出しの絶察アドレスが、L1キ
ダツシナ行64バむトの境界たでのL1蚘憶埅
ち行列の掻動項目ず比范される。比范の結果等し
い堎合、L2キダツシナ䞭で必芁な蚘憶芁求が完
了するたで、その取出しは保留される。こうする
必芁があるのは、L1キダツシナ行をL1オペラン
ド・キダツシナにむンペヌゞする前に、L1キダ
ツシナ行に察する保留䞭のすべおの蚘憶がL2キ
ダツシナで完了するこずを保蚌するためである。
こうするこずにより、キダツシナ蚘憶階局内での
デヌタの敎合性が維持される。むンペヌゞ・プロ
セスの䞀環ずしお、L2キダツシナは圓該にL1オ
ペランド・キダツシナ内にL1行が存圚するこず
を反映するように、そのL1状況を曎新する。蚘
憶域間呜什内での砎壊的なオペランド・オヌバヌ
ラツプのケヌスを考慮しなければならない。この
状況では、第の蚘憶オペランドの最初のバむト
が第のオペランドの蚘憶フむヌルドにあるの
で、ある呜什内にオペランド蚘憶比范条件が存圚
する。この堎合、オペランド蚘憶の比范は珟圚掻
動状態の呜什に察するものであり、その取出し芁
求は特別の扱いをしなければならない。取出しの
結果L1キダツシナ・ヒツトになるず、L1キダツ
シナが倉曎枈み蚘憶フむヌルドを含むので、そこ
からデヌタを獲埗するこずができる。取出しの結
果L1キダツシナ・ミスにな぀た堎合は、L2キダ
ツシナからのむンペヌゞ・デヌタがL1蚘憶埅ち
行列のデヌタず組み合わされおL1キダツシナ行
の最新のコピヌが圢成されおから、芁求されたデ
ヌタがプロセツサに送られ、L1キダツシナずデ
むレクトリが曎新される。L1キダツシナ・ミス
条件の堎合にL1キダツシナ行の比范を行なう目
的は、L1キダツシナずL2キダツシナの間デヌタ
の敎合性を保぀こずである。この状況に぀いお説
明するために䟋を瀺す。あるL1キダツシナ行を
“”ず名付け、行“”䞭のダブルワヌドを
“A0”−“A7”ず呌ぶ。蚘憶呜什で“A2”にデヌ
タが入り、その行は珟圚L1キダツシナ䞭にない。
したが぀お、その蚘憶埅ち行列にだけ項目が䜜成
される。次の取出し呜什で“A5”が芁求される。
蚘憶されたデヌタに察する保留䞭の蚘憶の衝突は
ないが、その行がL1キダツシナにないので、L1
キダツシナ・ミスずなる。L2キダツシナがその
行をL1キダツシナに転送しお、取出しが完了す
る。“A2”に察する蚘憶がL2キダツシナで完了
し、その項目が埅ち行列から取り陀かれる。もは
や、L1キダツシナ䞭ずL2キダツシナ䞭の“A2”
に察するデヌタは等しくない。眮換されたL1キ
ダツシナ行の状況を考慮する。その行が倉曎され
おいない堎合、あるいは倉曎されおいるがその行
に察する保留䞭の蚘憶が蚘憶埅ち行列䞭にはない
堎合、同䞀コピヌがL2キダツシナにも存圚する。
L1行が単に取出し芁求に察する到来行で眮き換
えられる。行が倉曎されおいるがその行に察する
保留䞭の蚘憶が蚘憶埅ち行列䞭にはない堎合は、
L2キダツシナ・レベルに正確なコピヌは存圚し
ない。しかし、このこずは問題にはならない。保
留䞭の蚘憶は最終的には完了し、それが属する行
は、埌続の取出し芁求がその行内のデヌタを求め
ない限り、L2キダツシナ・レベルにだけ存圚す
る。その時点で、到来L1キダツシナ行に察する
保留䞭の蚘憶の衝突のために、むンペヌゞの前に
匷制的に蚘憶が完了させられる。どの堎合にも、
眮換すべく遞択されたL1行は、単に取出し芁求
に察する到来行で重ね曞きされる。
1.3.1.2 プログラム蚘憶の比范 L1呜什キダツシナに呜什取出し芁求たたは呜
什事前取出し芁求が指瀺されたずき、論理アドレ
スをそのプロセツサのL1蚘憶埅ち行列䞭の掻動
項目ず比范しなければならない。掻動項目ずは、
抂念䞊完了した蚘憶、プロセツサから芋お完了し
おいるがL2キダツシナに曞き蟌たれおいない、
ある呜什に察する蚘憶埅ち行列に入れられた蚘憶
を蚀う。この堎合も、぀の状況を扱う必芁があ
る。蚘憶埌取出しの堎合では、オペランド蚘憶芁
求が呜什取出し芁求の前にくる。呜什取出し芁求
の結果、L1キダツシナ・ヒツトずな぀た堎合、
呜什取出しの論理アドレスが、バむトの境界た
での掻動L1蚘憶埅ち行列項目ず比范される。比
范の結果が䞀臎した堎合、L2キダツシナ䞭で必
芁な蚘憶芁求が完了するたでその取出しは保留に
なる。その結果、最終的にL2キダツシナがL1å‘œ
什キダツシナ・コピヌのロヌカル無効化を芁求す
る。保留䞭の蚘憶衝突が陀去されるず、呜什取出
しの再実行の結果、L1キダツシナ・ミスずなる。
呜什取出し芁求の結果、L1キダツシナ・ミスず
な぀た堎合は、呜什取出しの論理アドレスがL1
キダツシナ行64バむトの境界たでの掻動L1
蚘憶埅ち行列項目ず比范される。比范の結果䞀臎
した堎合は、L2キダツシナ䞭で必芁な蚘憶芁求
が完了するたでその取出しは保留になる。それが
必芁なのは、L1キダツシナ行をL1呜什キダツシ
ナにむンペヌゞする前に、L1キダツシナ行に察
する保留䞭のすべおの蚘憶がL2キダツシナ䞭で
完了するこずを保蚌するためである。こうする
ず、キダツシナ蚘憶階局内でのデヌタの敎合性が
維持される。むンペヌゞ・プロセスの䞀環ずし
お、L2キダツシナは、圓該のL1呜什キダツシナ
䞭にL1キダツシナ行が存圚するこずを反映する
ようにそのL1状況を曎新する。取出し埌蚘憶の
堎合では、呜什取出し芁求がオペランド蚘憶芁求
の前にくる。この堎合、デヌタはL1呜什キダツ
シナに存圚し、おそらくは呜什バツフアにも存圚
する。オペランド蚘憶アドレスが事前取出し呜什
アドレスず䞀臎するず、L1オペランド・キダツ
シナに察しおオペランド蚘憶芁求が行なわれるず
きに、必芁な呜什バツフアの内容が無効にされ
る。廃棄された呜什は、その埌、L2キダツシナ
に察する必芁な蚘憶が完了した埌で、蚘憶装眮か
ら再床取り出さなければならない。L2キダツシ
ナで保留䞭の蚘憶の衝突が凊理されるず、L2キ
ダツシナはL1状況の圓該の項目をクリアし、L1
呜什キダツシナのコピヌのロヌカル無効化を芁求
する。ここで呜什の再取出しの結果、L1キダツ
シナ・ミスずなり、L2キダツシナからむンペヌ
ゞが行なわれる。L1キダツシナは、別々の呜什
キダツシナ及びオペランド・キダツシナずしお構
成されおいるので、それぞれに倉換ルツクアサむ
ド・バツフアTLBが蚭けられる。それぞれ
のTLBの内容が異なるこずがあり埗るので、オ
ペランド・キダツシナTLBのヒツトをもたらす
オペランド蚘憶が、呜什キダツシナTLBのミス
をもたらすこずがある。こうした状況のもずで
は、論理アドレスが、呜什キダツシナ・デむレク
トリを怜査するのに必芁な絶察アドレスにうたく
倉換されないため、L1呜什キダツシナにもL1オ
ペランド・キダツシナにも存圚するL1キダツシ
ナ行は、L1呜什キダツシナによ぀お盎ちに無効
にできない。これを克服するには、ここで遞択し
た方法以倖にも぀の代替方法がある。第に、
アドレス倉換を成功させるために、呜什キダツシ
ナ機胜内に重耇オペランド・キダツシナTLBを
維持するこずができる。第に、倉換枈みのアド
レスをオペランド・キダツシナTLBから取り出
すか、あるいは実際にアドレス倉換を行なうかし
お、プロセツサを停止させお、呜什キダツシナ機
胜にアドレスの倉換を行なわせるこずができる。
どちらの代替方法も、ここで遞択したものほど効
率的ではない。
1.3.1.3 L1キダツシナ・むンペヌゞ・バツフアの
比范 L1オペランド・キダツシナは、L1キダツシ
ナ・ミスによるむンペヌゞの際にL1キダツシナ
行を保持するように蚭蚈されたむンペヌゞ・バツ
フアを含む。L1キダツシナ取出しミスのずき、
むンペヌゞ・プロセスでたず所期のダブルワヌド
が転送され、続いおL1キダツシナ行の残りの郚
分が転送される。むンペヌゞ・デヌタはL1キダ
ツシナに䞀時に16バむトず぀盎接ロヌドされるの
ではなく、L1キダツシナ・むンペヌゞ・バツフ
アにロヌドされる。初期デヌタ転送の埌、プロセ
ツサ・パむプラむンが再起動し、凊理が続行でき
るようになる。L1キダツシナ・むンペヌゞ・バ
ツフアに察する前のむンペヌゞが完了する間に、
L1キダツシナに察する次の取出し芁求及び蚘憶
芁求が発生し埗る。しかし、この機胜を加える
ず、キダツシナ・デヌタ芏則は耇雑になる。初期
デヌタ転送ずプロセツサ・パむプラむンの再起動
の埌、次の取出し芁求が同じL1キダツシナ行か
らのデヌタを必芁ずする堎合は、デヌタがL1キ
ダツシナ・むンペヌゞ・バツフアに転送されるの
を埅぀おからでないず続行できない。䟝然ずしお
L1キダツシナ取出しミスず芋なされるものの、
L1キダツシナ行のむンペヌゞがすでに進行䞭な
ので、その芁求はL2キダツシナに転送されない。
初期デヌタ転送ずプロセツサ・パむプラむンの再
起動の埌、同じL1キダツシナ行に察する次の蚘
憶芁求が発生した堎合、その蚘憶芁求は攟棄され
る。L1キダツシナ・むンペヌゞ・バツフアの内
容がL1キダツシナにロヌドされ、キダツシナ・
デむレクトリが曎新されるたで、プロセツサ・パ
むプラむンは停止する。これが必芁なのはキダツ
シナ蚘憶階局の各レベル間でデヌタの敎合性を維
持し、L1状況が぀のL1キダツシナ䞭であるL1
キダツシナ行が耇数発生するこずを反映する可胜
性をなくすためである。別法ずしお、蚘憶芁求に
よ぀お、L1キダツシナ・むンペヌゞ・バツフア
の内容を無効にし、呜什の凊理を続行させるこず
もできる。しかし、そうするず、L2キダツシナ
制埡装眮にず぀おL1キダツシナ行が耇数のキダ
ツシナ・セツトに存圚するように芋える恐れがあ
る。次の䟋を考えおみる。あるL1キダツシナ行
が、取出しミスのためL1キダツシナ・むンペヌ
ゞ・バツフアに珟圚むンペヌゞされおいる。L2
キダツシナからの初期デヌタ転送の埌、プロセツ
サ・パむプラむンが再起動する。L2キダツシナ
制埡装眮䞭でL1状況が曎新されるが、L1キダツ
シナの掻動により、むンペヌゞ・バツフアの内容
をL1キダツシナにロヌドし、L1デむレクトリを
曎新するこずが劚げられる。むンペヌゞ・バツフ
ア䞭のその行に察する蚘憶で、むンペヌゞ・バツ
フアの内容が無効にされる。同じ行に察する埌続
の取出しで、L1キダツシナに察しお、おそらく
は別のL1キダツシナ・セツトに察しおむンペヌ
ゞが行なわれる。L1キダツシナ取出しミスの結
果、L2のL1状況アレむが曎新される。このずき、
L1状況は、L1キダツシナのその行が぀存圚す
るこずを反映するようにな぀おいる。
1.3.2 プロセツサ間L1キダツシナ・デヌタ芏則 MP内で、あるL1キダツシナ行が耇数のプ
ロセツサ䞭に同時に存圚するこずがあり埗る。そ
の結果、各プロセツサ䞭の呜什キダツシナずオペ
ランド・キダツシナがコピヌを含む堎合、MP
のL1キダツシナ・レベルに最高぀のコピヌ
が存圚するこずがあり埗る。
1.3.2.1 取出しアクセス プロセツサ内の保留䞭の蚘憶の衝突を劚げる、
プロセツサによる蚘憶装眮取出しアクセスの堎合
は、このアクセスが犁止されるこずはない。L1
キダツシナ・ヒツトの堎合の取出しは、代替プロ
セツサ䞭にL1キダツシナ行が存圚するかどうか
にかかわらず、続行される。興味ある状況はL1
キダツシナ取出しミスの堎合である。その芁求が
L2キダツシナによ぀お凊理されるずき、L1キダ
ツシナ・むンペヌゞ芁求は、芁求されたL1キダ
ツシナ行内のダブルワヌドに察しお代替プロセツ
サがロツクを保持する堎合でもそれを無芖し、圓
該のL1キダツシナに察するL1状況が、そのL1キ
ダツシナ䞭に新しい行が存圚するこずを反映する
ように曎新される。プロセツサによる取出し及び
ロツク・アクセスの堎合、そのプロセツサの蚘憶
埅ち行列がたずL2キダツシナにフラツシナされ、
その結果、保留䞭の蚘憶衝突は存圚しないこずに
なる。この取出しアクセスが犁止されるのは、別
のプロセツサがすでに同じダブルワヌドに察する
ロツクを含む堎合だけである。それ以倖の堎合
は、ダブルワヌドのロツクが蚱可され、取出しア
クセスが蚱され、そのL1キダツシナ行のコピヌ
が耇数のプロセツサ䞭に存圚できる。この実斜様
態によれば、MP内のすべおのプロセツサ
が、同じL1キダツシナ行内の異なるダブルワヌ
ドに察するロツクを保持するこずが可胜である。
1.3.2.2 蚘憶アクセス プロセツサによる蚘憶アクセス時に、プロセツ
サ間L1キダツシナ・デヌタ芏則の他に、他のプ
ロセツサのL1キダツシナの盞互無効化も行なわ
なければならない。他のプロセツサのL1キダツ
シナ・コピヌの無効化は、蚘憶芁求がL2キダツ
シナ・レベルで凊理され、L2キダツシナ・デヌ
タ・アレむが曎新されるずきに行なわれる。順次
蚘憶動䜜の堎合、L1キダツシナ・コピヌの怜査
は、蚘憶埅ち行列デヌタがL2キダツシナ曞蟌み
バツフアに転送される間には行なわれず、L2キ
ダツシナが実際に曎新される順次蚘憶完了ルヌチ
ンの間だけ行なわれる。他のプロセツサのL1キ
ダツシナに察するL2のL1状況アレむが、指定さ
れたL1キダツシナ行があるかどうか探玢される。
それが芋぀か぀た堎合、必芁に応じお代替プロセ
ツサ䞭の䞡方のL1キダツシナに同時に無効化芁
求が送られ、無効にされたL1キダツシナ行に察
するコピヌ状況が圓該のL1状況アレむ䞭でクリ
アされる。無効化は指定されたサむクル数の間に
起こるこずが保蚌され、この無効化プロセツサで
L2キダツシナぞの蚘憶動䜜が他の圱響を受ける
こずはない。すなわち、L1キダツシナ・コピヌ
の盞互無効化を行なうために、L2キダツシナ・
パむプラむン䞭で遅延が生じるこずはない。ある
プロセツサ内のL1キダツシナから事前に取り出
されたが、そのプロセツサでただ䜿甚されおいな
い呜什やオペランドは、構成内の別のプロセツサ
によりL2キダツシナ䞭で蚘憶アクセスが行なわ
れるずきに、L1キダツシナ・コピヌが盞互無効
化されるため、無効化する必芁はない。しかし、
盞互無効化芁求が芁求するL1キダツシナ行の䞀
郚たたは党郚がL1キダツシナ・むンペヌゞ・バ
ツフア䞭に存圚する堎合は、その行がL1キダツ
シナにある堎合ず同様に、それを無効化しなけれ
がならない。それが必芁なのは、アヌキテクチダ
䞊の順応性を保蚌するためである。プロセツサ間
L1キダツシナ・コピヌの無効化は、L2キダツシ
ナ・レベルで蚘憶アクセス時にのみ行なわれる。
実際には、むンタヌロツクされた曎新のための無
効化を、取出し及びロツク・アクセス時に行なう
こずもできるが、そうするず、そのL1キダツシ
ナ行内の他のデヌタに察する代替プロセツサから
の取出しアクセスたたは取出し及びロツク・アク
セスが劚げられるこずになる。むンタヌロツクさ
れた曎新では、L2キダツシナ・レベルでロツ
ク・レゞスタをセツトする必芁があり、か぀その
ロツクは蚘憶装眮䞭のダブルワヌドに察しお行な
われるので、蚘憶及びアンロツク・アクセス時に
無効化を行な぀お、そのL1キダツシナ行に察す
る同時取出しが可胜になるようにするこずに決定
した。したが぀お、取出しアクセスで、L1キダ
ツシナ・コピヌの盞互無効化が必芁ずなるこずは
ない。
 蚘憶装眮ルヌチン 2.1 MP䞻蚘憶装眮取出しルヌチン 2.1.1 蚘憶装眮取出し、TLBミス 実行ナニツトが、L1キダツシナに蚘憶装眮取
出し芁求を出す。セツト連想匏TLB探玢で、そ
の芁求によ぀お提瀺された論理アドレスに察する
絶察アドレスがもたらされない。実行ナニツトに
動的アドレス倉換芁求が提瀺され、その結果が出
るたで珟蚘憶動䜜は保留になる。TLBミスで、
TLBからの比范すべき有効な絶察アドレスがな
いために、L1キダツシナ・デむレクトリ探玢の
結果がオヌバヌラむドされる。L1キダツシナに
察するセツト連想匏読取りが同時に実斜される。
埗られたデヌタは無芖される。TLBミス条件に
より、芁求はL2キダツシナに転送されない。ア
ドレスが銖尟よく倉換された堎合は、続いお芁求
が再実行される。
2.1.2 蚘憶装眮取出し、TLBヒツト、アクセス
䟋倖、L1キダツシナ・ヒツトたたはミス 実行ナニツトが、L1キダツシナに䞻蚘憶装眮
取出し芁求を出す。セツト連想匏TLB探玢で、
芁求によ぀お提瀺された論理アドレスに察する絶
察アドレスがもたらされる。しかし、TLBアク
セスの結果、アクセス䟋倖、すなわち保護たたは
アドレツシングが怜出される。実行ナニツトにア
ドレス䟋倖が通知され、珟蚘憶動䜜が無効にされ
る。このアクセス䟋倖により、L1キダツシナ・
デむレクトリ探玢の結果がオヌバヌラむドされ
る。L1キダツシナに察するセツト連想匏読取り
が同時に実斜される。埗られたデヌタは無芖され
る。アクセス䟋倖により、芁求はL2キダツシナ
に転送されない。
2.1.3 蚘憶装眮取出し、TLBヒツト、アクセス
䟋倖なし、L1キダツシナ・ヒツト、保留䞭の蚘
憶衝突なし 実行ナニツトが、L1キダツシナに䞻蚘憶装眮
取出し芁求を出す。セツト連想匏TLB探玢で、
芁求によ぀お提瀺された論理アドレスに察する、
アクセス䟋倖なしの絶察アドレスがもたらされ
る。L1キダツシナ・デむレクトリの探玢で、
TLBからの絶察アドレスず䞀臎したために、キ
ダツシナ䞭にデヌタが芋぀かり、L1ヒツトずな
る。L1キダツシナに察するセツト連想匏読取り
が同時に実斜される。L1キダツシナ・ヒツトの
結果、L1オペランド・キダツシナ芁求の堎合、
保留䞭の蚘憶の衝突があるかどうか調べるため、
取出し芁求の絶察アドレスが、バむトの境界た
での抂念䞊完了した蚘憶の埅ち行列項目の絶察ア
ドレスず比范される。L1呜什キダツシナ芁求の
堎合は、保留䞭の蚘憶の衝突があるかどうか調べ
るため、取出し芁求の論理アドレスが、バむト
の境界たでの抂念䞊完了した蚘憶の埅ち行列項目
の絶察アドレスず比范される。たた、この取出し
芁求が蚘憶域間呜什の実行の䞀郚である堎合は、
砎壊オペランドのオヌバヌラツプを怜出するた
め、この呜什に察する蚘憶埅ち行列項目の絶察ア
ドレス同士が比范される。保留䞭の蚘憶の衝突は
ない。セツト連想匏キダツシナ・デむレクトリの
探玢で、TLBからの絶察アドレスずの䞀臎によ
぀おキダツシナ・セツトが識別され、遞択された
デヌタが、芁求偎に転送するため、芁求及びアド
レスごずに適切に調敎される。L1キダツシナ・
ヒツト条件により、芁求はL2キダツシナに転送
されない。
2.1.4 蚘憶装眮取出し、TLBヒツト、アクセス
䟋倖なし、L1キダツシナ・ミス、保留䞭の蚘憶
衝突なし、L2キダツシナ・ヒツト 実行ナニツトが、L1キダツシナに䞻蚘憶装眮
取出し芁求を出す。セツト連想匏TLB探玢で、
芁求によ぀お提瀺された論理アドレスに察する、
アクセス䟋倖なしの絶察アドレスがもたらされ
る。L1キダツシナ・デむレクトリのセツト連想
匏探玢で、TLBからのアドレスず䞀臎しなか぀
たために、芁求されたデヌタがキダツシナにな
く、L1キダツシナ・ミスであるこずが刀明する。
L1キダツシナに察するセツト連想匏読取りが同
時に実斜される。L1キダツシナ・ミスの結果、
L1オペランド・キダツシナ芁求の堎合、保留䞭
の蚘憶衝突があるかどうか調べるため、取出し芁
求の絶察アドレスが、L1キダツシナ行64バむ
トの境界たでの抂念䞊完了した蚘憶の埅ち行列
項目の絶察アドレスず比范される。L1呜什キダ
ツシナ芁求の堎合は、保留䞭の蚘憶衝突があるか
どうか調べるため、取出し芁求の絶察アドレス
が、L1キダツシナ行64バむトの境界たでの
抂念䞊完了した蚘憶の埅ち行列項目の論理アドレ
スず比范される。たた、この取出し芁求が蚘憶域
間呜什の実行の䞀郚である堎合は、砎壊オペラン
ドのオヌバヌラツプを怜出するため、この呜什に
察する蚘憶埅ち行列項目の絶察アドレス同士が比
范される。保留䞭の蚘憶の衝突はない。L1キダ
ツシナぞのむンペヌゞが必芁なので、L1キダツ
シナはL2キダツシナに䞻蚘憶装眮取出し芁求及
び絶察アドレスのビツト28を転送する。次の
サむクルで、L1キダツシナ行の眮換すべきL1キ
ダツシナ・セツトが、L1キダツシナ識別子、す
なわち制埡蚘憶、呜什キダツシナたたはオペラン
ド・キダツシナず共にL2キダツシナに転送され
る。遞択された眮換項目がL1キダツシナ・デむ
レクトリで無効にされる。保留䞭の蚘憶衝突があ
る堎合は、その保留䞭の蚘憶衝突をもたらすプロ
セツサ蚘憶芁求がL2キダツシナに曞き蟌たれお
その条件がL1キダツシナ䞭でクリアされるたで、
L1取出しミス芁求はL2キダツシナに転送されな
い。L2キダツシナの優先順䜍により、このプロ
セツサ取出し芁求が凊理すべく遞択される。L2
制埡装眮は、プロセツサL2キダツシナ取出しコ
マンドずL2キダツシナ合同匏をL2キダツシナ制
埡装眮に転送し、プロセツサL2キダツシナ取出
しマコンドをメモリ制埡装眮に転送する。芁求偎
プロセツサのL1キダツシナぞのむンペヌゞが必
芁ずされ、芁求偎プロセツサが所有するロツクた
たは回線保留、あるいは代替プロセツサが所有す
る、蚂正䞍胜蚘憶゚ラヌ暙識が掻動状態でないロ
ツクたたは回線保留の有無にかかわらず、それが
蚱可される。L2キダツシナ・ヒツトをもたらし
たL2キダツシナ・デむレクトリの探玢から、次
の぀の条件のどちらかが生じる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ヒツトにな぀たが、代替プロセツサ
の、蚂正䞍胜゚ラヌ暙識が掻動状態の凍結レゞス
タ、たたは蚂正䞍胜゚ラヌ暙識が掻動状態の回線
保留レゞスタが、芁求されたL2キダツシナ行に
察しおセツトされる。L2制埡装眮は、蚂正䞍胜
な蚘憶装眮゚ラヌを䌎う凍結たたは回線保留が解
陀されるたで、この取出し芁求を保留にする。こ
のプロセツサに察する蚘憶埅ち行列芁求は、䟝然
ずしおL2制埡装眮の凊理を受けるこずができる。
アドレスキヌに情報は転送されない。L2キダ
ツシナ行状況及びキダツシナ・セツトがL2キダ
ツシナ制埡装眮に転送され、キダツシナ・セツト
修食子がL2キダツシナに転送され、L2キダツシ
ナ行状況がメモリ制埡装眮に転送される。蚂正䞍
胜蚘憶゚ラヌ衝突を䌎う代替プロセツサの凍結た
たは回線保留のため、匷制的にロツク状況にな
る。蚂正䞍胜蚘憶゚ラヌ衝突を䌎う凍結たたは回
線保留のため、L1状況アレむの曎新が阻止され
る。L2キダツシナ制埡装眮が、プロセツサL2キ
ダツシナ取出しコマンドずL2キダツシナ合同匏
を受け取り、L2キダツシナに察するアクセスを
開始する。L2キダツシナ制埡装眮がそのコマン
ドをL2デヌタ・フロヌに転送しお、指定された
合同匏で぀のL2キダツシナ・セツトを読み取
られる。所期の64バむトのL1キダツシナ行を埗
るには、぀の読取りサむクルを芁する。第の
読取りサむクルで、プロセツサが芁求するダブル
ワヌドを含む32バむトがもたらされる。L2キダ
ツシナ制埡装眮は、L2ヒツト及びロツクずいう
L2キダツシナ行状況を受け取るず、芁求偎L1キ
ダツシナぞのデヌタ転送を阻止し、コマンドをド
ロツプする。メモリ制埡装眮がL2コマンドずL3
ポヌト識別を受け取る。L2ヒツト及びロツクず
いうL2キダツシナ行状況を受け取るず、その芁
求がドロツプされる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ヒツトになる。参照ビツト・セツト・
コマンドにより、絶察アドレスがアドレスキヌ
に転送される。L2キダツシナ行状況ずキダツシ
ナ・セツトがL2キダツシナ制埡装眮に転送され、
キダツシナ・セツト修食子がL2キダツシナに転
送され、L2キダツシナ行状況がメモリ制埡装眮
に転送される。芁求偎プロセツサのL1キダツシ
ナのL1状況アレむが、L1キダツシナ内にL1キダ
ツシナ行が存圚するこずを反映するように曎新さ
れる。L1キダツシナ合同匏を䜿぀おL1状況アレ
むがアドレスされ、L2キダツシナ・セツトず高
䜍合同匏が、プロセツサ取出し芁求で転送された
L1キダツシナ・セツト及び識別によ぀お遞択さ
れた項目に入れるデヌタずしお䜿われる。L2キ
ダツシナ制埡装眮がプロセツサL2キダツシナ取
出しコマンドずL2キダツシナ合同匏を受け取぀
お、L2キダツシナに察するアクセスを開始する。
L2キダツシナ制埡装眮がそのコマンドをL2デヌ
タ・フロヌに転送しお、指定された合同匏で぀
のL2キダツシナ・セツトが読み取られる。所期
の64バむトのL1キダツシナ行を埗るために぀
の読取りサむクルを芁する。第の読取りサむク
ルで、プロセツサが芁求するダブルワヌドを含む
32バむトがもたらされる。L2キダツシナ制埡装
眮は、L2ヒツト及び非ロツクずいうL2キダツシ
ナ行状況を受け取るず、そのL2キダツシナ・セ
ツトを䜿぀お、各読取りサむクルで適切な32バむ
トを遞択し、最初に芁求されたダブルワヌドから
順に転送サむクルごずにバむトず぀芁求偎
L1キダツシナにゲヌトする。凊理が再開される
間に、キダツシナがロヌドされ、続いおL1キダ
ツシナ・デむレクトリが曎新され、L1キダツシ
ナのむンペヌゞ動䜜が完了する。メモリ制埡装眮
がL2コマンドずL3ポヌト識別を受け取る。L2ヒ
ツト及び非ロツクずいうL2キダツシナ行状況を
受け取るず、その芁求はドロツプされる。アドレ
スキヌが、参照ビツト曎新のために絶察アドレ
スを受け取る。プロセツサ取出し芁求で芁求され
るL1キダツシナ行を含む4Kバむトのペヌゞに察
する参照ビツトが“”にセツトされる。
2.1.5 蚘憶装眮取出し、TLBヒツト、アクセス
䟋倖なし、L1キダツシナ・ミス、保留䞭の蚘憶
衝突なし、L2キダツシナ・ミス 実行ナニツトが、L1キダツシナに䞻蚘憶装眮
取出し芁求を出す。セツト連想匏TLB探玢で、
芁求によ぀お提瀺された論理アドレスに察する、
アクセス䟋倖なしの絶察アドレスがもたらされ
る。L1キダツシナ・デむレクトリのセツト連想
匏探玢で、TLBからのアドレスず䞀臎しなか぀
たために、芁求されたデヌタがキダツシナにな
く、L1キダツシナ・ミスであるこずが刀明する。
L1キダツシナに察するセツト連想匏読取りが同
時に実斜される。L1キダツシナ・ミスの結果、
L1オペランド・キダツシナ芁求の堎合、保留䞭
の蚘憶衝突があるかどうか調べるため、取出し芁
求の絶察アドレスが、L1キダツシナ行64バむ
トの境界たでの抂念䞊完了した蚘憶の埅ち行列
項目の絶察アドレスず比范される。L1呜什キダ
ツシナ芁求の堎合は、保留䞭の蚘憶衝突があるか
どうか調べるために、取出し芁求の論理アドレス
が、L1行64バむトの境界たでの抂念䞊完了
した蚘憶の埅ち行列項目の論理アドレスず比范さ
れる。たた、この取出し芁求が蚘憶域間呜什の実
行の䞀郚である堎合は、砎壊オペランドのオヌバ
ヌラツプを怜出するため、この呜什に察する蚘憶
埅ち行列項目の絶察アドレス同士が比范される。
保留䞭の蚘憶の衝突はない。L1キダツシナぞの
むンペヌゞが必芁なので、L1キダツシナはL2キ
ダツシナに䞻蚘憶装眮取出し芁求ず絶察アドレス
のビツト28を転送する。次のサむクルで、
L1キダツシナ行の眮換すべきL1キダツシナ・セ
ツトが、L1キダツシナ識別子、すなわち制埡蚘
憶、呜什キダツシナたたはオペランド・キダツシ
ナず䞀緒にL2キダツシナに転送される。遞択さ
れた眮換項目がL1キダツシナ・デむレクトリで
無効にされる。保留䞭の蚘憶衝突がある堎合は、
その保留䞭の蚘憶衝突をもたらすプロセツサ蚘憶
芁求がL2キダツシナに曞き蟌たれおその条件が
L1キダツシナ䞭でクリアされるたで、L1キダツ
シナ取出しミス芁求はL2キダツシナに転送され
ない。L2キダツシナの優先順䜍により、このプ
ロセツサ取出し芁求が凊理すべく遞択される。
L2制埡装眮は、プロセツサL2キダツシナ取出し
コマンドずL2キダツシナ合同匏をL2キダツシナ
制埡装眮に転送し、プロセツサL2キダツシナ取
出しコマンドをメモリ制埡装眮に転送する。芁求
偎プロセツサのL1キダツシナぞのむンペヌゞが
必芁ずされ、芁求偎プロセツサが所有するロツク
たたは回線保留の有無、あるいは代替プロセツサ
が所有する、蚂正䞍胜蚘憶゚ラヌ暙識が掻動状態
でないロツクたたは回線保留の有無にかかわら
ず、それが蚱可される。L2キダツシナ・ミスを
もたらしたL2キダツシナ・デむレクトリの探玢
から、次の぀の条件のいずれかが生じる。L2
キダツシナ・ミスの結果、取出し芁求は保留にさ
れ、芁求されたL3行に察するむンペヌゞが行な
われる間、他の芁求がL2キダツシナで凊理され
る。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ミスにな぀たが、このプロセツサに察
する前のL2キダツシナ・むンペヌゞが保留にな
぀おいる。L2制埡装眮は、前のむンペヌゞ芁求
が完了するたで、この取出し芁求を保留にする。
コマンド・バツフアも蚘憶埅ち行列もL2キダツ
シナのむンペヌゞが完了するたで保留にな぀いお
いるので、L2キダツシナ䞭のこのプロセツサに
察する芁求は、それ以䞊凊理を受けるこずができ
ない。アドレスキヌに情報は転送されない。
L2キダツシナ行状況及びキダツシナ・セツトが
L2キダツシナ制埡装眮に転送され、キダツシ
ナ・セツト修食子がL2キダツシナに転送され、
L2キダツシナ行状況がメモリ制埡装眮に転送さ
れる。前のむンペヌゞ芁求のため、匷制的にロツ
ク状況になる。L2キダツシナ・ミスのため、L1
状況アレむの曎新が阻止される。L2キダツシナ
制埡装眮が、プロセツサL2キダツシナ取出しコ
マンドずL2キダツシナ合同匏を受け取り、L2キ
ダツシナに察するアクセスを開始する。L2キダ
ツシナ制埡装眮がそのコマンドをL2デヌタ・フ
ロヌに転送しお、指定された合同匏で぀のL2
キダツシナ・セツトが読み取られる。所期の64バ
むトのL1キダツシナ行を埗るには、぀の読取
りサむクルを芁する。第の読取りサむクルで、
プロセツサが芁求するダブルワヌドを含む32バむ
トがもたらされる。L2キダツシナ制埡装眮は、
L2ミス及びロツクずいうL2キダツシナ行状況を
受け取るず、芁求偎L1キダツシナぞのデヌタ転
送を阻止し、コマンドをドロツプする。メモリ制
埡装眮がL2コマンドずL3ポヌト識別を受け取る。
L2ミス及びロツクずいうL2キダツシナ行状況を
受け取るず、その芁求はドロツプされる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ミスにな぀たが、代替プロセツサの同
じL2キダツシナ行に察する以前のL2キダツシ
ナ・むンペヌゞが保留䞭である。L2制埡装眮は、
前のむンペヌゞ芁求が完了するたで、この取出し
芁求を保留にする。このプロセツサに察する蚘憶
埅ち行列芁求は、䟝然ずしおL2制埡装眮のサヌ
ビスを受けるこずができる。アドレスキヌに情
報は転送されない。L2キダツシナ行状況及びキ
ダツシナ・セツトがL2キダツシナ制埡装眮に転
送され、キダツシナ・セツト修食子がL2キダツ
シナに転送され、L2キダツシナ行状況がメモリ
制埡装眮に転送される。以前のむンペヌゞ凍結衝
突のため、匷制的にロツク状況になる。L2キダ
ツシナ・ミスのため、L1キダツシナ状況アレむ
の曎新が阻止される。L2キダツシナ制埡装眮が、
プロセツサL2キダツシナ取出しコマンドずL2キ
ダツシナ合同匏を受け取り、L2キダツシナに察
するアクセスを開始する。L2キダツシナ制埡装
眮がそのコマンドをL2デヌタ・フロヌに転送し、
指定された合同匏の所で぀のL2キダツシナ・
セツトが読み取られる。所期の64バむトのL1キ
ダツシナ行を埗るには、぀の読取りサむクルを
芁する。第の読取りサむクルで、プロセツサが
芁求するダブルワヌドを含む32バむトがもたらさ
れる。L2キダツシナ制埡装眮は、L2ミス及びロ
ツクずいうL2キダツシナ行状況を受け取るず、
芁求偎L1キダツシナぞのデヌタ転送を阻止し、
コマンドをドロツプする。メモリ制埡装眮がL2
コマンドずL3ポヌト識別を受け取る。L2ミス及
びロツクずいうL2キダツシナ行状況を受け取る
ず、その芁求はドロツプされる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ミスになる。L2制埡装眮は、この取
出し芁求を保留にし、プロセツサ・むンペヌゞ凍
結レゞスタをセツトする。このプロセツサに察す
る蚘憶埅ち行列の芁求は、䟝然ずしおL2制埡装
眮の凊理を受けるこずができる。アドレスキヌ
に絶察アドレスが転送される。L2キダツシナ行
状況及びキダツシナ・セツトがL2キダツシナ制
埡装眮に転送され、キダツシナ・セツト修食子が
L2キダツシナに転送され、L2キダツシナ行状況
がメモリ制埡装眮に転送される。L2キダツシ
ナ・ミスのため、L1状況アレむの曎新が阻止さ
れる。L2キダツシナ制埡装眮が、プロセツサL2
キダツシナ取出しコマンドずL2キダツシナ合同
匏を受け取り、L2キダツシナに察するアクセス
を開始する。L2キダツシナ制埡装眮がそのコマ
ンドをL2デヌタ・フロヌに転送し、指定された
合同匏の所で぀のL2キダツシナ・セツトが読
み取られる。所期の64バむトのL1キダツシナ行
を読み取るには、぀の読取りサむクルを芁す
る。第の読取りサむクルで、プロセツサが芁求
するダブルワヌドを含む32バむトがもたらされ
る。L2キダツシナ制埡装眮は、L2ミス及び非ロ
ツクずいうL2キダツシナ行状況を受け取るず、
芁求偎L1キダツシナぞのデヌタ転送を阻止し、
コマンドをドロツプする。メモリ制埡装眮がL2
コマンドずL3ポヌト識別を受け取る。L2ミス及
び非ロツクずいうL2キダツシナ行状況を受け取
るず、その芁求は必芁なL3メモリ・ポヌトに察
する優先順䜍に入る。むンペヌゞ・バツフアア
りトペヌゞ・バツフアの察を含めおすべおの資源
が䜿甚可胜なずき、そのプロセツサに察するL3
取出しアクセスを開始するコマンドがBSU制埡
装眮に転送される。メモリ制埡装眮は、L2制埡
装眮に、保留䞭のむンペヌゞの堎合に通垞行なわ
れるようにL2デむレクトリ状況をセツトするよ
う指瀺する。アドレスキヌが絶察アドレスを受
け取る。芁求されたL2キダツシナ行を含む4Kバ
むトのペヌゞに察する参照ビツトが“”にセツ
トされる。絶察アドレスがL3物理アドレスに倉
換される。L2キダツシナ・ミスの結果、むンタ
ヌプヌスが䜿甚可胜になるずすぐ、物理アドレ
スがBSU制埡装眮に転送される。BSU制埡装眮
は、メモリ制埡コマンドずアドレスキヌのL3
物理アドレスを受け取るず、そのコマンドずアド
レスを䞻蚘憶装眮に送り、所期のポヌトのメモ
リ・カヌドを遞択しお、L3メモリ・ポヌトの128
バむトの取出しを開始する。デヌタが、そのL3
メモリ・ポヌトから倚重コマンドアドレス及び
デヌタ・むンタヌプヌスを介しお、䞀時に16バ
むトず぀転送される。128バむトのL2キダツシナ
行を埗るには、L3メモリから回の転送が必芁
である。カツドワヌド転送の順序は、その取出し
アクセスで芁求されたダブルワヌドを含むカツド
ワヌドから始たる。次の回の転送にL1キダツ
シナ行の残りの郚分が含たれる。最埌の回の転
送には、L2キダツシナ行の残り郚分が含たれる。
プロセツサが垌望するデヌタは、L2キダツシナ
で受け取぀おL2キダツシナ・むンペヌゞ・バツ
フアにロヌドされたずき、L1キダツシナに転送
される。凊理が再開する間に、キダツシナがロヌ
ドされ、それに続いおL1キダツシナ・デむレク
トリが曎新されお、L1キダツシナ・むンペヌゞ
動䜜が完了する。L2キダツシナ・むンペヌゞ・
バツフアぞの最埌のデヌタ転送が完了する間に、
BSU制埡装眮は圓該のプロセツサ・むンペヌゞ
完了をL2制埡装眮に報告する。L2キダツシナぞ
のデヌタ転送の間、アドレスキヌがL3メモリ
の蚂正䞍胜゚ラヌ行を監芖する。むンペヌゞ凊理
䞭に蚂正䞍胜な゚ラヌが怜出された堎合、いく぀
かの機胜が実行される。L1キダツシナぞのダブ
ルワヌドの転送ごずに、デヌタの状況を識別する
L3蚂正䞍胜゚ラヌ信号が同時に転送される。L2
キダツシナ行に含たれる残りのカツドワヌドの状
況も芁求偎プロセツサに報告される。プロセツサ
は、あるむンペヌゞ芁求に぀いお、せいぜい個
の蚘憶装眮蚂正䞍胜゚ラヌ指瀺、すなわちアドレ
スキヌで怜出された最初のそれを受け取る。ア
ドレスキヌで怜出された最初の蚘憶装眮蚂正䞍
胜゚ラヌのダブルワヌド・アドレスが、芁求偎プ
ロセツサに察しお蚘録される。そのプロセツサが
芁求したL1キダツシナ行䞭のいずれかのデヌタ
に察しお蚘憶装眮蚂正䞍胜゚ラヌが生じた堎合、
蚘憶装眮蚂正䞍胜゚ラヌを凊理するための暙識が
セツトされる。最埌に、L2キダツシナ・むンペ
ヌゞ・バツフアに転送されたいずれかのデヌタに
察しお蚂正䞍胜゚ラヌが生じた堎合は、アドレ
スキヌはL2制埡装眮に、L2キダツシナぞのむ
ンペヌゞの完了を劚げる信号を送る。L2キダツ
シナの優先順䜍により、このプロセツサに察する
むンペヌゞ完了が凊理すべく遞択される。L2制
埡装眮は、むンペヌゞ・バツフア曞蟌みコマンド
ずキダツシナ合同匏をL2キダツシナ制埡装眮に
送り、むンペヌゞ完了状況の回答をメモリ制埡装
眮に送る。L2キダツシナ・デむレクトリの探玢
から、次の぀の条件のいずれかが生じる。
ケヌス  L2キダツシナ・むンペヌゞ・バツフアぞのむ
ンペヌゞの際に、L3蚘憶装眮蚂正䞍胜゚ラヌが
怜出された。L2制埡装眮は、むンペヌゞ・バツ
フア䞭に䞍良デヌタが入぀おいるこずを知぀お、
L2キダツシナ・デむレクトリの曎新を阻止する。
このL2キダツシナ・ミス・むンペヌゞに察しお
蚭定された凍結レゞスタがクリアされる。蚘憶装
眮蚂正䞍胜゚ラヌを報告するため、そのむンペヌ
ゞを芁求したプロセツサに察する圓該のL1キダ
ツシナ暙識がセツトされる。アドレスキヌに情
報は転送されない。通垞ならL2キダツシナ制埡
装眮及びメモリ制埡装眮に転送されるL2キダツ
シナ行状況が、匷制的にロツク及び未倉曎にな
る。遞択されたL2キダツシナ・セツトがL2キダ
ツシナ制埡装眮に転送され、キダツシナ・セツト
修食子がL2キダツシナに転送される。L1状況ア
レむは倉曎されない。L2キダツシナ制埡装眮が
むンペヌゞ・バツフア曞蟌みコマンドを受け取
り、L2制埡装眮からの状況を埅぀おL2キダツシ
ナ・むンペヌゞを完了すべく、L2キダツシナ行
の曞蟌みの準備をする。L2キダツシナ制埡装眮
は、L2キダツシナ・セツトず、ロツク及び未倉
曎ずいうキダツシナ行状況を受け取り、このむン
ペヌゞ・バツフア曞蟌みコマンドに関連するL2
キダツシナ・むンペヌゞ・バツフアに関連する制
埡をリセツトする。L2キダツシナの曎新が取り
消され、BSU制埡装眮がメモリ制埡装眮に動䜜
終了を転送する。メモリ制埡装眮はロツク及び未
倉曎ずいうL2キダツシナ行状況を受け取り、プ
ロセツサ・むンペヌゞ芁求で保持されおいた資源
を解攟する。L2ミニ・デむレクトリは曎新され
ない。
ケヌス  L2制埡装眮が、眮換すべきL2キダツシナ行を
遞択する。この堎合、眮換される行の状況から、
それが倉曎されおいず、したが぀お廃棄する必芁
はないこずが刀明する。L2デむレクトリが、新
しいL2キダツシナ行が存圚するこずを反映する
ように曎新される。このL2キダツシナ・ミス・
むンペヌゞに察しお蚭定された凍結レゞスタがク
リアされる。遞択されたL2キダツシナ・セツト
がアドレスキヌずL2キダツシナ制埡装眮に転
送される。眮換されたL2キダツシナ行の状況が
L2キダツシナ制埡装眮ずメモリ制埡装眮に転送
され、キダツシナ・セツト修食子がL2キダツシ
ナに転送される。構成内のすべおのL1キダツシ
ナに察するL1状況アレむが、眮換されたL2キダ
ツシナ行のコピヌがあるかどうか怜査される。コ
ピヌが芋぀か぀た堎合、圓該の無効化芁求がL1
キダツシナに転送される。眮換されたL2キダツ
シナ行に察するL1コピヌ状況が、L1キダツシナ
状況からクリアされる。芁求偎プロセツサのL1
キダツシナのL1状況アレむが、そのL1キダツシ
ナにL1キダツシナ行が存圚するこずを反映する
ように曎新される。L1キダツシナ合同匏を甚い
おL1状況アレむがアドレスされ、L2キダツシ
ナ・セツトず高䜍合同匏が、プロセツサ取出し芁
求ず䞀緒に転送された識別ずL1キダツシナ・セ
ツトずによ぀お遞択された項目に入れるデヌタず
しお䜿われる。L2キダツシナ制埡装眮はむンペ
ヌゞ・バツフア曞蟌みコマンドを受け取り、L2
キダツシナ制埡装眮からの状況を埅぀おL2キダ
ツシナ・むンペヌゞを完了すべく、L2キダツシ
ナ行の曞蟌みの準備をする。L2キダツシナ制埡
装眮は、L2キダツシナ・セツトず眮換された行
の状況を受け取る。眮換された行は倉曎されおい
ないので、L2キダツシナ制埡装眮はL2キダツシ
ナに、むンペヌゞ・バツフアがL2キダツシナに
曞き蟌たれるず通知する。これは䞞行の曞蟌み
であり、キダツシナ・セツトがむンタヌリヌブさ
れおいるので、L2キダツシナ・セツトを䜿぀お、
L2キダツシナ行の曞蟌みが可胜なようにアドレ
ス・ビツトずを操䜜しなければならい。
BSU制埡装眮がメモリ制埡装眮に動䜜終了を転
送する。アドレスキヌがL2制埡装眮からL2キ
ダツシナ・セツトを受け取る。L2ミニ・デむレ
クトリ曎新アドレス・レゞスタがむンペヌゞ・ア
ドレス・バツフアからセツトされ、L2キダツシ
ナ・セツトをL2制埡装眮から受け取る。メモリ
制埡装眮が眮換された行の状況を受け取る。廃棄
する必芁がないので、メモリ制埡装眮はむンペヌ
ゞ芁求で保持されおいた資源を解攟する。メモリ
制埡装眮は、このプロセツサに関連するL2ミ
ニ・デむレクトリ曎新アドレス・レゞスタを甚い
おL2ミニ・デむレクトリを曎新するコマンドを、
アドレスキヌに転送する。次いで、メモリ制埡
装眮が珟動䜜を完了枈みずマヌクし、芁求偎プロ
セツサが再床メモリ資源優先順䜍に入るこずを蚱
す。
ケヌス  L2制埡装眮が、眮換すべきL2キダツシナ行を
遞択する。この堎合、眮換される行の状況から、
それが倉曎されおおり、したが぀お廃棄する必芁
があるこずが刀明する。L2デむレクトリが、新
しいL2キダツシナ行が存圚するこずを反映する
ように曎新される。このL2キダツシナ・ミス・
むンペヌゞに察しお蚭定された凍結レゞスタがク
リアされる。デむレクトリから読み取られたアド
レスが、遞択されたL2キダツシナ・セツトず䞀
緒にアドレスキヌに転送される。遞択された
L2キダツシナ・セツトがL2キダツシナ制埡装眮
に転送される。眮換されたL2キダツシナ行の状
況がL2キダツシナ制埡装眮ずメモリ制埡装眮に
転送され、キダツシナ・セツト修食子がL2キダ
ツシナに転送される。構成内のすべおのL1キダ
ツシナに察するL1状況アレむが、眮換されたL2
キダツシナ行のコピヌがあるかどうか怜査され
る。コピヌが芋぀か぀た堎合、圓該の無効化芁求
がL1キダツシナに転送される。眮換されたL2キ
ダツシナ行に察するL1コピヌ状況が、L1キダツ
シナ状況からクリアされる。芁求偎プロセツサの
L1キダツシナのL1状況アレむが、L1キダツシナ
にL1キダツシナ行が存圚するこずを反映するよ
うに曎新される。L1キダツシナ合同匏を甚いお
L1状況アレむがアドレスされ、L2キダツシナ・
セツトず高䜍合同匏が、プロセツサ取出し芁求ず
䞀緒に転送された識別ずL1キダツシナ・セツト
ずによ぀お遞択される項目に入れるデヌタずしお
䜿われる。L2キダツシナ制埡装眮はむンペヌ
ゞ・バツフア曞蟌みコマンドを受け取り、L2制
埡装眮からの状況を埅぀おL2キダツシナ・むン
ペヌゞを完了すべく、L2キダツシナ行の曞蟌み
の準備をする。L2キダツシナ制埡装眮はL2キダ
ツシナ・セツトず眮換された行の状況を受け取
る。眮換された行は倉曎されおいるので、L2キ
ダツシナ制埡装眮はL2キダツシナに、むンペヌ
ゞ・バツフアのデヌタをL2キダツシナに曞き蟌
む前に、そのむンペヌゞ・バツフアず察にな぀た
アりトペヌゞ・バツフアに察する䞞行の読取り
が必芁なこずを通知する。これは䞞行のアクセ
スであり、キダツシナ・セツトはむンタヌリヌブ
されおいるので、L2キダツシナ・セツトを䜿぀
お、L2キダツシナ行のアクセスが可胜なように
アドレス・ビツト25ず26を操䜜しなければならな
い。アドレスキヌがL2制埡装眮からアりトペ
ヌゞ・アドレスを受け取り、それを物理アドレス
に倉換し、L2キダツシナ・セツトず䞀緒にアり
トペヌゞ・アドレス・バツフアに保持する。L2
ミニ・デむレクトリ曎新アドレス・レゞスタがむ
ンペヌゞ・アドレス・バツフアからセツトされ、
L2キダツシナ・セツトをL2制埡装眮から受け取
る。アドレスキヌは、L3メモリ行の曞蟌みの
準備ずしお、BSU制埡装眮にアりトペヌゞ物理
アドレスを転送する。メモリ制埡装眮が、眮換さ
れた行の状況を受け取る。廃棄する必芁があるの
で、メモリの曎新が完了するたで、メモリ蚘憶装
眮はL3資源を解攟するこずができない。むンペ
ヌゞに䜿われたのず同じメモリ・ポヌトに察しお
廃棄が行なわれるこずが保蚌される。メモリ制埡
装眮は、このプロセツサに関連するL2ミニ・デ
むレクトリ曎新アドレス・レゞスタを甚いおL2
ミニ・デむレクトリを曎新するコマンドを、アド
レスキヌに転送する。次いで、メモリ制埡装眮
は珟動䜜を完了枈みずマヌクし、芁求偎プロセツ
サが再床メモリ資源優先順䜍に入るこずを蚱す。
BSU制埡装眮は、眮換されたL2キダツシナ行が
倉曎されおいるこずを知぀お、アドレスキヌか
らアりトペヌゞ・アドレスを受け取぀た埌、廃棄
手順を開始しお、遞択されたメモリ・ポヌトに
L2キダツシナ・デヌタ・フロヌを介しお䞞行
曞蟌みコマンドずアドレスを転送する。デヌタ
は、アりトペヌゞ・バツフアからメモリに䞀時に
16バむトず぀転送される。最埌のカツドワヌドが
メモリに転送された埌、BSU制埡装眮はメモリ
制埡装眮に動䜜終了を転送する。メモリ制埡装眮
は、BSU制埡装眮から動䜜終了を受け取るず、
L3ポヌトを解攟しお、メモリ・ポヌトぞのオヌ
バヌラツプしたアクセスを可胜にする。
2.1.6 蚘憶装眮取出し及びロツク、TLBヒツト、
アクセス䟋倖なし、L1キダツシナ・ヒツトたた
はミス、L2キダツシナ・ヒツト 実行ナニツトが、L1オペランド・キダツシナ
に䞻蚘憶装眮取出し及びロツク芁求を出す。セツ
ト連想匏TLB探玢で、その芁求によ぀お提瀺さ
れた論理アドレスに察する、アクセス䟋倖なしの
絶察アドレスがもたらされる。むンタヌロツクさ
れた曎新は、L2制埡装眮によ぀お凊理される。
L2キダツシナ・レベルにダブルワヌド・ロツ
ク・レゞスタがあるが、L1キダツシナが芁求さ
れたデヌタを実行ナニツトに戻す前にセツトされ
なければならない。したが぀お、L1制埡装眮は
取出し及びロツク芁求を必ずL1キダツシナ・ミ
スずしお扱い、その芁求をL2制埡装眮に転送し、
L2キダツシナからのデヌタを期埅する。そのデ
ヌタが戻るず、ロツクが蚱可されたこずをL1制
埡装眮に通知するこずになる。L1キダツシナ・
デむレクトリの探玢でキダツシナ䞭にデヌタが芋
぀かり、L1ヒツトずな぀た堎合、それはプロセ
ツサに察するL1ミスずしお扱われるが、そのL1
キダツシナ・セツトはL1キダツシナ・むンペヌ
ゞ芁求の䞀郚ずしおL2制埡装眮に転送される。
デむレクトリ探玢の結果、L1キダツシナ・ミス
にな぀た堎合、L1キダツシナ行眮換アルゎリズ
ムがむンペヌゞ・デヌタを受け取るためにその
L1キダツシナ・セツトを遞択し、このキダツシ
ナ・セツトがL2制埡装眮に転送される。同時に、
L1キダツシナに察するセツト連想匏読取りが行
なわれる。この蚘憶装眮芁求が出される前に蚘憶
埅ち行列がフラツシナされたので、保留䞭の蚘憶
の衝突は存圚し埗ない。実行ナニツトはデヌタが
利甚可胜になるのを埅぀おから続行する。ロツ
ク・レゞスタをセツトしなければならず、L1キ
ダツシナぞのむンペヌゞが必芁なので、L1キダ
ツシナは䞻蚘憶装眮取出し及びロツク芁求ず絶察
アドレスのビツト28をL2キダツシナに転送
する。次のサむクルで、眮換すべきL1キダツシ
ナ行のL1キダツシナ・セツトが、L1オペラン
ド・キダツシナ識別子ず䞀緒にL2キダツシナに
転送される。遞択された眮換項目がL1オペラン
ド・キダツシナ・デむレクトリ䞭で無効にされ
る。L2キダツシナの優先順䜍により、このプロ
セツサ取出し及びロツク芁求が凊理すべく遞択さ
れる。L2制埡装眮は、プロセツサL2キダツシナ
取出しコマンドずL2キダツシナ合同匏をL2キダ
ツシナ制埡装眮に転送し、プロセツサL2キダツ
シナ取出し及びロツク・コマンドをメモリ蚘憶装
眮に転送する。芁求偎プロセツサのL1キダツシ
ナぞのむンペヌゞが必芁ずなる。L2キダツシ
ナ・ヒツトをもたらしたL2キダツシナ・デむレ
クトリの探玢から、次の぀の条件のいずれかが
生じる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ヒツトずなるが、代替プロセツサの、
蚂正䞍胜蚘憶装眮゚ラヌ暙識が掻動状態の凍結レ
ゞスタ、たたは蚂正䞍胜蚘憶装眮゚ラヌ暙識が掻
動状態の回線保留レゞスタが、芁求されたL2キ
ダツシナ行に察しおセツトされる。L2制埡装眮
は、蚂正䞍胜な蚘憶装眮゚ラヌを䌎う凍結たたは
回線保留が解陀されるたで、この取出し及びロツ
ク芁求を保留にする。蚘憶埅ち行列が空であり、
取出し及びロツク芁求がコマンド・バツフア䞭で
保留にな぀おいるので、このプロセツサに察する
次の芁求がL2制埡装眮の凊理を受けるこずはで
きない。アドレスキヌに情報は転送されない。
L2キダツシナ行状況ずキダツシナ・セツトがL2
キダツシナ制埡装眮に転送され、キダツシナ・セ
ツト修食子がL2キダツシナに転送され、L2キダ
ツシナ行状況がメモリ制埡装眮に転送される。蚂
正䞍胜蚘憶装眮゚ラヌの衝突を䌎う代替プロセツ
サの凍結たたは回線保留のため、匷制的にロツク
状況になる。蚂正䞍胜蚘憶装眮゚ラヌの衝突を䌎
う凍結たたは回線保留のために、L1行アレむの
曎新が阻止される。L2キダツシナ制埡装眮が、
プロセツサL2キダツシナ取出しコマンドずL2キ
ダツシナ合同匏を受け取り、L2キダツシナに察
するアクセスを開始する。L2キダツシナ制埡装
眮がそのコマンドをL2デヌタ・フロヌに転送し
お、指定された合同匏の所で぀のL2キダツシ
ナ・セツトが読み取られる。所期の64バむトの
L1キダツシナ行を埗るには、぀の読取りサむ
クルを芁する。第の読取りサむクルで、プロセ
ツサが芁求するダブルワヌドを含む32バむトがも
たらされる。L2キダツシナ制埡装眮は、L2ヒツ
ト及びロツクずいうL2キダツシナ行状況を受け
取るず、芁求偎L1キダツシナぞのデヌタ転送を
阻止し、コマンドをドロツプする。メモリ制埡装
眮がL2コマンドずL3ポヌト識別を受け取る。L2
ヒツト及びロツクずいうL2キダツシナ行状況を
受け取るず、その芁求はドロツプされる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ヒツトにな぀たが、代替プロセツサの
ロツク・レゞスタが、芁求されたダブルワヌドに
察しおセツトされる。L2制埡装眮は、ロツクが
解陀されるたで、この取出し及びロツク芁求を保
留にする。蚘憶埅ち行列が空であり、か぀取出し
及びロツク芁求がコマンド・バツフア䞭で保留に
な぀おいるので、このプロセツサに察する次の芁
求がL2制埡装眮の凊理を受けるこずはできない。
アドレスキヌに情報は転送されない。L2キダ
ツシナ行状況及びキダツシナ・セツトがL2キダ
ツシナ制埡装眮に転送され、キダツシナ・セツト
修食子がL2キダツシナに転送され、L2キダツシ
ナ行状況がメモリ制埡装眮に転送される。代替プ
ロセツサのロツク衝突のため、匷制的にロツク状
況になる。ロツク衝突のため、L1状況アレむの
曎新が阻止される。L2キダツシナ制埡装眮が、
プロセツサL2キダツシナ取出しコマンドずL2キ
ダツシナ合同匏を受け取り、L2キダツシナに察
するアクセスを開始する。L2キダツシナ制埡装
眮がそのコマンドをL2デヌタ・フロヌに転送し
お、指定された合同匏の所で぀のL2キダツシ
ナ・セツトが読み取られる。所期の64バむトの
L1キダツシナ行を埗るには、぀の読取りサむ
クルを芁する。第の読取りサむクルで、プロセ
ツサが芁求するダブルワヌドを含む32バむトがも
たらされる。L2キダツシナ制埡装眮は、L2ヒツ
ト及びロツクずいうL2キダツシナ行状況を受け
取るず、芁求偎L1キダツシナぞのデヌタ転送を
阻止し、コマンドをドロツプする。メモリ制埡装
眮がL2コマンドずL3ポヌト識別を受け取る。L2
ヒツト及びロツクずいうL2キダツシナ行状況を
受け取るず、その芁求はドロツプされる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ヒツトになる。参照ビツト・セツト・
コマンドにより、絶察アドレスがアドレスキヌ
に転送される。L2キダツシナ行状況ずキダツシ
ナ・セツトがL2キダツシナ制埡装眮に転送され、
キダツシナ・セツト修食子がL2キダツシナに転
送され、L2キダツシナ行状況がメモリ制埡装眮
に転送される。この芁求に察しお、絶察アドレス
のビツト28ずL2キダツシナ・セツトずから
なるプロセツサのロツク・レゞスタが蚭定され
る。芁求偎プロセツサのL1オペランド・キダツ
シナのL1状況アレむが、L1オペランド・キダツ
シナ内にL1キダツシナ行が存圚するこずを反映
するように曎新される。L1キダツシナ合同匏を
䜿぀おL1オペランド状況アレむがアドレスされ、
L2キダツシナ・セツトず高䜍合同匏が、プロセ
ツサ取出し及びロツク芁求ず共に転送されたL1
オペランド・キダツシナ・セツトによ぀お遞択さ
れた項目に入れるデヌタずしお䜿われる。L2キ
ダツシナ制埡装眮がプロセツサL2キダツシナ取
出しコマンドずL2キダツシナ合同匏を受け取぀
お、L2キダツシナに察するアクセスを開始する。
L2キダツシナ制埡装眮がそのコマンドをL2デヌ
タ・フロヌに転送しお、指定された合同匏の所で
぀のL2キダツシナ・セツトが読み取られる。
所期の64バむトのL1キダツシナ行を埗るために
぀の読取りサむクルを芁する。第の読取りサ
むクルで、プロセツサが芁求するダブルワヌドを
含む32バむトがもたらされる。L2キダツシナ制
埡装眮は、L2ヒツト及び非ロツクずいうL2キダ
ツシナ行状況を受け取るず、そのL2キダツシ
ナ・セツトを䜿぀お、各読取りサむクルで適切な
32バむトを遞択し、最初に芁求されたダブルワヌ
ドから順に転送サむクルごずにバむトず぀芁
求偎L1キダツシナにゲヌトする。凊理が再開さ
れる間に、キダツシナがロヌドされ、続いおL1
キダツシナ・デむレクトリが倉曎されお、L1キ
ダツシナのむンペヌゞ動䜜が完了する。メモリ制
埡装眮がL2コマンドずL3ポヌト識別を受け取る。
L2ヒツト及び非ロツクずいうL2キダツシナ行状
況を受け取るず、その芁求はドロツプされる。ア
ドレスキヌが、参照ビツトを曎新するために絶
察アドレスを受け取る。プロセツサ取出し及びロ
ツク芁求が芁求するL1キダツシナ行を含む4Kバ
むトのペヌゞに察する参照ビツトが“”にセツ
トされる。
2.1.7 蚘憶装眮取出し及びロツク、TLBヒツト、
アクセス䟋倖なし、L1キダツシナ・ミス、L2キ
ダツシナ・ミス 実行ナニツトが、L1オペランド・キダツシナ
に䞻蚘憶装眮取出し及びロツク芁求を出す。セツ
ト連想匏TLB探玢で、その芁求によ぀お提瀺さ
れた論理アドレスに察する、アクセス䟋倖なしの
絶察アドレスがもたらされる。むンタヌロツクさ
れた曎新は、L2制埡装眮によ぀お凊理される。
L2キダツシナ・レベルにダブルワヌド・ロツ
ク・レゞスタがあるが、L1キダツシナが芁求さ
れたデヌタを実行ナニツトに戻す前にセツトされ
なければならない。したが぀お、L1制埡装眮は
取出し及びロツク芁求を必ずL1キダツシナ・ミ
スずしお扱い、その芁求をL2制埡装眮に転送し、
L2キダツシナからデヌタを期埅する。デヌタが
戻るず、ロツクが蚱可されたこずをL1制埡装眮
に通知するこずになる。デむレクトリの探玢で、
L1キダツシナ・ミスずなり、L1キダツシナ行眮
換アルゎリズムがむンペヌゞ・デヌタを受け取る
べくそのL1キダツシナ・セツトを遞択し、その
キダツシナ・セツトがL2制埡装眮に転送される。
L1キダツシナに察するセツト連想匏読取りが同
時に実斜される。この蚘憶装眮芁求を出す前に蚘
憶埅ち行列がフラツシナされたので、保留䞭の蚘
憶衝突は存圚し埗ない。実行ナニツトは、デヌタ
が利甚可胜になるのを埅぀おから続行する。ロツ
ク・レゞスタがセツトされなければならず、か぀
L1キダツシナぞのむンペヌゞが必芁なので、L1
キダツシナはL2キダツシナに䞻蚘憶装眮取出し
及びロツク芁求ず絶察アドレスのビツト28を
転送する。次のサむクルで、L1キダツシナ行の
眮換すべきL1キダツシナ・セツトが、L1オペラ
ンド・キダツシナ識別子ず䞀緒にL2キダツシナ
に転送される。遞択された眮換項目がL1オペラ
ンド・キダツシナ・デむレクトリで無効にされ
る。L2キダツシナの優先順䜍により、このプロ
セツサ取出し及びロツク芁求が凊理すべく遞択さ
れる。L2制埡装眮は、プロセツサL2キダツシナ
取出しコマンドずL2キダツシナ合同匏をL2キダ
ツシナ制埡装眮に転送し、プロセツサL2キダツ
シナ取出し及びロツク・コマンドをメモリ制埡装
眮に転送する。芁求偎プロセツサのL1キダツシ
ナぞのむンペヌゞが必芁ずされる。L2キダツシ
ナ・ミスをもたらしたL2キダツシナ・デむレク
トリの探玢から、次の぀の条件のどちらかが生
じる。L2キダツシナ・ミスの結果、取出し及び
ロツク芁求は保留にされ、芁求されたL3メモリ
行に察するむンペヌゞが行なわれる間、他の芁求
がL2キダツシナで凊理される。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ミスにな぀たが、代替プロセツサに察
する同じL2キダツシナ行ぞの以前のL2キダツシ
ナ・むンペヌゞが保留にな぀おいる。L2制埡装
眮は、以前のむンペヌゞ芁求が完了するたで、こ
の取出し及びロツク芁求を保留にする。蚘憶埅ち
行列が空であり、か぀取出し及びロツク芁求がコ
マンド・バツフア䞭に保留にな぀おいるので、こ
のプロセツサに察する次の芁求が、L2制埡装眮
の凊理を受けるこずはできない。アドレスキヌ
に情報は転送されない。L2キダツシナ行状況及
びキダツシナ・セツトがL2キダツシナ制埡装眮
に転送され、キダツシナ・セツト修食子がL2キ
ダツシナに転送され、L2キダツシナ行状況がメ
モリ制埡装眮に転送される。以前のむンペヌゞ凍
結の衝突のため、匷制的にロツク状況になる。
L2キダツシナ・ミスのため、L1キダツシナ状況
アレむの曎新が阻止される。L2キダツシナ制埡
装眮が、プロセツサL2キダツシナ取出しコマン
ドずL2キダツシナ合同匏を受け取り、L2キダツ
シナに察するアクセスを開始する。L2キダツシ
ナ制埡装眮がそのコマンドをL2デヌタ・フロヌ
に転送しお、指定された合同匏の所で぀のL2
キダツシナ・セツトが読み取られる。所期の64バ
むトのL1キダツシナ行を埗るには、぀の読取
りサむクルを芁する。第の読取りサむクルで、
プロセツサが芁求されるダブルワヌドを含む32バ
むトがもたらされる。L2キダツシナ制埡装眮は、
L2ミス及びロツクずいうL2キダツシナ行状況を
受け取るず、芁求偎L1キダツシナぞのデヌタ転
送を阻止し、コマンドをドロツプする。メモリ制
埡装眮がL2コマンドずL3ポヌト識別を受け取る。
L2ミス及びロツクずいうL2キダツシナ行状況を
受け取るず、その芁求はドロツプされる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ミスになる。L2制埡装眮は、この取
出し及びロツク芁求を保留にし、プロセツサ・む
ンペヌゞ凍結レゞスタをセツトする。蚘憶埅ち行
列が空であり、か぀取出し及びロツク芁求はL2
キダツシナ・ミスのため保留にな぀おいるので、
このプロセツサに察する次の芁求が、L2制埡装
眮の凊理を受けるこずはできない。アドレスキ
ヌに絶察アドレスが転送される。L2キダツシナ
行状況及びキダツシナ・セツトがL2キダツシナ
制埡装眮に転送され、キダツシナ・セツト修食子
がL2キダツシナに転送され、L2キダツシナ行状
況がメモリ制埡装眮に転送される。この芁求に察
しお、絶察アドレスのビツト28ずL2キダツ
シナ・セツトからなるプロセツサのロツク・レゞ
スタが蚭定される。L2キダツシナ・ミスのため、
L1状況アレむの曎新が阻止される。L2キダツシ
ナ制埡装眮が、プロセツサL2キダツシナ取出し
コマンドずL2キダツシナ合同匏を受け取り、L2
キダツシナに察するアクセスを開始する。L2キ
ダツシナ制埡装眮がそのコマンドをL2デヌタ・
フロヌに転送しお、指定された合同匏の所で぀
のL2キダツシナ・セツトが読み取られる。所期
の64バむトのL1キダツシナ行を読み取るには、
぀の読取りサむクルを芁する。第の読取りサ
むクルで、プロセツサが芁求するダブルワヌドを
含む32バむトがもたらされる。L2キダツシナ制
埡装眮は、L2ミス及び非ロツクずいうL2キダツ
シナ行状況を受け取るず、芁求偎L1キダツシナ
ぞのデヌタ転送を阻止し、コマンドをドロツプす
る。メモリ制埡装眮がL2コマンドずL3ポヌト識
別を受け取る。L2ミス及び非ロツクずいうL2キ
ダツシナ行状況を受け取るず、その芁求は必芁な
L3メモリ・ポヌトに察する優先順䜍に入る。む
ンペヌゞ・バツフアアりトペヌゞ・バツフアの
察を含めおすべおの資源が䜿甚可胜なずき、その
プロセツサに察するL3取出しアクセスを開始す
るコマンドがBSU制埡装眮に転送される。メモ
リ制埡装眮は、L2制埡装眮に、保留䞭のむンペ
ヌゞの堎合に通垞行なわれるようにL2デむレク
トリ状況をセツトするよう指瀺する。アドレス
キヌが絶察アドレスを受け取る。芁求されたL2
キダツシナ行を含む4Kバむトのペヌゞに察する
参照ビツトが“”にセツトされる。絶察アドレ
スがL3物理アドレスに倉換される。L2キダツシ
ナ・ミスの結果、むンタヌプヌスが䜿甚可胜に
なるずすぐ、物理アドレスがBSU制埡装眮に転
送される。BSU制埡装眮は、メモリ制埡コマン
ドずアドレスキヌのL3物理アドレスを受け取
るず、そのコマンドずアドレスを䞻蚘憶装眮に送
り、所期のポヌトのメモリ・カヌドを遞択しお、
L3メモリ・ポヌトの128バむトの取出しを開始す
る。デヌタが、そのL3メモリ・ポヌトから倚重
コマンドアドレス及びデヌタ・むンタヌプヌ
スを介しお、䞀時に16バむトず぀転送される。
128バむトのL2キダツシナ行を埗るには、L3メモ
リから回の転送が必芁である。カツドワヌド転
送の順序は、その取出しアクセスで芁求されたダ
ブルワヌドを含むカツドワヌドから始たる。次の
回の転送にL1キダツシナ行の残りの郚分が含
たれる。最埌の回の転送には、L2キダツシナ
行の残り郚分が含たれる。プロセツサが垌望する
デヌタは、L2キダツシナを受け取぀おL2キダツ
シナ・むンペヌゞ・バツフアにロヌドされたず
き、L1キダツシナに転送される。凊理が再開す
る間に、キダツシナがロヌドされ、それに続いお
L1キダツシナ・デむレクトリが曎新されお、L1
キダツシナ・むンペヌゞ動䜜が完了する。L2キ
ダツシナ・むンペヌゞ・バツフアぞの最埌のデヌ
タ転送が完了する間に、BSU制埡装眮は圓該の
プロセツサ・むンペヌゞ完了をL2制埡装眮に報
告する。L2キダツシナぞのデヌタ転送の間、ア
ドレスキヌがL3メモリの蚂正䞍胜゚ラヌ行を
監芖する。むンペヌゞ凊理䞭に蚂正䞍胜な゚ラヌ
が怜出された堎合、いく぀かの機胜が実行され
る。L1キダツシナぞのダブルワヌドの転送ごず
に、同時にデヌタの状況を識別するL3蚂正䞍胜
゚ラヌ信号が転送される。L2キダツシナ行に含
たれる残りのカツドワヌドの状況も芁求偎プロセ
ツサに報告される。プロセツサは、あるむンペヌ
ゞ芁求に぀いお、せいぜい個の蚘憶装眮蚂正䞍
胜゚ラヌ衚瀺、すなわちアドレスキヌで怜出さ
れた最初の゚ラヌ衚瀺を受け取る。アドレスキ
ヌで怜出された最初の蚘憶装眮蚂正䞍胜゚ラヌの
ダブルワヌド・アドレスが、芁求偎プロセツサに
察しお蚘録される。そのプロセツサが芁求した
L1キダツシナ行䞭のいずれかのデヌタに察しお
蚘憶装眮蚂正䞍胜゚ラヌが生じた堎合、蚘憶装眮
蚂正䞍胜゚ラヌを凊理するための暙識がセツトさ
れる。最埌に、L2キダツシナ・むンペヌゞ・バ
ツフアに転送されたいずれかのデヌタに察しお蚂
正䞍胜゚ラヌが生じた堎合は、アドレスキヌは
L2制埡装眮に、L2キダツシナぞのむンペヌゞの
完了を劚げる信号を送る。L2キダツシナの優先
順䜍により、このプロセツサに察するむンペヌゞ
完了が凊理すべく遞択される。L2制埡装眮は、
むンペヌゞ・バツフア曞蟌みコマンドずL2キダ
ツシナ合同匏をL2キダツシナ制埡装眮に送り、
むンペヌゞ完了状況の回答をメモリ制埡装眮に送
る。L2キダツシナ・デむレクトリの探玢から、
次の぀の条件のいずれかが生じる。
ケヌス  L2キダツシナ・むンペヌゞ・バツフアぞのむ
ンペヌゞの際に、L3蚘憶装眮蚂正䞍胜゚ラヌが
怜出された。L2制埡装眮は、むンペヌゞ・バツ
フア䞭に䞍良デヌタが入぀おいるこずを知぀お、
L2キダツシナ・デむレクトリの曎新を阻止する。
このL2キダツシナ・ミス・むンペヌゞに察しお
蚭定された凍結レゞスタず、芁求されたダブルワ
ヌドに関連するロツク・レゞスタがクリアされ
る。蚘憶装眮蚂正䞍胜゚ラヌを報告するため、そ
のむンペヌゞを芁求したプロセツサに察するL1
オペランド・キダツシナ暙識がセツトされる。ア
ドレスキヌに情報は転送されない。通垞なら
L2キダツシナ制埡装眮及びメモリ制埡装眮に転
送されるL2キダツシナ行状況が、匷制的にロツ
ク及び未倉曎になる。遞択されたL2キダツシ
ナ・セツトがL2キダツシナ制埡装眮に転送され、
キダツシナ・セツト修食子がL2キダツシナに転
送される。L1状況アレむは倉曎されない。L2キ
ダツシナ制埡装眮がむンペヌゞ・バツフア曞蟌み
コマンドを受け取り、L2制埡装眮からの状況を
埅぀おL2キダツシナ・むンペヌゞを完了すべく、
L2キダツシナ行の曞蟌みの準備をする。L2キダ
ツシナ制埡装眮は、L2キダツシナ・セツトず、
ロツク及び未倉曎ずいう行状況を受け取り、この
むンペヌゞ・バツフア曞蟌みコマンドに関連する
L2キダツシナ・むンペヌゞ・バツフアに関連す
る制埡をリセツトする。L2キダツシナの曎新が
取り消され、BSU制埡装眮がメモリ制埡装眮に
動䜜終了を転送する。メモリ制埡装眮はロツク及
び未倉曎ずいうL2キダツシナ行状況を受け取り、
プロセツサ・むンペヌゞ芁求で保持されおいた資
源を解攟する。L2ミニ・デむレクトリは曎新さ
れない。
ケヌス  L2制埡装眮が、眮換すべきL2キダツシナ行を
遞択する。この堎合、眮換される行の状況から、
それが倉曎されおいず、したが぀お廃棄する必芁
はないこずが刀明する。L2デむレクトリが、新
しいL2キダツシナ行が存圚するこずを反映する
ように曎新される。このL2キダツシナ・ミス・
むンペヌゞに察しお蚭定された凍結レゞスタがク
リアされる。遞択されたL2キダツシナ・セツト
がアドレスキヌずL2キダツシナ制埡装眮に転
送される。眮換されたL2キダツシナ行の状況が
L2キダツシナ制埡装眮ずメモリ制埡装眮に転送
され、キダツシナ・セツト修食子がL2キダツシ
ナに転送される。構成内のすべおのL1キダツシ
ナに察するL1状況アレむが、眮換されたL2キダ
ツシナ行のコピヌがあるかどうか怜査される。コ
ピヌが芋぀か぀た堎合、圓該の無効化芁求がL1
キダツシナに転送される。眮換されたL2キダツ
シナ行に察するL1コピヌ状況が、L1キダツシナ
状況からクリアされる。芁求偎プロセツサのL1
オペランド・キダツシナのL1状況アレむが、そ
のL1オペランド・キダツシナにL1キダツシナ行
が存圚するこずを反映するように曎新される。
L1キダツシナ合同匏を甚いおL1オペランド状況
アレむがアドレスされ、L2キダツシナ・セツト
ず高䜍合同匏が、プロセツサ取出し及びロツク芁
求ず䞀緒に転送されたL1オペランド・キダツシ
ナ・セツトによ぀お遞択された項目に入れるデヌ
タずしお䜿われる。L2キダツシナ制埡装眮はむ
ンペヌゞ・バツフア曞蟌みコマンドを受け取り、
L2キダツシナ制埡装眮からの状況を埅぀おL2キ
ダツシナ・むンペヌゞを完了すべく、L2キダツ
シナ行の曞蟌みの準備をする。L2キダツシナ制
埡装眮は、L2キダツシナ・セツトず眮換された
行の状況を受け取る。眮換された行は倉曎されお
いないので、L2キダツシナ制埡装眮はL2キダツ
シナに、むンペヌゞ・バツフアがL2キダツシナ
に曞き蟌たれるず通知する。これは䞞行の曞蟌
みであり、キダツシナ・セツトがむンタヌリヌブ
されおいるので、L2キダツシナ・セツトを䜿぀
お、L2キダツシナ行の曞蟌みが可胜なようにア
ドレス・ビツト25ず26を操䜜しなければならな
い。BSU制埡装眮がメモリ制埡装眮に動䜜終了
を転送する。アドレスキヌがL2制埡装眮から
L2キダツシナ・セツトを受け取る。L2ミニ・デ
むレクトリ曎新アドレス・レゞスタがむンペヌ
ゞ・アドレス・バツフアからセツトされ、L2キ
ダツシナ・セツトをL2制埡装眮から受け取る。
メモリ制埡装眮が眮換された行の状況を受け取
る。廃棄する必芁がないので、メモリ制埡装眮は
むンペヌゞ芁求で保持されおいた資源を解攟す
る。メモリ制埡装眮は、このプロセツサに関連す
るL2ミニ・デむレクトリ曎新アドレス・レゞス
タを甚いおL2ミニ・デむレクトリを曎新するコ
マンドを、アドレスキヌに転送する。次いで、
メモリ制埡装眮が珟動䜜を完了枈みずマヌクし、
芁求偎プロセツサが再床メモリ資源優先順䜍に入
るこずを蚱す。
ケヌス  L2制埡装眮が、眮換すべきL2キダツシナ行を
遞択する。この堎合、眮換される行の状況から、
それが倉曎されおおり、したが぀お廃棄する必芁
があるこずが刀明する。L2デむレクトリが、新
しいL2キダツシナ行が存圚するこずを反映する
ように曎新される。このL2キダツシナ・ミス・
むンペヌゞに察しお蚭定された凍結レゞスタがク
リアされる。デむレクトリから読み取られたアド
レスが、遞択されたL2キダツシナ・セツトず䞀
緒にアドレスキヌに転送される。遞択された
L2キダツシナ・セツトがL2制埡装眮に転送され
る。眮換されたL2キダツシナ行の状況がL2制埡
装眮ずメモリ制埡装眮に転送され、キダツシナ・
セツト修食子がL2キダツシナに転送される。構
成内のすべおのL1キダツシナに察するL1状況ア
レむが、眮換されたL2キダツシナ行のコピヌが
あるかどうか怜査される。コピヌが芋぀か぀た堎
合、圓該の無効化芁求がL1キダツシナに転送さ
れる。眮換されたL2キダツシナ行に察するL1コ
ピヌ状況が、L1キダツシナ状況からクリアされ
る。芁求偎プロセツサのL1オペランド・キダツ
シナのL1状況アレむが、L1オペランド・キダツ
シナにL1キダツシナ行が存圚するこずを反映す
るように曎新される。L1キダツシナ合同匏を甚
いおL1オペランド状況アレむがアドレスされ、
L2キダツシナ・セツトず高䜍合同匏が、プロセ
ツサ取出し及びロツク芁求ず䞀緒に転送された
L1オペランド・キダツシナ・セツトによ぀お遞
択される項目に入れるデヌタずしお䜿われる。
L2制埡装眮はむンペヌゞ・バツフア曞蟌みコマ
ンドを受け取り、L2制埡装眮からの状況を埅぀
おL2キダツシナ・むンペヌゞを完了すべく、L2
キダツシナ行の曞蟌みの準備をする。L2キダツ
シナ制埡装眮はL2キダツシナ・セツトず眮換さ
れた行の状況を受け取る。眮換された行は倉曎さ
れおいるので、L2キダツシナ制埡装眮はL2キダ
ツシナに、むンペヌゞ・バツフアのデヌタをL2
キダツシナに曞き蟌む前に、そのむンペヌゞ・バ
ツフアず察にな぀たアりトペヌゞ・バツフアに察
する䞞行の読取りが必芁なこずを通知する。こ
れは䞞行のアクセスであり、キダツシナ・セツ
トはむンタヌリヌブされおいるので、L2キダツ
シナ・セツトを䜿぀お、L2キダツシナ行のアク
セスが可胜なようにアドレス・ビツト25ず26を操
䜜しなければならない。アドレスキヌがL2制
埡装眮からアりトペヌゞ・アドレスを受け取り、
それを物理アドレスに倉換し、L2キダツシナ・
セツトず䞀緒にアりトペヌゞ・アドレス・バツフ
アに保持する。L2ミニ・デむレクトリ曎新アド
レス・レゞスタがむンペヌゞ・アドレス・バツフ
アからセツトされ、L2キダツシナ・セツトをL2
制埡装眮から受け取る。アドレスキヌは、L3
メモリ行の曞蟌みの準備ずしお、BSU制埡装眮
にアりトペヌゞ物理アドレスを転送する。メモリ
制埡装眮が、眮換された行の状況を受け取る。廃
棄する必芁があるので、メモリの曎新が完了する
たで、メモリ蚘憶装眮はL3資源を解攟するこず
ができない。むンペヌゞに䜿われたのず同じメモ
リ・ポヌトに察しお廃棄が行なわれるこずが保蚌
される。メモリ制埡装眮は、このプロセツサに関
連するL2ミニ・デむレクトリ曎新アドレス・レ
ゞスタを甚いおL2ミニ・デむレクトリを曎新す
るコマンドを、アドレスキヌに転送する。次い
で、メモリ制埡装眮は珟動䜜を完了枈みずマヌク
し、芁求偎プロセツサが再床メモリ資源優先順䜍
に入るこずを蚱す。BSU制埡装眮は、眮換され
たL2キダツシナ行が倉曎されおいるこずを知぀
お、アドレスキヌからアりトペヌゞ・アドレス
を受け取぀た埌、廃棄手順を開始しお、遞択され
たメモリ・ポヌトにL2キダツシナ・デヌタ・フ
ロヌを介しお䞞行曞蟌みコマンドずアドレスを
転送する。デヌタは、アりトペヌゞ・バツフアか
らメモリに䞀時に16バむトず぀転送される。最埌
のカツドワヌドがメモリに転送された埌、BSU
制埡装眮はメモリ制埡装眮に動䜜終了を転送す
る。メモリ制埡装眮は、BSU制埡装眮から動䜜
終了を受け取るず、L3メモリ・ポヌトを解攟し
お、メモリ・ポヌトぞのオヌバヌラツプしたアク
セスを可胜にする。
2.2 MP䞻蚘憶装眮蚘憶ルヌチン 2.2.1 蚘憶装眮蚘憶、TLBミス 実行ナニツトが、L1オペランド・キダツシナ
に蚘憶装眮蚘憶芁求を出す。セツト連想匏TLB
探玢で、その芁求によ぀お提瀺された論理アドレ
スに察する絶察アドレスがもたらされない。実行
ナニツトに動的アドレス倉換芁求が提瀺され、珟
蚘憶装眮動䜜は無効になる。TLBミスにより、
TLBからの比范すべき有効な絶察アドレスがな
いために、L1キダツシナ・デむレクトリ探玢の
結果がオヌバヌラむドされる。L1キダツシナに
察する曞蟌みが取り消される。TLBミスのため、
L1蚘憶埅ち行列はその芁求を埅ち行列に入れな
い。珟呜什に続く事前に取り出された呜什がある
堎合、論理アドレスの比范により、その呜什が蚘
憶芁求によ぀お倉曎されおいるかどうか怜査され
る。L1オペランド・キダツシナに察しおTLBミ
スが発生したので、その蚘憶芁求を完了するため
の有効が絶察アドレスは存圚しない。プログラム
蚘憶の比范怜査は阻止される。TLBミスのため、
蚘憶芁求はL2キダツシナに転送されない。ハヌ
ドり゚アで実行される呜什は、アドレス倉換に成
功した堎合、この呜什アドレスからプログラムの
実行が再開される。マむクロ呜什の蚘憶芁求で
は、アドレス倉換に成功した堎合、そのマむクロ
呜什が再実行される。どちらの堎合でも、L1制
埡装眮は、重耇する蚘憶芁求がL2蚘憶埅ち行列
に転送されるのを避けるために繰り返された蚘憶
芁求を埅ち行列に入れず、最初の新しい呜什芁求
でL1蚘憶埅ち行列の埅ち行列化を開始する。
2.2.2 蚘憶装眮蚘憶、TLBヒツト、アクセス䟋
倖 実行ナニツトが、L1オペランド・キダツシナ
に䞻蚘憶装眮蚘憶芁求を出す。セツト連想匏
TLB探玢で、その芁求によ぀お提瀺された論理
アドレスに察する絶察アドレスがもたらされる。
しかし、TLBアクセスの結果、アクセス䟋倖、
すなわち保護たたはアドレツシングが怜出され
る。実行ナニツトにアクセス䟋倖が通知され、珟
蚘憶装眮動䜜は無効になる。このアクセス䟋倖に
より、L1キダツシナ・デむレクトリ探玢の結果
がオヌバヌラむドされる。L1キダツシナに察す
る曞蟌みが取り消される。アクセス䟋倖のため、
L1蚘憶埅ち行列はその芁求を埅ち行列に入れな
い。珟呜什に続く事前に取り出された呜什がある
堎合、論理アドレスの比范により、その呜什が蚘
憶芁求によ぀お倉曎されおいるかどうか怜査され
る。アクセス䟋倖が発生したので、その蚘憶芁求
を完了するための有効な絶察アドレスは存圚しな
い。プログラム蚘憶の比范怜査は阻止される。珟
プログラムが異垞終了するので、蚘憶芁求はL2
蚘憶埅ち行列に転送されない。最終的に、この呜
什に関連する埅機䞭の蚘憶をパヌゞするプロセツ
サ回埩ルヌチンの䞀環ずしお、プロセツサL2ã‚€
ンタヌプヌスがマむクロコヌドによ぀おリセツ
トされる。
2.2.3 蚘憶装眮蚘憶、非順次、TLBヒツト、ア
クセス䟋倖なし、遅延蚘憶埅ち行列転送、L2キ
ダツシナ䜿甚䞭 実行ナニツトが、L1オペランド・キダツシナ
に非順次䞻蚘憶装眮蚘憶芁求を出す。セツト連想
匏TLB探玢で、その芁求によ぀お提瀺された論
理アドレスに察する、アドレス䟋倖なしの絶察ア
ドレスがもたらされる。L1キダツシナ・デむレ
クトリの探玢で、TLBからの絶察アドレスず䞀
臎したために、キダツシナ䞭にデヌタが芋぀か
り、L1ヒツトずな぀た堎合、遞択されたL1キダ
ツシナ・セツトに察する曞蟌みが可胜になる。ダ
ブルワヌド内の所期のバむトだけを曞き蟌むた
め、蚘憶バむト制埡フラグを甚いお、蚘憶芁求デ
ヌタが、L1キダツシナ合同匏及び遞択されたキ
ダツシナ・セツトに曞き蟌たれる。デむレクトリ
探玢で、TLBからの絶察アドレスず䞀臎しなか
぀たためにL1キダツシナ・ミスずな぀た堎合、
L1キダツシナの曞蟌みは取り消される。どちら
の堎合でも、蚘憶芁求はL1蚘憶埅ち行列に入れ
られる。埅ち行列項目の情報は、絶察アドレス、
デヌタ、蚘憶バむト・フラグ、及び蚘憶芁求のタ
むプ非順次蚘憶、順次蚘憶、動䜜終了からな
る。L2キダツシナ蚘憶埅ち行列ぞのプロセツサ
蚘憶芁求の転送は遅延される。次の぀の状況の
どんな組合せによ぀おも転送が遅延され埗る。第
に、蚘憶芁求はそれが蚘憶埅ち行列に入぀たの
ず同じ順序で凊理されなければならない。以前の
䜕らかのL1L2むンタヌプヌスの䜿甚䞭状態
のためにL1蚘憶埅ち行列埅機ポむンタがL1転送
ポむンタよりも倧きい堎合、その芁求は、先行す
る党項目がたず転送されおからでないずL2キダ
ツシナに転送できない。第に、L1キダツシナ
蚘憶埅ち行列埅機ポむンタはL1転送ポむンタず
等しいが、他のL1キダツシナぞのデヌタ転送、
たたはL2キダツシナからのL1キダツシナ行無効
化芁求のためにL1L2むンタヌプヌスが䜿甚
䞭である。第に、L2蚘憶埅ち行列が珟圚満杯
で、L1蚘憶埅ち行列から別の蚘憶芁求を受け入
れるこずができない。第に、おそらく浮動小数
点ナニツト䞭で、非同期の実行ナニツトの動䜜が
進行䞭であり、そのためにチ゚ツクポむントの凊
理が圱響を受ける。蚘憶芁求は、この動䜜の実行
䞭に、ただし別のチ゚ツクポむント期間に発生す
る。チ゚ツクポむント期間は順に完了するので、
蚘憶芁求は、前のチ゚ツクポむントが終了しおか
らでないず、L2キダツシナに転送されない。珟
呜什に続く事前に取り出された呜什がある堎合、
論理アドレスの比范により、その呜什が蚘憶芁求
によ぀お倉曎されおいるかどうか怜査される。等
しい堎合、呜什バツフアが無効になる。最終的
に、プロセツサ蚘憶芁求はL2キダツシナに転送
される。芁求を受け取り、蚘憶芁求で動䜜終了が
指瀺された時点で、このプロセツサに関連する
L2蚘憶埅ち行列が空の堎合、この芁求は、L2キ
ダツシナの優先順䜍によ぀お遞択されるず盎ちに
凊理を受けるこずができる。いずれの堎合にも、
L2蚘憶埅ち行列に芁求偎プロセツサに察する項
目が䜜成される。L2キダツシナ蚘憶埅ち行列は、
物理的に制埡郚分ずデヌタ郚分の぀の郚分に分
かれおいる。絶察アドレスず蚘憶芁求のタむプは
L2制埡機胜䞭に維持される。関連デヌタず蚘憶
バむト・フラグは、L2キダツシナ・デヌタ・フ
ロヌ機胜に埅ち行列ずしお入れられる。L2キダ
ツシナの優先順䜍によ぀お、このプロセツサ蚘憶
芁求は凊理すべく遞択されない。
2.2.4 蚘憶装眮蚘憶、非順次、TLBヒツト、ア
クセス䟋倖なし、L2キダツシナ・ヒツト 実行ナニツトが、L1オペランド・キダツシナ
に非順次䞻蚘憶装眮蚘憶芁求を出す。セツト連想
匏TLB探玢で、その芁求によ぀お提瀺された論
理アドレスに察する、アドレス䟋倖なしの絶察ア
ドレスがもたらされる。L1キダツシナ・デむレ
クトリの探玢で、TLBからの絶察アドレスず䞀
臎したために、キダツシナ䞭にデヌタが芋぀か
り、L1ヒツトずな぀た堎合、遞択されたL1キダ
ツシナ・セツトに察する曞蟌みが可胜になる。ダ
ブルワヌド内の所期のバむトだけを曞き蟌むた
め、蚘憶バむト制埡フラグを甚いお、蚘憶芁求デ
ヌタが、L1キダツシナ合同匏及び遞択されたキ
ダツシナ・セツトに曞き蟌たれる。デむレクトリ
探玢で、TLBからの絶察アドレスず䞀臎しなか
ったためにL1キダツシナ・ミスずな぀た堎合、
L1キダツシナの曞蟌みは取り消される。どちら
の堎合でも、蚘憶芁求はL1蚘憶埅ち行列に入れ
られる。埅ち行列項目の情報は、絶察アドレス、
デヌタ、蚘憶バむト・フラグ、及び蚘憶芁求のタ
むプ非順次蚘憶、順次蚘憶、動䜜終了からな
る。この芁求の前に蚘憶埅ち行列が空であるか、
たたはL1蚘憶埅ち行列埅機ポむンタが転送ポむ
ンタず等しく、か぀L1L2むンタヌプヌスが
䜿甚可胜な堎合、蚘憶芁求は盎ちにL2に転送さ
れる。そうでない堎合は、L1L2むンタヌプ
ヌスが䜿甚可胜な間、L1蚘憶埅ち行列転送ポむ
ンタがこの項目を遞択するたで、転送は遅延され
る。珟呜什に続き事前に取り出された呜什がある
堎合、論理アドレスの比范により、その呜什が蚘
憶芁求によ぀お倉曎されおいるかどうか怜査され
る。等しい堎合、呜什バツフアが無効になる。
L2制埡装眮が蚘憶芁求を受け取る。L2蚘憶埅ち
行列が空であり、か぀蚘憶芁求で動䜜終了が指瀺
された堎合、この芁求は、L2キダツシナの優先
順䜍によ぀お遞択されるず盎ちに凊理を受けるこ
ずができる。蚘憶埅ち行列が空であるが、蚘憶芁
求に動䜜終了が関連付けられおいない堎合、L2
キダツシナ優先順䜍に入る前に、動䜜終了を受け
取るたで蚘憶埅ち行列で埅機しなければならな
い。このプロセツサに察するL2蚘憶埅ち行列が
空でない堎合は、この芁求は、このプロセツサに
察するL2キダツシナぞの先行するすべおの蚘憶
が完了するたで、蚘憶埅ち行列で埅機しなければ
ならない。いずれの堎合にも、L2蚘憶埅ち行列
に芁求偎プロセツサに察する項目が䜜成される。
L2キダツシナ蚘憶埅ち行列は、物理的に制埡郚
分ずデヌタ郚分の぀の郚分に分かれおいる。絶
察アドレスず蚘憶芁求のタむプはL2制埡機胜䞭
に維持される。関連デヌタず蚘憶バむト・フラグ
は、L2キダツシナ・デヌタ・フロヌ機胜に埅ち
行列ずしお入れられる。L2キダツシナの優先順
䜍によりこのプロセツサ蚘憶芁求は凊理すべく遞
択される。L2制埡装眮は、プロセツサL2キダツ
シナ蚘憶コマンドずL2キダツシナ合同匏をL2キ
ダツシナ制埡装眮に転送し、プロセツサL2キダ
ツシナ蚘憶コマンドをメモリ制埡装眮に転送す
る。L1オペランド・キダツシナはストアスルヌ
型キダツシナなので、元の蚘憶芁求のL1キダツ
シナ状況がヒツトであろうずミスであろうず、
L1キダツシナぞのむンペヌゞは䞍芁である。L2
制埡装眮は、このプロセツサに察するL2キダツ
シナ蚘憶埅ち行列の制埡郚分から、この蚘憶芁求
をはずす。L2キダツシナ・ヒツトをもたらした
L2キダツシナ・デむレクトリの探玢から、次の
぀の条件のいずれかが生じる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ヒツトにな぀たが、代替プロセツサの
蚂正䞍胜蚘憶装眮゚ラヌ暙識が掻動状態の凍結レ
ゞスタ、たたは蚂正䞍胜蚘憶装眮゚ラヌ暙識が掻
動状態の回線保留レゞスタが、芁求されたL2キ
ダツシナ行に察しおセツトされる。L2制埡装眮
は、蚂正䞍胜な蚘憶装眮゚ラヌを䌎う凍結たたは
回線保留が解陀されるたで、この蚘憶芁求を保留
にする。蚘憶芁求は、このプロセツサに察する
L2キダツシナ蚘憶埅ち行列の制埡郚分に埩元さ
れる。このプロセツサに察するコマンド・バツフ
ア芁求は、䟝然ずしおL2制埡装眮の凊理を受け
るこずができる。アドレスキヌに情報は転送さ
れない。L2キダツシナ行状況及びキダツシナ・
セツトがL2キダツシナ制埡装眮に転送され、キ
ダツシナ・セツト修食子がL2キダツシナに転送
され、L2キダツシナ行状況がメモリ制埡装眮に
転送される。蚂正䞍胜蚘憶装眮゚ラヌ衝突を䌎う
代替プロセツサの凍結たたは回線保留のため、匷
制的にロツク状況になる。蚂正䞍胜蚘憶装眮゚ラ
ヌ衝突を䌎う凍結たたは回線保留のため、L1状
況アレむの比范が阻止される。蚂正䞍胜蚘憶装眮
゚ラヌ衝突を䌎う凍結たたは回線保留のため、
L2制埡装眮は芁求偎プロセツサのL1キダツシナ
ぞの呜什完了の転送を阻止する。L2キダツシナ
制埡装眮が、プロセツサL2キダツシナ蚘憶コマ
ンドずL2キダツシナ合同匏を受け取り、L2キダ
ツシナに察するアクセスを開始する。L2キダツ
シナ制埡装眮がそのコマンドをL2デヌタ・フロ
ヌに転送しお、L2蚘憶埅ち行列から最も叀い項
目をはずし、L2曞蟌みバツフアを介しおL2キダ
ツシナに曞き蟌む。L2キダツシナ制埡装眮は、
L2ヒツト及びロツクずいうL2キダツシナ行状況
を受け取るず、デヌタ蚘憶埅ち行列項目の埅機解
陀ずL2キダツシナの曞蟌みを取り消す。メモリ
制埡装眮がL2コマンドずL3ポヌト識別を受け取
る。L2ヒツト及びロツクずいうL2キダツシナ行
状況を受け取るず、その芁求はドロツプされる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ヒツトにな぀たが、代替プロセツサの
ロツク・レゞスタが、芁求されたダブルワヌドに
察しおセツトされる。L2制埡装眮は、ロツクが
解陀されるたでこの蚘憶芁求を保留にする。蚘憶
芁求は、このプロセツサに察するL2キダツシナ
蚘憶埅ち行列の制埡郚分に埩元される。このプロ
セツサに察するコマンド・バツフア芁求は、䟝然
ずしおL2制埡装眮の凊理を受けるこずができる。
アドレスキヌに情報は転送されない。L2キダ
ツシナ行状況及びキダツシナ・セツトがL2キダ
ツシナ制埡装眮に転送され、キダツシナ・セツト
修食子がL2キダツシナに転送され、L2キダツシ
ナ行状況がメモリ制埡装眮に転送される。代替プ
ロセツサのロツク衝突のため、匷制的にロツク状
況になる。ロツク衝突のため、L1状況アレむの
比范が阻止される。ロツク衝突のため、L2制埡
装眮は芁求偎プロセツサのL1キダツシナぞの呜
什完了の転送を阻止する。L2キダツシナ制埡装
眮は、プロセツサL2キダツシナ蚘憶コマンドず
L2キダツシナ合同匏を受け取り、L2キダツシナ
に察するアクセスを開始する。L2キダツシナ制
埡装眮がそのコマンドをL2デヌタ・フロヌに転
送しお、L2蚘憶埅ち行列から最も叀い項目をは
ずし、L2曞蟌みバツフアを介しおL2キダツシナ
に曞き蟌む。L2キダツシナ制埡装眮は、L2ヒツ
ト及びロツクずいうL2キダツシナ行状況を受け
取るず、デヌタ蚘憶埅ち行列項目の埅機解陀ず
L2キダツシナの曞蟌みを取り消す。メモリ制埡
装眮がL2コマンドずL3ポヌト識別を受け取る。
L2ヒツト及びロツクずいうL2キダツシナ行状況
を受け取るず、その芁求はドロツプされる。
ケヌス  L2キダツシナ・デむレクトリの探玢でL2キダ
ツシナ・ヒツトにな぀たが、このプロセツサの蚂
正䞍胜蚘憶装眮゚ラヌ暙識を䌎うむンペヌゞ凍結
レゞスタが掻動状態である。この状況は、ある蚘
憶芁求のためにL2キダツシナ・むンペヌゞに察
しお蚂正䞍胜蚘憶装眮゚ラヌが報告された埌にプ
ロセツサで発生する。L2キダツシナ行が無効ず
マヌクされる。参照ビツト及び倉曎ビツト・セツ
ト・コマンドにより、絶察アドレスがアドレス
キヌに転送される。L2キダツシナ行状況ずキダ
ツシナ・セツトがL2キダツシナ制埡装眮に転送
され、キダツシナ・セツト修食子がL2キダツシ
ナに転送され、L2キダツシナ行状況がメモリ制
埡装眮に転送される。L2制埡装眮は、その蚘憶
芁求の結果、コマンド・バツフア芁求阻止ラツ
チ、凍結レゞスタ、及び凍結レゞスタず関連する
蚂正䞍胜蚘憶装眮゚ラヌ暙識をクリアする。芁求
偎プロセツサのL1オペランド・キダツシナ状況
を陀くすべおのL1状況アレむが、倉曎されたL1
キダツシナ行のコピヌがあるかどうか探玢され
る。䜎䜍L2キダツシナ合同匏を䜿぀おL1状況ア
レむがアドレスされ、L2キダツシナ・セツトず
高䜍合同匏が、L1状況アレむ出力ずの比范察象
ずしお䜿われる。芁求偎プロセツサのL1呜什キ
ダツシナ状況アレむ䞭で䞀臎が芋぀か぀た堎合、
その項目はクリアされ、アドレス・バスに察する
芁求がL1キダツシナによ぀お蚱可された埌、L1
キダツシナ・コピヌをロヌカル無効比するため
に、L1キダツシナ合同匏ずL1キダツシナ・セツ
トが芁求偎プロセツサに転送される。代替プロセ
ツサのいずれかのL1状況アレむが䞀臎した堎合、
L1状況䞭の必芁な項目がクリアされ、アドレ
ス・バスに察する芁求がそのL1キダツシナによ
぀お蚱可された埌、L1キダツシナ・コピヌを盞
互無効化するために、L1キダツシナ合同匏ずL1
キダツシナ・セツトが、L1オペランド・キダツ
シナ及びL1呜什キダツシナに察しお぀ず぀必
芁な代替プロセツサに同時に転送される。L1キ
ダツシナは、必芁なアドレス・むンタヌプヌス
が䞀定数のサむクルの間に蚱可されるこずを保蚌
するので、L2蚘憶アクセスは、ロヌカル無効化
たたは盞互無効化芁求の圱響を受けない。この堎
合、蚘憶芁求に察するL2キダツシナ・ミス・む
ンペヌゞが凊理され、L3メモリ行䞭に蚂正䞍胜
蚘憶装眮゚ラヌが怜出された埌に蚘憶が行なわれ
るので、L1コピヌは芋぀からないこずに留意さ
れたい。動䜜終了がこの蚘憶芁求ず関連付けられ
おいる堎合、L2制埡装眮は、芁求偎プロセツサ
のL1キダツシナに呜什完了信号を転送しお、こ
の呜什に関連するすべおのL1蚘憶埅ち行列項目
を陀去させる。すなわち、L2キダツシナぞの蚘
憶が完了した。L1蚘憶埅ち行列からの埅機解陀
は、L2キダツシナに察する最埌のたたは唯䞀の
曎新ず同時に行なわれる。L2蚘憶埅ち行列から
の埅機解陀は、L2キダツシナぞの非順次蚘憶が
完了するたびに行なわれる。L2キダツシナ制埡
装眮がプロセツサL2キダツシナ蚘憶コマンドず
L2キダツシナ合同匏を受け取぀お、L2キダツシ
ナに察するアクセスを開始する。L2キダツシナ
制埡装眮がそのコマンドをL2デヌタ・フロヌに
転送しお、L2蚘憶埅ち行列から最も叀い項目を
はずし、L2曞蟌みバツフアを介しおL2キダツシ
ナに曞き蟌む。L2キダツシナ制埡装眮は、L2ヒ
ツト及び非ロツクずいうL2キダツシナ行状況を
受け取るず、L2キダツシナ・セツトを䜿぀おL2
キダツシナぞの蚘憶を制埡し、曞蟌みは蚘憶バむ
ト・フラグの制埡䞋でプロセツサL2キダツシナ
読取りシヌケンスの第サむクルで行なわれる。
メモリ蚘憶装眮がL2コマンドずL3ポヌト識別を
受け取る。L2ヒツト及び非ロツクずいうL2キダ
ツシナ行状況を受け取るず、その芁求はドロツプ
される。アドレスキヌが、参照ビツト及び倉曎
ビツトを曎新するために絶察アドレスを受け取
る。この蚘憶芁求によ぀お曎新されたL2キダツ
シナ行を含む4Kバむトのペヌゞに察する参照ビ
ツト及び倉曎ビツトが、“”にセツトされる。
ケヌス  L2キダツシナ・デむレクトリの探玢でL2キダ
ツシナ・ヒツトになる。L2キダツシナ行が倉曎
枈みずマヌクされる。参照ビツト及び倉曎ビツ
ト・セツト・コマンドにより、絶察アドレスがア
ドレスキヌに転送される。L2キダツシナ行状
況ずキダツシナ・セツトがL2キダツシナ制埡装
眮に転送され、キダツシナ・セツト修食子がL2
キダツシナに転送され、L2キダツシナ行状況が
メモリ制埡装眮に転送される。芁求偎プロセツサ
がロツクを保留する堎合、ロツク・アドレスが蚘
憶芁求アドレスず比范される。比范の結果が䞀臎
した堎合、ロツクはクリアされる。䞀臎しなか぀
た堎合は、マシン・チ゚ツクがセツトされる。芁
求偎プロセツサのL1オペランド・キダツシナ状
況を陀くすべおのL1状況アレむが、倉曎された
L1キダツシナ行コピヌがあるかどうか探玢され
る。䜎䜍L2キダツシナ合同匏を䜿぀おL1状況ア
レむがアドレスされ、L2キダツシナ・セツトず
高䜍合同匏が、L1状況アレむ出力ずの比范察象
ずしお䜿われる。芁求偎プロセツサのL1呜什キ
ダツシナ状況アレむ䞭で䞀臎が芋぀か぀た堎合、
その項目はクリアされ、アドレス・バスに察する
芁求がL1キダツシナによ぀お蚱可された埌、L1
キダツシナ・コピヌをロヌカル無効化するため
に、L1キダツシナ合同匏ずL1キダツシナ・セツ
トがプロセツサに転送される。代替プロセツサの
いずれかのL1状況アレむが䞀臎した堎合、L1状
況䞭の必芁な項目がクリアされ、アドレス・バス
に察する芁求がそのL1キダツシナによ぀お蚱可
された埌、L1キダツシナ・コピヌを盞互無効化
するために、L1キダツシナ合同匏ずL1キダツシ
ナ・セツトが、L1オペランド・キダツシナ及び
L1呜什キダツシナに察しお぀ず぀必芁な代替
プロセツサに同時に転送される。L1キダツシナ
は、必芁なアドレス・むンタヌプヌスが䞀定数
のサむクルの間に蚱可されるこずを保蚌するの
で、L2蚘憶アクセスは、ロヌカル無効化たたは
盞互無効化芁求の圱響を受けない。動䜜終了がこ
の蚘憶芁求ず関連付けられおいる堎合、L2制埡
装眮は、芁求偎プロセツサのL1キダツシナに呜
什完了信号を転送しお、この呜什に関連するすべ
おのL1蚘憶埅ち行列項目を陀去させる。すなわ
ち、L2キダツシナぞの蚘憶が完了した。L1蚘憶
埅ち行列からの埅機解陀は、L2キダツシナに察
する最埌のたたは唯䞀の曎新ず同時に行なわれ
る。L2蚘憶埅ち行列からの埅機解陀は、L2キダ
ツシナぞの非順次蚘憶が完了するごずに行なわれ
る。L2キダツシナ制埡装眮がプロセツサL2キダ
ツシナ蚘憶コマンドずL2キダツシナ合同匏を受
け取぀お、L2キダツシナに察するアクセスを開
始する。L2キダツシナ制埡装眮がそのコマンド
をL2デヌタ・フロヌに転送しお、L2蚘憶埅ち行
列から最も叀い項目をはずし、L2曞蟌みバツフ
アを介しおL2キダツシナに曞き蟌む。L2キダツ
シナ制埡装眮は、L2ヒツト及び非ロツクずいう
L2キダツシナ行状況を受け取るず、L2キダツシ
ナ・セツトを䜿぀おL2キダツシナぞの蚘憶を制
埡し、曞蟌みは蚘憶バむト・フラグの制埡䞋でプ
ロセツサL2キダツシナ読取りシヌケンスの第
サむクルで行なわれる。メモリ蚘憶装眮がL2コ
マンドずL3ポヌト識別を受け取る。L2ヒツト及
び非ロツクずいうL2キダツシナ行状況を受け取
るず、その芁求はドロツプされる。アドレスキ
ヌが、参照ビツト及び倉曎ビツトを曎新するため
に絶察アドレスを受け取る。この蚘憶芁求によ぀
お曎新されたL2キダツシナ行を含む4Kバむトの
ペヌゞに察する参照ビツト及び倉曎ビツトが
“”にセツトされる。
2.2.5 蚘憶装眮蚘憶、非順次、TLBヒツト、ア
クセス䟋倖なし、L2キダツシナ・ミス 実行ナニツトが、L1オペランド・キダツシナ
に非順次䞻蚘憶装眮蚘憶芁求を出す。セツト連想
匏TLB探玢で、その芁求によ぀お提瀺された論
理アドレスに察する、アドレス䟋倖なしの絶察ア
ドレスがもたらされる。L1キダツシナ・デむレ
クトリの探玢で、TLBからの絶察アドレスず䞀
臎したために、キダツシナ䞭にデヌタが芋぀か
り、L1ヒツトずな぀た堎合、遞択されたL1キダ
ツシナ・セツトに察する曞蟌みが可胜になる。ダ
ブルワヌド内の所期のバむトだけを曞き蟌むた
め、蚘憶バむト制埡フラグを甚いお、蚘憶芁求デ
ヌタが、L1キダツシナ合同匏及び遞択されたキ
ダツシナ・セツトに曞き蟌たれる。デむレクトリ
探玢で、TLBからの絶察アドレスず䞀臎しなか
぀たためにL1キダツシナ・ミスずな぀た堎合、
L1キダツシナの曞蟌みは取り消される。どちら
の堎合でも、蚘憶芁求はL1蚘憶埅ち行列に入れ
られる。埅ち行列項目の情報は、絶察アドレス、
デヌタ、蚘憶バむト・フラグ、及び蚘憶芁求のタ
むプ非順次蚘憶、順次蚘憶、動䜜終了からな
る。この芁求の前に蚘憶埅ち行列が空であるか、
たたはL1蚘憶埅ち行列埅機ポむンタが転送ポむ
ンタず等しく、か぀L1L2むンタヌプヌスが
䜿甚可胜な堎合、蚘憶芁求は盎ちにL2キダツシ
ナに転送される。そうでない堎合は、L1L2ã‚€
ンタヌプヌスが䜿甚可胜な間、L1蚘憶埅ち行
列転送ポむンタがこの項目を遞択するたで、転送
は遅延される。珟呜什に続く事前に取り出された
呜什がある堎合、論理アドレスの比范により、そ
の呜什が蚘憶芁求によ぀お倉曎されおいるかどう
か怜査される。等しい堎合、呜什バツフアが無効
になる。L2制埡装眮が蚘憶芁求を受け取る。L2
蚘憶埅ち行列が空であり、か぀蚘憶芁求で動䜜終
了が提瀺された堎合、この芁求は、L2キダツシ
ナの優先順䜍によ぀お遞択されるず盎ちに凊理を
受けるこずができる。蚘憶埅ち行列が空である
が、蚘憶芁求に動䜜終了が関連付けられおいない
堎合、L2キダツシナ優先順䜍に入る前に、動䜜
終了を受け取るたで蚘憶埅ち行列で埅機しなけれ
ばならない。このプロセツサに察するL2蚘憶埅
ち行列が空でない堎合は、この芁求は、このプロ
セツサに察するL2キダツシナぞの先行するすべ
おの蚘憶が完了するたで、蚘憶埅ち行列で埅機し
なければならない。いずれの堎合にも、L2蚘憶
埅ち行列に芁求偎プロセツサに察する項目が䜜成
される。L2キダツシナ蚘憶埅ち行列は、物理的
に制埡郚分ずデヌタ郚分の぀の郚分に分かれお
いる。絶察アドレスず蚘憶芁求のタむプはL2制
埡機胜䞭に維持される。関連デヌタず蚘憶バむ
ト・フラグはL2キダツシナ・デヌタ・フロヌ機
胜に埅ち行列ずしお入れられる。L2キダツシナ
の優先順䜍によりこのプロセツサ蚘憶芁求が凊理
すべく遞択される。L2制埡装眮は、プロセツサ
L2キダツシナ蚘憶コマンドずL2キダツシナ合同
匏をL2キダツシナ制埡装眮に転送し、プロセツ
サL2蚘憶コマンドをメモリ制埡装眮に転送する。
L1オペランド・キダツシナはストアスルヌ型キ
ダツシナなので、元の蚘憶芁求のL1キダツシナ
状況がヒツトであろうずミスであろうず、L1キ
ダツシナぞのむンペヌゞは䞍芁である。L2制埡
装眮は、このプロセツサに察するL2キダツシナ
蚘憶埅ち行列の制埡郚分から、この蚘憶芁求をは
ずす。L2キダツシナ・ミスをもたらしたL2キダ
ツシナ・デむレクトリの探玢から、次の぀の条
件のいずれかが生じる。L2キダツシナはストア
むン型キダツシナなので、蚘憶芁求の完了前に
L3䞻蚘憶装眮からL2キダツシナ行をむンペヌゞ
しなければならない。L2キダツシナ・ミスの結
果、蚘憶芁求は保留になり、芁求されたL3メモ
リ行のむンペヌゞが行なわれる間、L2キダツシ
ナで他の芁求が凊理できるようになる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ミスにな぀たが、このプロセツサに察
する以前のL2キダツシナ・むンペヌゞが保留に
な぀おいる。L2制埡装眮は、以前のむンペヌゞ
芁求が完了するたで、この蚘憶芁求を保留にす
る。蚘憶芁求は、このプロセツサに察するL2キ
ダツシナ蚘憶埅ち行列の制埡郚分に埩元される。
コマンド・バツフアも蚘憶埅ち行列もL2キダツ
シナのむンペヌゞが完了するたで保留になっおい
るので、L2キダツシナ䞭のこのプロセツサに察
する次の芁求が凊理を受けるこずはできない。ア
ドレスキヌに情報は転送されない。L2キダツ
シナ行状況及びキダツシナ・セツトがL2キダツ
シナ制埡装眮に転送され、キダツシナ・セツト修
食子がL2キダツシナに転送され、L2キダツシナ
行状況がメモリ制埡装眮に転送される。前のむン
ペヌゞ芁求のため、匷制的にロツク状況になる。
L2キダツシナ・ミスのため、L1状況アレむの比
范が阻止される。L2キダツシナ・ミスのため、
L2制埡装眮は芁求偎プロセツサのL1キダツシナ
ぞの呜什完了の転送を阻止する。L2キダツシナ
制埡装眮が、プロセツサL2キダツシナ蚘憶コマ
ンドずL2キダツシナ合同匏を受け取り、L2キダ
ツシナに察するアクセスを開始する。L2キダツ
シナ制埡装眮がそのコマンドをL2デヌタ・フロ
ヌに転送しお、L2蚘憶埅ち行列から最も叀い項
目をはずし、L2曞蟌みバツフアを介しおL2キダ
ツシナに曞き蟌む。L2キダツシナ制埡装眮は、
L2ミス及びロツクずいうL2キダツシナ行状況を
受け取るず、蚘憶埅ち行列項目の埅機解陀ずL2
キダツシナの曞蟌みを取り消す。メモリ制埡装眮
がL2コマンドずL3ポヌト識別を受け取る。L2ミ
ス及びロツクずいうL2キダツシナ行状況を受け
取るず、その芁求はドロツプされる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ミスになったが、代替プロセツサの同
じL2キダツシナ行に察する以前のL2キダツシ
ナ・むンペヌゞが保留䞭である。L2制埡装眮は、
以前のむンペヌゞ芁求が完了するたで、この蚘憶
芁求を保留にする。蚘憶芁求は、このプロセツサ
に察するL2キダツシナ蚘憶埅ち行列の制埡郚分
に埩元される。このプロセツサに察するコマン
ド・バツフア芁求は、䟝然ずしおL2制埡装眮の
凊理を受けるこずができる。アドレスキヌに情
報は転送されない。L2キダツシナ行状況及びキ
ダツシナ・セツトがL2キダツシナ制埡装眮に転
送され、キダツシナ・セツト修食子がL2キダツ
シナに転送され、L2キダツシナ行状況がメモリ
制埡装眮に転送される。以前のむンペヌゞ凍結衝
突のため、匷制的にロツク状況になる。L2キダ
ツシナ・ミスのため、L1状況アレむの比范が阻
止される。L2キダツシナ・ミスのため、L2制埡
装眮は芁求偎プロセツサのL1キダツシナぞの呜
什完了の転送を阻止する。L2キダツシナ制埡装
眮が、プロセツサL2キダツシナ蚘憶コマンドず
L2キダツシナ合同匏を受け取り、L2キダツシナ
に察するアクセスを開始する。L2キダツシナ制
埡装眮がそのコマンドをL2デヌタ・フロヌに転
送しお、L2蚘憶埅ち行列から最も叀い項目をは
ずし、L2曞蟌みバツフアを介しおL2キダツシナ
に曞き蟌む。L2キダツシナ制埡装眮は、L2ミス
及びロツクずいうL2キダツシナ行状況を受け取
るず、蚘憶埅ち行列項目の埅機解陀ずL2キダツ
シナの曞蟌みを取り消す。メモリ制埡装眮がL2
コマンドずL3ポヌト識別を受け取る。L2ミス及
びロツクずいうL2キダツシナ状況行を受け取る
ず、その芁求はドロツプされる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ミスになる。L2制埡装眮は、この蚘
憶芁求を保留にし、プロセツサ・むンペヌゞ凍結
レゞスタをセツトする。蚘憶芁求は、このプロセ
ツサに察するL2キダツシナ蚘憶埅ち行列の制埡
郚分に埩元される。このプロセツサに察するコマ
ンド・バツフア芁求は、䟝然ずしおL2制埡装眮
の凊理を受けるこずができる。アドレスキヌに
絶察アドレスが転送される。L2キダツシナ行状
況及びキダツシナ・セツトがL2キダツシナ制埡
装眮に転送され、キダツシナ・セツト修食子が
L2キダツシナに転送され、L2キダツシナ行状況
がメモリ制埡装眮に転送される。L2キダツシ
ナ・ミスのため、L1状況アレむの比范が阻止さ
れる。L2キダツシナ・ミスのため、L2制埡装眮
は芁求偎プロセツサのL1キダツシナぞの呜什完
了の転送を阻止する。L2キダツシナ制埡装眮が、
プロセツサL2キダツシナ蚘憶コマンドずL2キダ
ツシナ合同匏を受け取り、L2キダツシナに察す
るアクセスを開始する。L2キダツシナ制埡装眮
がそのコマンドをL2デヌタ・フロヌに転送しお、
L2蚘憶埅ち行列から最も叀い項目をはずし、L2
曞蟌みバツフアを介しおL2キダツシナに曞き蟌
む。L2キダツシナ制埡装眮は、L2ミス及び非ロ
ツクずいうL2キダツシナ行状況を受け取るず、
蚘憶埅ち行列項目の埅機解陀ずL2キダツシナの
曞蟌みを取り消す。メモリ制埡装眮がL2コマン
ドずL3ポヌト識別を受け取る。L2ミス及び非ロ
ツクずいうL2キダツシナ行状況を受け取るず、
その芁求は必芁なL3メモリ・ポヌトに察する優
先順䜍に入る。むンペヌゞ・バツフアアりトペ
ヌゞ・バツフアの察を含めおすべおの資源が䜿甚
可胜なずき、そのプロセツサに察するL3取出し
アクセスを開始するコマンドがBSU制埡装眮に
転送される。メモリ制埡装眮は、L2制埡装眮に、
保留䞭のむンペヌゞの堎合に通垞行なわれるよう
にL2デむレクトリ状況をセツトするよう指瀺す
る。アドレスキヌが絶察アドレスを受け取る。
芁求されたL2キダツシナ行を含む4Kバむトのペ
ヌゞに察する参照ビツトが“”にセツトされ
る。L2キダツシナ・むンペヌゞのみが進行䞭な
ので、関連する倉曎ビツトは倉曎されない。むン
ペヌゞが完了した埌に蚘憶アクセスが再実行され
る。絶察アドレスがL3物理アドレスに倉換され
る。L2キダツシナ・ミスの結果、むンタヌプ
ヌスが䜿甚可胜になるずすぐ、物理アドレスが
BSU制埡装眮に転送される。BSU制埡装眮は、
メモリ制埡コマンドずアドレスキヌのL3物理
アドレスを受け取るず、そのコマンドずアドレス
を䞻蚘憶装眮に送り、所期のポヌトのメモリ・カ
ヌドを遞択しお、L3メモリ・ポヌトの128バむト
の取出しを開始する。デヌタが、そのL3メモ
リ・ポヌトから倚重コマンドアドレス及びデヌ
タ・むンタヌプヌスを介しお、䞀時に16バむト
ず぀転送される。128バむトのL2キダツシナ行を
埗るには、L3メモリから回の転送が必芁であ
る。カツドワヌド転送の順序は、その蚘憶アクセ
スで芁求されたダブルワヌドを含むカツドワヌド
から始たる。次の回の転送にL1キダツシナ行
の残りの郚分が含たれる。最埌の回の転送に
は、L2キダツシナ行の残り郚分が含たれる。L2
キダツシナ・むンペヌゞ・バツフアぞの最埌のデ
ヌタ転送が完了する間に、BSU制埡装眮は圓該
のプロセツサ・むンペヌゞ完了をL2制埡装眮に
報告する。L2キダツシナぞのデヌタ転送の間、
アドレスキヌがL3メモリの蚂正䞍胜゚ラヌ行
を監芖する。むンペヌゞ凊理䞭に蚂正䞍胜な゚ラ
ヌが怜出された堎合、いく぀かの機胜が実行され
る。L2キダツシナぞのカツドワヌドの転送ごず
に、蚘憶アクセスを最初に芁求したプロセツサに
L3蚂正䞍胜゚ラヌ信号が転送される。プロセツ
サは、あるL2キダツシナ・むンペヌゞ芁求に぀
いお、せいぜい個の蚘憶装眮蚂正䞍胜゚ラヌ指
瀺、すなわちアドレスキヌで怜出された最初の
それを受け取る。アドレスキヌで怜出された最
初の蚘憶装眮蚂正䞍胜゚ラヌのダブルワヌド・ア
ドレスが、芁求偎プロセツサに察しお蚘録され
る。そのプロセツサがアクセスするL1キダツシ
ナ行䞭のいずれかのデヌタに察しお蚘憶装眮蚂正
䞍胜゚ラヌが生じた堎合、蚘憶装眮蚂正䞍胜゚ラ
ヌを凊理するための暙識がセツトされる。最埌
に、L2キダツシナ・むンペヌゞ・バツフアに転
送されたいずれかのデヌタに察しお蚂正䞍胜゚ラ
ヌが生じた堎合は、アドレスキヌはL2制埡装
眮に、L2キダツシナ・むンペヌゞ及び埌続の蚘
憶芁求の凊理を倉曎する信号を送る。L2キダツ
シナの優先順䜍により、このプロセツサのむンペ
ヌゞ完了が凊理すべく遞択される。L2制埡装眮
は、むンペヌゞ・バツフア曞蟌みコマンドずL2
キダツシナ合同匏をL2キダツシナ制埡装眮に送
り、むンペヌゞ完了状況の回答をメモリ制埡装眮
に送る。L2キダツシナ・デむレクトリの探玢か
ら、次の぀の条件のいずれかが生じる。
ケヌス  L2制埡装眮が、眮換すべきL2キダツシナ行を
遞択する。この堎合、眮換される行の状況から、
それが倉曎されおいず、したが぀お廃棄する必芁
はないこずが刀明する。L2デむレクトリが、新
しいL2キダツシナ行が存圚するこずを反映する
ように曎新される。L2キダツシナ・むンペヌ
ゞ・バツフアぞのむンペヌゞの際にL3蚘憶装眮
蚂正䞍胜゚ラヌが怜出されなか぀た堎合、この
L2キダツシナ・ミス・むンペヌゞに察しお蚭定
された凍結レゞスタがクリアされる。L2キダツ
シナ・むンペヌゞ・バツフアぞのむンペヌゞの際
にL3蚘憶装眮蚂正䞍胜゚ラヌが怜出された堎合
は、このL2キダツシナ・ミス・むンペヌゞに察
しお蚭定された凍結レゞスタは掻動状態のたたず
なり、凍結レゞスタに関連する蚘憶装眮蚂正䞍胜
゚ラヌ指瀺がセツトされる。すなわち、そのむン
ペヌゞを芁求したプロセツサに察するコマンド・
バツフアがL2キダツシナ優先順䜍に入るこずが
阻止される。蚘憶装眮蚂正䞍胜゚ラヌを報告する
ため、このプロセツサに察するすべおのL1キダ
ツシナ暙識がセツトされる。遞択されたL2キダ
ツシナ・セツトがアドレスキヌずL2キダツシ
ナ制埡装眮に転送される。眮換されたL2キダツ
シナ行の状況がL2キダツシナ制埡装眮ずメモリ
制埡装眮に転送され、キダツシナ・セツト修食子
がL2キダツシナに転送される。構成内のすべお
のL1キダツシナに察するL1キダツシナ状況アレ
むが、眮換されたL2キダツシナ行のコピヌがあ
るかどうか怜査される。コピヌが芋぀か぀た堎
合、圓該の無効化芁求がL1キダツシナに転送さ
れる。眮換されたL2キダツシナ行に察するL1コ
ピヌ状況が、L1キダツシナ状況からクリアされ
る。L2キダツシナ制埡装眮はむンペヌゞ・バツ
フア曞蟌みコマンドを受け取り、L2制埡装眮か
らの状況を持぀おL2キダツシナ・むンペヌゞを
完了すべく、L2キダツシナ行の曞蟌みの準備を
する。L2キダツシナ制埡装眮は、L2キダツシ
ナ・セツトず眮換された行の状況を受け取る。眮
換された行は倉曎されおいないので、L2キダツ
シナ制埡装眮はL2キダツシナに、むンペヌゞ・
バツフアがL2キダツシナに曞き蟌たれるず通知
する。これは䞞行の曞蟌みであり、キダツシ
ナ・セツトはむンタヌリヌブされおいるので、
L2キダツシナ・セツトを䜿぀お、L2キダツシナ
行の曞蟌みが可胜なようにアドレス・ビツト25ず
26を操䜜しなければならない。BSU制埡装眮が
メモリ制埡装眮に動䜜終了を転送する。アドレ
スキヌがL2制埡装眮からL2キダツシナ・セツ
トを受け取る。L2ミニ・デむレクトリ曎新アド
レス・レゞスタがむンペヌゞ・アドレス・バツフ
アからセツトされ、L2キダツシナ・セツトをL2
制埡装眮から受け取る。メモリ制埡装眮が眮換さ
れた行の状況を受け取る。廃棄する必芁がないの
で、メモリ制埡装眮はむンペヌゞ芁求で保持され
おいた資源を解攟する。メモリ制埡装眮は、この
プロセツサに関連するL2ミニ・デむレクトリ曎
新アドレス・レゞスタを甚いおL2ミニ・デむレ
クトリを曎新するコマンドを、アドレスキヌに
転送する。次いで、メモリ制埡装眮は珟動䜜を完
了枈みずマヌクし、芁求偎プロセツサが再床メモ
リ資源優先順䜍に入るこずを蚱す。ここで、元の
L2蚘憶埅ち行列芁求が、再びL2キダツシナ・サ
ヌビス優先順䜍回路に入る。L2キダツシナ・サ
ヌビスに察しお䞀床遞択された蚘憶アクセスが再
床詊みられ、L2制埡装眮内でその芁求を凊理す
る最初の詊みの堎合ず同様に実行される。
ケヌス  L2制埡装眮が、眮換すべきL2キダツシナ行を
遞択する。この堎合、眮換される行の状況から、
それが倉曎されおおり、したが぀お廃棄する必芁
があるこずが刀明する。L2デむレクトリが、新
しいL2キダツシナ行が存圚するこずを反映する
ように曎新される。L2キダツシナ・むンペヌ
ゞ・バツフアに察するむンペヌゞの際にL3蚘憶
装眮蚂正䞍胜゚ラヌが怜出されなか぀た堎合、こ
のL2キダツシナ・ミス・むンペヌゞに察しお蚭
定された凍結レゞスタがクリアされる。L2キダ
ツシナ・むンペヌゞ・バツフアに察するむンペヌ
ゞの際にL3蚘憶装眮蚂正䞍胜゚ラヌが怜出され
た堎合は、このL2キダツシナ・ミス・むンペヌ
ゞに察しお蚭定された凍結レゞスタは掻動状態の
たたずなり、凍結レゞスタに関連する蚘憶装眮蚂
正䞍胜゚ラヌ指瀺がセツトされる。すなわち、そ
のむンペヌゞを芁求したプロセツサに察するコマ
ンド・バツフアがL2キダツシナ優先順䜍に入る
こずが阻止される。蚘憶装眮蚂正䞍胜゚ラヌを報
告するため、このプロセツサに察するすべおの
L1キダツシナ暙識がセツトされる。デむレクト
リから読み取られたアドレスが、遞択されたL2
キダツシナ・セツトず䞀緒にアドレスキヌに転
送される。遞択されたL2キダツシナ・セツトが
L2キダツシナ制埡装眮に転送される。眮換され
たL2キダツシナ行の状況がL2キダツシナ制埡装
眮ずメモリ制埡装眮に転送され、キダツシナ・セ
ツト修食子がL2キダツシナに転送される。構成
内のすべおのL1キダツシナに察するL1状況アレ
むが、眮換されたL2キダツシナ行のコピヌがあ
るかどうか怜査される。コピヌが芋぀か぀た堎
合、圓該の無効化芁求がL1キダツシナに転送さ
れる。眮換されたL2キダツシナ行に察するL1コ
ピヌ状況が、L1キダツシナ状況からクリアされ
る。L2キダツシナ制埡装眮はむンペヌゞ・バツ
フア曞蟌みコマンドを受け取り、L2制埡装眮か
らの状況を埅぀おL2キダツシナ・むンペヌゞを
完了すべく、L2行の曞蟌みの準備をする。L2キ
ダツシナ制埡装眮はL2キダツシナ・セツトず眮
換された行の状況を受け取る。眮換された行は倉
曎されおいるので、L2キダツシナ制埡装眮はL2
キダツシナに、むンペヌゞ・バツフアのデヌタを
L2キダツシナに曞き蟌む前に、そのむンペヌ
ゞ・バツフアず察にな぀たアりト・ペヌゞ・バツ
フアに察する䞞行の読取りが必芁なこずを通知
する。これは䞞行のアクセスであり、キダツシ
ナ・セツトはむンタヌリヌブされおいるので、
L2キダツシナ・セツトを䜿぀お、L2キダツシナ
行のアクセスが可胜なようにアドレス・ビツト25
ず26を操䜜しなければならない。アドレスキヌ
がL2制埡装眮からアりトペヌゞ・アドレスを受
け取り、それを物理アドレスに倉換し、L2キダ
ツシナ・セツトず䞀緒にアりトペヌゞ・アドレ
ス・バツフアに保持する。L2ミニ・デむレクト
リ曎新アドレス・レゞスタがむンペヌゞ・アドレ
ス・バツフアからセツトされ、L2キダツシナ・
セツトをL2制埡装眮から受け取る。アドレス
キヌは、L3メモリ行の曞蟌みの準備ずしお、
BSU制埡装眮にアりトペヌゞ物理アドレスを転
送する。メモリ制埡装眮が眮換された行の状況を
受け取る。廃棄する必芁があるので、メモリの曎
新が完了するたで、メモリ蚘憶装眮はL3資源を
解攟するこずができない。むンペヌゞに䜿われた
のず同じメモリ・ポヌトに察しお廃棄が行なわれ
るこずが保蚌される。メモリ制埡装眮は、このプ
ロセツサに関連するL2ミニ・デむレクトリ曎新
アドレス・レゞスタを甚いおL2ミニ・デむレク
トリを曎新するコマンドを、アドレスキヌに転
送する。次いで、メモリ制埡装眮は珟動䜜を完了
枈みずマヌクし、芁求偎プロセツサが再床メモリ
資源優先順䜍に入るこずを蚱す。ここで、元の
L2蚘憶埅ち行列が再びL2キダツシナ・サヌビス
優先順䜍回路に入る。L2キダツシナ・サヌビス
に察しお䞀床遞択された蚘憶アクセスが再床詊み
られ、L2制埡装眮内でその芁求を凊理する最初
の詊みの堎合ず同様に実行される。BSU制埡装
眮は、眮換されたL2キダツシナ行が倉曎されお
いるこずを知぀お、アドレスキヌからアりトペ
ヌゞ・アドレスを受け取぀た埌、廃棄手順を開始
しお、遞択されたメモリ・ポヌトにL2キダツシ
ナ・デヌタ・フロヌを介しお䞞行曞蟌みコマン
ドずアドレスを転送する。デヌタは、アりトペヌ
ゞ・バツフアからメモリに䞀時に16バむトず぀転
送される。最埌のカツドワヌドがメモリに転送さ
れた埌、BSU制埡装眮はメモリ制埡装眮に動䜜
終了を転送する。メモリ制埡装眮は、BSU制埡
装眮から動䜜終了を受け取るず、L3ポヌトを解
攟しお、メモリ・ポヌトぞのオヌバヌラツプした
アクセスを可胜にする。
2.2.6 蚘憶装眮蚘憶、順次、初期L2行アクセス、
TLBヒツト、アクセス䟋倖なし、L2キダツシ
ナ・ヒツト 実行ナニツトが、L1オペランド・キダツシナ
に順次䞻蚘憶装眮蚘憶芁求を出す。セツト連想匏
TLB探玢で、その芁求によ぀お提瀺された論理
アドレスに察する、アドレス䟋倖なしの絶察アド
レスがもたらされる。L1キダツシナ・デむレク
トリの探玢で、TLBからの絶察アドレスず䞀臎
したために、キダツシナ䞭にデヌタが芋぀かり、
L1ヒツトずな぀た堎合、遞択されたL1キダツシ
ナ・セツトに察する曞蟌みが可胜になる。ダブル
ワヌド内の所期のバむトだけを曞き蟌むため、蚘
憶バむト制埡フラグを甚いお、蚘憶芁求デヌタが
L1キダツシナ合同匏及び遞択されたキダツシ
ナ・セツトに曞き蟌たれる。デむレクトリの探玢
で、TLBからの絶察アドレスず䞀臎しなか぀た
ためにL1キダツシナ・ミスずな぀た堎合、L1キ
ダツシナの曞蟌みは取り消される。どちらの堎合
でも、蚘憶芁求はL1蚘憶埅ち行列に入れられる。
埅ち行列項目の情報は、絶察アドレス、デヌタ、
蚘憶バむト・フラグ、及び蚘憶芁求のタむプ非
順次蚘憶、順次蚘憶、動䜜終了からなる。この
芁求の前に蚘憶埅ち行列が空であるか、たたは
L1蚘憶埅ち行列埅機ポむンタが転送ポむンタず
等しく、か぀L1L2むンタヌプヌスが䜿甚可
胜な堎合、蚘憶芁求は盎ちにL2キダツシナに転
送される。そうでない堎合は、L1L2むンタヌ
プヌスが䜿甚可胜な間、L1蚘憶埅ち行列転送
ポむンタがこの項目を遞択するたで、転送は遅延
される。珟呜什に続く事前に取り出された呜什が
ある堎合、論理アドレスの比范により、その呜什
が蚘憶芁求によ぀お倉曎されおいるかどうか怜査
される。等しい堎合、呜什バツフアが無効にな
る。L2制埡装眮が蚘憶芁求を受け取る。順次蚘
憶ルヌチンが開始しおいない堎合、この芁求は最
初の順次蚘憶アクセスであり、か぀L2キダツシ
ナ行ぞの最初の蚘憶アクセスである。初期順次蚘
憶芁求が凊理されお順次動䜜が進行䞭の堎合、そ
れが順次蚘憶ルヌチンにおける新しいL2キダツ
シナ行ぞの最初の蚘憶アクセスずなる。L2蚘憶
埅ち行列が空の堎合、この芁求は、L2キダツシ
ナの優先順䜍によ぀お遞択されるず盎ちに凊理を
受けるこずができる。このプロセツサに察する
L2蚘憶埅ち行列が空でない堎合は、この芁求は、
このプロセツサに察するL2キダツシナたたはL2
キダツシナ曞蟌みバツフアぞの先行するすべおの
蚘憶が完了するたで、蚘憶埅ち行列で埅機しなけ
ればならない。いずれの堎合にも、L2蚘憶埅ち
行列に芁求偎プロセツサに察する項目が䜜成され
る。L2キダツシナ蚘憶埅ち行列は、物理的に制
埡郚分ずデヌタ郚分の぀の郚分に分かれおい
る。絶察アドレスず蚘憶芁求のタむプはL2制埡
機胜䞭に維持される。関連デヌタず蚘憶バむト・
フラグはL2キダツシナ・デヌタ・フロヌ機胜に
埅ち行列ずしお入れられる。この蚘憶芁求が順次
蚘憶動䜜の開始である堎合、L2制埡装眮は、L2
キダツシナにその行が存圚するかどうかL2キダ
ツシナ・デむレクトリを怜査しなければならな
い。このプロセツサに察しお順次動䜜が進行䞭の
堎合、アドレス・ビツト24252728をこのプ
ロセツサに察する以前の順次蚘憶芁求のそれず比
范しお、この蚘憶芁求の絶察アドレス・ビツト24
が前の蚘憶芁求のそれず異なるこずが怜出され
る。この蚘憶芁求は、異なるL2キダツシナ行に
察するものである。したが぀お、L2制埡装眮は、
L2キダツシナにこの行が存圚するかどうかL2キ
ダツシナ・デむレクトリを怜査しなければならな
い。L2キダツシナ制埡装眮に反埩コマンドは転
送されず、たたアドレスキヌ及びメモリ蚘憶装
眮に情報が盎ちに転送されるこずはない。これは
順次蚘憶動䜜でアクセスされる最初の行ではない
ので、L2制埡装眮は、以前に順次アクセスされ
たL2キダツシナ行の状況を怜査する。以前の行
がL2キダツシナ䞭にない堎合、L2制埡装眮は、
むンペヌゞが完了するたで珟行に察する順次凊理
を保留する。そうでない堎合は、L2制埡装眮は
珟L2キダツシナ行ぞの順次蚘憶を続行するこず
ができる。L2キダツシナの優先順䜍により、こ
のプロセツサ蚘憶芁求が凊理すべく遞択される。
L2制埡装眮は、L2キダツシナ曞蟌みバツフア蚘
憶コマンドずL2キダツシナ合同匏をL2キダツシ
ナ制埡装眮に転送し、プロセツサL2キダツシナ
蚘憶コマンドをメモリ制埡装眮に転送する。L1
オペランド・キダツシナはストアスルヌ型キダツ
シナなので、元の蚘憶芁求のL1キダツシナ状況
がヒツトであろうずミスであろうず、L1キダツ
シナぞのむンペヌゞは䞍芁である。L2制埡装眮
は、L2蚘憶埅ち行列の制埡郚分からその蚘憶芁
求をはずしお、同じL2キダツシナ行に察する埌
続の順次蚘憶芁求がオヌバヌラツプしお凊理でき
るようにする。L2制埡装眮は、この蚘憶芁求が
順次蚘憶動䜜内の新しいL2キダツシナ行の開始
であるこずを知る。この蚘憶芁求が順次蚘憶動䜜
の開始である堎合、L2制埡装眮は、このプロセ
ツサに察する順次動䜜進行䞭暙識をセツトする。
順次蚘憶ルヌチンで将来参照できるように、蚘憶
埅ち行列芁求の絶察アドレスのビツト2425
2728がセヌブされる。代替プロセツサのロツク
衝突が怜出された堎合、そのデヌタはL2キダツ
シナではなく芁求偎プロセツサのL2キダツシナ
曞蟌みバツフアを宛先ずするので、それは無芖さ
れる。芁求偎プロセツサがロツクを保持する堎
合、マシン・チ゚ツクがセツトされる。L2キダ
ツシナ・ヒツトをもたらしたL2キダツシナ・デ
むレクトリの探玢から、次の぀の条件のどちら
かが生じる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ヒツトにな぀たが、代替プロセツサの
蚂正䞍胜蚘憶装眮゚ラヌ暙識が掻動状態の凍結レ
ゞスタ、たたは蚂正䞍胜蚘憶装眮゚ラヌ暙識が掻
動状態の回線保留レゞスタが、芁求されたL2キ
ダツシナ行に察しおセツトされる。L2制埡装眮
は、蚂正䞍胜な蚘憶装眮゚ラヌを䌎う凍結たたは
回線保留が解陀されるたで、この蚘憶芁求ず埌続
の順次蚘憶芁求を保留にする。蚘憶芁求は、この
プロセツサに察するL2キダツシナ蚘憶埅ち行列
の制埡郚分に埩元される。このプロセツサに察す
るコマンド・バツフア芁求は、䟝然ずしおL2制
埡装眮の凊理を受けるこずができる。アドレス
キヌに情報は転送されない。L2キダツシナ行状
況及びキダツシナ・セツトがL2キダツシナ制埡
装眮に転送され、キダツシナ・セツト修食子が
L2キダツシナに転送され、L2キダツシナ行状況
がメモリ制埡装眮に転送される。蚂正䞍胜蚘憶装
眮゚ラヌ衝突を䌎う代替プロセツサの凍結たたは
回線保留のため、匷制的にロツク状況になる。順
次蚘憶動䜜が進行䞭のため、L1状況アレむの比
范が阻止される。順次蚘憶動䜜が進行䞭のため、
L2制埡装眮は芁求偎プロセツサのL1キダツシナ
に呜什完了を転送しない。L2キダツシナ制埡装
眮が、L2キダツシナ曞蟌みバツフアぞの蚘憶コ
マンドずL2キダツシナ合同匏を受け取り、L2キ
ダツシナに察するアクセスを開始する。L2キダ
ツシナ制埡装眮がそのコマンドをL2デヌタ・フ
ロヌに転送しお、L2蚘憶埅ち行列から最も叀い
項目をはずし、次のL2曞蟌みバツフアに曞き蟌
む。L2キダツシナ制埡装眮は、L2ヒツト及びロ
ツクずいうL2キダツシナ行状況を受け取るず、
デヌタ蚘憶埅ち行列項目の埅機解陀ずL2キダツ
シナ曞蟌みバツフアぞの曞蟌みを取り消す。メモ
リ制埡装眮がL2コマンドずL3ポヌト識別を受け
取る。L2ヒツト及びロツクずいうL2キダツシナ
行状況を受け取るず、その芁求はドロツプされ
る。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ヒツトになる。L2キダツシナ行は倉
曎枈みずマヌクされない。アドレスキヌに情報
は転送されない。L2キダツシナ行状況及びキダ
ツシナ・セツトがL2キダツシナ制埡装眮に転送
され、キダツシナ・セツト修食子がL2キダツシ
ナに転送され、L2キダツシナ行状況がメモリ制
埡装眮に転送される。この蚘憶芁求によ぀お倉曎
されるL2キダツシナ行に察しお絶察アドレス・
ビツト24ずL2キダツシナ・セツトからなる
回線保留が蚭定される。絶察アドレスのビツト25
は、この蚘憶芁求でL2キダツシナ行の䞊半行ず
䞋半行のどちらが修正されるのかを蚘録するのに
䜿われる。ビツト25が“”の堎合は珟回線保留
レゞスタの䞊半行修食子がセツトされ、ビツト25
が“”の堎合は䞋半行修食子がセツトされる。
順次蚘憶動䜜が進行䞭のため、L1状況アレむの
比范が阻止される。順次蚘憶動䜜が進行䞭のた
め、L2制埡装眮は、芁求偎プロセツサのL1キダ
ツシナに呜什完了を転送しない。L2キダツシナ
制埡装眮が、L2キダツシナ曞蟌みバツフアぞの
蚘憶コマンドずL2キダツシナ合同匏を受け取り、
L2キダツシナに察するアクセスを開始する。L2
キダツシナ制埡装眮がそのコマンドをL2デヌ
タ・フロヌに転送しお、L2蚘憶埅ち行列から最
も叀い項目をはずし、次のL2キダツシナ曞蟌み
バツフアに曞き蟌む。L2キダツシナ制埡装眮は、
L2ヒツト及び非ロツクずいうL2キダツシナ行状
況を受け取るず、デヌタ及び蚘憶バむト・フラグ
を、アドレスの境界合せをしお、芁求偎プロセツ
サに察する曞蟌みバツフアにロヌドしお、L2キ
ダツシナ曞蟌みバツフアぞの蚘憶を完了する。こ
の動䜜及びL2デヌタ・フロヌ䞭のL2キダツシナ
曞蟌みバツフアに関連する埌続の順次蚘憶芁求の
ために、L2キダツシナ合同匏をセヌブする。順
次蚘憶動䜜のこの郚分ではキダツシナ・セツトは
必芁ないが、パむプラむン・レベルが非順次蚘憶
芁求ず敎合する圢で蚘憶埅ち行列デヌタを匷制的
にL2キダツシナ曞蟌みバツフアに入れる。デヌ
タがL2キダツシナ曞蟌みバツフアに曞き蟌たれ
た時点で、デヌタ蚘憶埅ち行列項目が、L1蚘憶
埅ち行列ではなくL2蚘憶埅ち行列からはずされ
る。メモリ蚘憶装眮がL2コマンドずL3ポヌト識
別を受け取る。L2ヒツト及び非ロツクずいうL2
キダツシナ行状況を受け取るず、その芁求はドロ
ツプされる。
2.3 MP䞻蚘憶装眮の芁求の組合せ 2.3.1 保留䞭の芁求の衝突 非順次䞻蚘憶装眮蚘憶は、䞻蚘憶装眮のある蚘
憶䜍眮に行なわれる。L1キダツシナ䞭の行の状
況がどうであれ、L1蚘憶埅ち行列に項目が加え
られる。蚘憶芁求は、できるだけ速やかにL2蚘
憶埅ち行列に転送される。埌続呜什の実行シヌケ
ンスの䞀環ずしお、プロセツサはL1デヌタ・キ
ダツシナの“同じ蚘憶䜍眮”からデヌタを取り出
しおオペランド蚘憶の比范を行なおうず詊みる。
プロセツサが“同じ蚘憶䜍眮”からの順次呜什事
前取出したたは分岐目暙取出しを実行しお、その
結果、プログラム蚘憶が比范される蚘憶埌取出
しタむプずき、L1呜什キダツシナに぀いお保
留䞭の蚘憶の衝突が発生するこずがある。“同じ
蚘憶䜍眮”の定矩は、取出しアクセス時のL1キ
ダツシナ䞭の行の状況によ぀お倉わる。埌続の取
出し芁求があるかどうか調べるためのL1キダツ
シナ・デむレクトリの探玢から、次の぀の条件
のどちらかが生じる。
ケヌス  L1キダツシナ・デむレクトリ探玢の結果、L1
ヒツトずなり、“同じ蚘憶䜍眮”が蚘憶装眮䞭の
バむト境界ずしお定矩される。保留䞭の蚘憶ア
ドレスの䞀臎を調べるため、L1蚘憶埅ち行列項
目のアドレスが、バむト境界たでの取出しアド
レスず比范される。L1蚘憶埅ち行列䞭で取出し
芁求アドレスずの䞀臎が怜出され、すなわち保留
䞭の蚘憶の衝突が怜出される。MPでは、こ
の䞀臎状態は無芖され、L1デヌタ・キダツシナ
のみに぀いお取出しの続行が蚱可される。L1デ
ヌタ・キダツシナでは倚重プロセツサ構成で、た
たL1呜什キダツシナではすべおの構成で、衝突
䞭の蚘憶がL2キダツシナ䞭で完了するたで、取
出し芁求は保留になる。取出しで実際に぀たた
は耇数の保留䞭の蚘憶の衝突が怜出されるこずが
あるので、すべおの衝突が陀去されるたで、それ
は保留になる。L1ヒツトの結果、取出し芁求は
L2制埡装眮に転送されない。最近の保留䞭の蚘
憶衝突に察しお呜什完了が戻されるず、蚘憶埅ち
行列項目は埅機解陀され、取出し芁求は再床L1
キダツシナぞのアクセスを蚱される。取出し芁求
の反埩で䟝然ずしおL1キダツシナにデヌタが芋
぀か぀た堎合、そのデヌタが芁求偎に戻され、
L2制埡装眮には情報は転送されない。取出し芁
求の反埩でL1キダツシナ・ミスが怜出された堎
合は、L1キダツシナのむンペヌゞが必芁なので、
その芁求がL2制埡装眮に転送される。
ケヌス  L1キダツシナ・デむレクトリ探玢の結果、L1
ミスずなり、“同じ蚘憶䜍眮”が蚘憶装眮䞭の64
バむト境界L1キダツシナ行のサむズずしお
定矩される。保留䞭の蚘憶アドレスの䞀臎を調べ
るため、L1蚘憶埅ち行列項目のアドレスが、64
バむト境界たでの取出しアドレスず比范される。
L1蚘憶埅ち行列䞭で取出し芁求アドレスずの䞀
臎が怜出され、すなわち保留䞭の蚘憶の衝突が怜
出される。L1デヌタ・キダツシナでもL1呜什キ
ダツシナでもすべおの構成で、衝突䞭の蚘憶が
L2キダツシナ䞭で完了するたで、取出し芁求は
保留になる。取出しで実際に぀たたは耇数の保
留䞭の蚘憶の衝突が怜出されるこずがあるので、
すべおの衝突が陀去されるたで、それは保留にな
る。保留䞭の蚘憶衝突の結果、取出し芁求はL2
制埡装眮に転送されない。最近の保留䞭の蚘憶衝
突に察しお呜什完了が戻されるず、蚘憶埅ち行列
項目は埅機解陀され、取出し芁求は再床L1キダ
ツシナぞのアクセスを蚱される。取出し芁求の反
埩でL1キダツシナ・ミスが怜出され、L1キダツ
シナのむンペヌゞが必芁なので、その芁求がL2
制埡装眮に転送される。このむンプリメンテヌシ
ョンを䜿甚するL1呜什キダツシナの蚭蚈では、
L1呜什キダツシナ制埡装眮で無効化芁求を受け
取぀たサむクルから、ロヌカル無効化芁求たたは
盞互無効化芁求のためにL1呜什キダツシナ・デ
むレクトリが実際に曎新されるたで、L1呜什キ
ダツシナ・デむレクトリに察するプロセツサのア
クセスが犁止される。その結果、無効化される
L1呜什キダツシナ行の数がれロないしなのに
応じお、L1呜什キダツシナがそれぞれないし
サむクルの間、䜿甚䞍胜ずなる。L1デヌタ・
キダツシナでは、L1デヌタ・キダツシナ制埡装
眮で無効化芁求を受け取぀たサむクルから、ロヌ
カル無効化芁求たたは盞互無効化芁求のために
L1デヌタ・キダツシナ・デむレクトリが実際に
曎新されるたで、L1デヌタ・キダツシナ・デむ
レクトリに察するプロセツサのアクセスが犁止さ
れる。その結果、無効化されるL1デヌタ・キダ
ツシナ行の数がれロないしなのに応じお、L1
デヌタ・キダツシナがそれぞれないしサむク
ルの間、䜿甚䞍胜ずなる。
2.3.2 蚘憶装眮の敎合性の䟋 この蚘憶装眮の敎合性の䟋では、個のプロセ
ツサが関係する。プロセツサCP0ずCP1は、䞋蚘
の初期条件で䞋蚘の呜什ストリヌムを実行する。
CP0呜什ストリヌム CP1呜什ストリヌム ST  ST          初期条件 蚘憶装眮 X″00000000″ X″00000000″ CP0  GR1X″00000001″ CP1  GR1X″00000001″ 各プロセツサは、保留䞭の蚘憶衝突を含む呜什
シヌケンスを実行する。次いで、各プロセツサは
他方のプロセツサの保留䞭の蚘憶衝突を含む蚘憶
䜍眮の取出しを詊みる。䞡方のシヌケンスの実行
の結果生じる゚ラヌ状態は、䞡方のプロセツサで
GR3X″00000000″のずきである。他のどんな結
果の組合せも有効である。どちらのプロセツサが
最初に蚘憶するかは、このアヌキテクチダ䟋では
重芁でないこずに留意されたい。重芁なのは、あ
るプロセツサに蚘憶装眮のある䜍眮に察する倉曎
が芋えるずき、構成内のすべおのプロセツサにそ
の倉曎が芋えるこずだけである。時間的には、
CP0がたずそのL2キダツシナに蚘憶し、次いで
CP1が蚘憶する。その結果、CP0がたずその保留
䞭の蚘憶衝突から解攟され、GR3に
X″00000000″をロヌドする。CP1は、CP0がを
含むL1キダツシナ行を盞互無効化するので、L2
キダツシナからむンペヌゞしお、GR3に
X″00000001″をロヌドしなければならない。
2.3.3 蚘憶装眮の敎合性の䟋 この蚘憶装眮の敎合性の䟋では、個のプロセ
ツサが関係する。プロセツサCP0ずCP1は、䞋蚘
の初期条件で䞋蚘の呜什ストリヌムを実行する。
CP0呜什ストリヌム CP1呜什ストリヌム MVI X″FF″ MVI X″FF″      MASK0  MASK1 BNZ TIE BNZ TIE 初期条件 蚘憶装眮 X″00000000″ MASK0X″00FFFFFF″ MASK1X″FF00FFFF″ 各プロセツサは、共通バむト蚘憶フむヌルド
たでの保留䞭の蚘憶衝突を含む呜什シヌケンスを
実行する。次いで、各プロセツサは共甚蚘憶䜍眮
ず論理積すべき䞀矩的な蚘憶䜍眮の取出しを詊み
る。䞡方のシヌケンスの実行の結果生じる゚ラヌ
状態は、䞡方のプロセツサでの論理的AND操䜜
でX″00000000″がもたらされるずきである。他の
どんな結果の組合せも有効である。どちらのプロ
セツサが最初に蚘憶するかは、このアヌキテクチ
ダ䟋では重芁でないこずに留意されたい。重芁な
のは、あるプロセツサに蚘憶装眮のある䜍眮に察
する倉曎が芋えるずきに、構成内のすべおのプロ
セツサにその倉曎が芋えるこずだけである。時間
的には、CP0がたずL2キダツシナに蚘憶し、次
いでCP1が蚘憶する。その結果、CP0がたずその
保留䞭の蚘憶衝突から解攟され、GR1に
X″FF000000″をロヌドする。MASK0ずのAND
の結果は、X″00000000″である。CP1は、CP0が
を含むL1キダツシナ行を盞互無効化するので、
L2キダツシナからその内容を取り出さなければ
ならない。CP1はGR1にX″FFFF0000″をロヌド
する。MASK1ずのANDの結果は、
X″FF000000″である。
2.4 䞻蚘憶装眮コマンド 2.4.1 L2キダツシナ芁求優先順䜍修正 甚途 パフオヌマンスの調敎。珟圚の蚘憶埅
ち行列蚭蚈の胜力を䞊回る非順次蚘憶䜍眮の修正
を必芁ずする呜什に䜿甚できるL2キダツシナ
をあるプロセツサ専甚に保持できる。別の蚘憶
装眮コマンドたたは蚘憶キヌ・コマンドを出す前
にこの蚘憶装眮コマンドが完了するように、この
コマンドはプロセツサ内で同期される。この蚘憶
装眮コマンドの実行により、䞻蚘憶装眮取出し芁
求ず蚘憶芁求をオヌバヌラツプさせるこずができ
る。マむクロコヌドは、構成内の特定プロセツサ
が静止しおいる堎合、それが蚂正䞍胜蚘憶装眮゚
ラヌ指瀺を䌎うロツク、回線保留、たたはむンペ
ヌゞ凍結をもたない状態に留たるようにしなけれ
ばならない。そうならないず、代替プロセツサが
静止しおいお蚂正䞍胜蚘憶装眮゚ラヌ指瀺を䌎う
ロツク、回線保留たたはむンペヌゞ凍結をも぀堎
合に、代替プロセツサからの芁求を阻止しようず
詊みるず、L2キダツシナ芁求優先順䜍倉曎蚘憶
装眮コマンドが完了できないので、ロツクアりト
状態になるこずがある。
蚘憶装眮コマンドの説明 マむクロコヌドが、コマンドず絶察アドレスを
提䟛する。絶察アドレスのビツト1822だけが意
味がある。アドレス・ビツト18ず19は代替プロセ
ツサ蚘憶装眮芁求に適甚され、アドレス・ビツト
2022は芁求偎プロセツサに察する優先順䜍制埡
に適甚される。アドレス・ビツト18が“”のず
き、代替プロセツサの優先順䜍の倉曎は芁求され
おいず、アドレス・ビツト19は無芖される。アド
レス・ビツト18が“”の堎合は、アドレス・ビ
ツト19が“”であれば代替プロセツサに察する
芁求は䜿甚䞍胜になり、アドレス・ビツト19が
“”であれば代替プロセツサに察する芁求は䜿
甚可胜になる。代替プロセツサに察するむンペヌ
ゞ完了芁求は阻止できないこずに留意されたい。
ロヌカル・プロセツサ優先順䜍制埡に察する有効
ビツト・パタヌンは、䜿甚可胜パタヌンの䞀郚分
である。その芏則は比范的簡単である。芁求源ず
しおは、コマンド・バツフア蚘憶装眮コマン
ド、蚘憶キヌ・コマンド、䞻蚘憶装眮取出し芁
求、ベクトル蚘憶装眮行取出し芁求、L2蚘憶埅
ち行列䞻蚘憶装眮蚘憶芁求、ベクトル蚘憶装眮
蚘憶芁求、ベクトル蚘憶装眮芁玠取出し芁求、
及びむンペヌゞ完了芁求の皮がある。優先順䜍
回路は可胜なすべおの摂動をサポヌトする。この
機構によりどの芁求源も優先順䜍の考慮なしです
たせないこずに留意されたい。アドレス・ビツト
を䜿぀お、䞋図に瀺すようにロヌカル・プロセツ
サ優先順䜍制埡をロヌドする。
優先順䜍 絶察アドレス2022の埩号 レベル 000 001 010 011 100 101 110
111  10 15 20 25 30 35 40 45 50  nc sq cb ic nc sq cb ic  nc cb ic sq nc ic sq cb  nc ic sq cb nc cb ic sq cb − コマンド・バツフア芁求源 ic − むンペヌゞ完了芁求源 nc − 珟芁求優先順䜍の倉曎なし sq − 蚘憶埅ち行列芁求源 蚘憶装眮コマンドの実行 マむクロコヌドが、コマンド及び絶察アドレス
をL1キダツシナに出す。L1キダツシナは絶察ア
ドレスずアドレス・パス蚘憶装眮コマンドをL2
制埡装眮に転送し、実際の蚘憶装眮コマンドをメ
モリ制埡装眮に転送する。デヌタ・バス䞊にはデ
ヌタは転送されない。L2制埡装眮は、䞻コマン
ド、蚘憶装眮コマンド、絶察アドレス、続いおア
ドレス・パス・コマンドを受け取る。L2制埡装
眮はコマンド有効をメモリ制埡装眮及びアドレ
スキヌに転送する。L2キダツシナ・サヌビス
優先順䜍によ぀お遞択された埌、コマンドはメモ
リ制埡装眮に転送され、アドレスはアドレスキ
ヌに転送される。メモリ制埡装眮は実際の蚘憶装
眮コマンドを受け取り、アドレスが凊理されたず
いうL2制埡装眮からの信号を埅぀お、コマンド
を優先順䜍に入れる。アドレスキヌはL2制埡
装眮から絶察アドレスを受け取り、それを物理ア
ドレスに倉換し、蚘憶コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮は、そ
れがプロセツサL2キダツシナ蚘憶機構芁求では
ないので、L2制埡装眮からコマンドを受け取ら
ない。メモリ制埡装眮は、アドレスがアドレス
キヌに送られたこずを瀺すコマンドずメモリ・ポ
ヌト識別をL2制埡装眮から受け取る。メモリ制
埡装眮は必芁な資源を割り振り、優先順䜍によ぀
お遞択されたずき、蚘憶装眮コマンドを掻動化す
る。コマンドはL2制埡装眮に転送され、アドレ
スキヌは絶察アドレスをL2制埡装眮に転送す
るように指瀺される。L2制埡装眮はメモリ制埡
コマンドを受け取り、L2キダツシナ・サヌビス
優先順䜍によ぀お遞択された埌、アドレスキヌ
からの絶察アドレスを䜿甚する。L2制埡装眮は
L2キダツシナ制埡装眮に情報を転送せず、メモ
リ制埡装眮に動䜜終了を転送する。芁求偎プロセ
ツサに察する優先順䜍制埡は、圱響を受ける芁求
源の珟圚の状態がどうであれ、盎ちに曎新され
る。アドレス・ビツト18ず19の埩号から、次の
぀ケヌスのいずれかが生じる。
ケヌス  アドレス・ビツト18が“”の堎合、代替プロ
セツサからの芁求は圱響を受けない。アドレス
キヌに情報は転送されない。このコマンド埩号の
結果、必ず完了状況がメモリ制埡装眮に報告され
る。
ケヌス  アドレス・ビツト18、19が“10”の堎合、コマ
ンド・バツフア及び埅ち行列からの埌続の代替プ
ロセツサ芁求は、L2キダツシナ・サヌビス優先
順䜍に入るこずを劚げられるが、むンペヌゞ完了
芁求はそれを劚げられない。プロセツサが蚂正䞍
胜蚘憶装眮゚ラヌ暙識を䌎うロツク、回線保留た
たはむンペヌゞ凍結をもち、ロツク衝突をもたら
さない限り、代替プロセツサの芁求源、蚘憶埅ち
行列及びコマンドがそれぞれ䜿甚䞍胜になる。蚂
正䞍胜蚘憶装眮゚ラヌ暙識を䌎うロツク、回線保
留たたはむンペヌゞ凍結をも぀おいおも、保持プ
ロセツサの芁求源が䜿甚䞍胜になるこずが劚げら
れるだけである。アドレスキヌに情報は転送さ
れない。どちらかの代替プロセツサでロツク衝突
が発生した堎合、L2制埡装眮はコマンドを完了
するこずができず、蚘憶装眮コマンドを䞀郚完了
しお、メモリ制埡装眮にロツク状況を戻す。代替
プロセツサのロツク衝突がない堎合、L2制埡装
眮はコマンドを完了し、メモリ制埡装眮に完了状
況で応答する。
ケヌス  アドレス・ビツト1819が“11”の堎合、代替
プロセツサのコマンド・バツフア及び蚘憶埅ち行
列からの埌続の芁求が䜿甚可胜になる。アドレ
スキヌに情報は転送されない。このコマンド埩
号の結果、必ず完了状況がメモリ制埡装眮に報告
される。
党ケヌス メモリ制埡装眮は、L2制埡装眮からコマンド
状況を受け取った埌、L2制埡装眮が完了状況を
報告した堎合、芁求偎プロセツサに動䜜終了で応
答する。そうでない堎合は、その蚘憶装眮コマン
ドが䞀時的に保留されお、ロツク衝突をクリアす
る時間を䞎え、次いでコマンド党䜓の実行を詊み
るためメモリ制埡装眮優先順䜍に再床入る。
2.4.2 メモリ制埡装眮芁求優先順䜍倉曎 甚途 アドレス・マツチ機胜及び蚘憶システ
ムのデバツグ。このコマンドは、別の蚘憶装眮コ
マンドたたは蚘憶キヌ・コマンドを出す前に蚘憶
装眮コマンドが完了するように、プロセツサ内郚
で同期される。䞻蚘憶装眮取出し芁求及び蚘憶芁
求は、この蚘憶装眮コマンドの実行ずオヌバヌラ
ツプするこずができる。
蚘憶装眮コマンドの説明 マむクロコヌドが、コマンドず絶察アドレスを
䟛絊する。絶察アドレスのビツト19ず24だけが意
味がある。アドレス・ビツト19は代替プロセツサ
蚘憶装眮芁求に適甚され、アドレス・ビツト24は
すべおのチダネル蚘憶装眮芁求に適甚される。ビ
ツトの倀が“”であれば圓該の芁求源からの芁
求が䜿甚䞍胜になり、ビツトの倀が“”であれ
ば圓該の芁求源からの芁求が䜿甚可胜ずなる。蚘
憶装眮コマンドが実行されるずき、蚘憶システム
䞭の珟圚掻動状態の芁求に察する圱響はなく、芁
求は正垞に完了する。特定の芁求源が䜿甚䞍胜な
ずき、このコマンドは、䞻蚘憶装眮L3及び
拡匵蚘憶機構L4に察する他の蚘憶装眮芁求
の掻動化を犁止するように意図されおいる。メモ
リ芁求埅ち行列は、その芁求源からの他の芁求の
掻動化が犁止される皋床たで圱響を受けるが、メ
モリ制埡装眮はその埅ち行列が䞀杯になるたでそ
の芁求源からの芁求を受け入れるこずができる。
特定の芁求源が䜿甚可胜なずき、このコマンド
は、L3メモリ・ポヌト及びL4メモリ・ポヌトに
察する芁求源からのアクセスを再床蚱可するよう
に意図されおいる。芁求偎プロセツサがメモリ制
埡装眮䞭でのそれ自䜓の芁求優先順䜍を倉曎でき
ないこずに留意されたい。L2キダツシナ定期フ
ラツシナずいう蚘憶システム内郚機胜は、それが
掻動化されお構成䞭で䜿甚できるようにな぀た堎
合、代替プロセツサずチダネルのどちらかの芁求
源がメモリ制埡装眮内で䜿甚䞍胜になるず䜿甚䞍
胜になり、䞡方の芁求源が䜿甚可胜な堎合だけ䜿
甚可胜になる。この蚘憶装眮コマンドを出す前
に、代替プロセツサ芁求が䜿甚䞍胜になる堎合、
マむクロコヌドは、構成内の代替プロセツサが、
蚂正䞍胜蚘憶装眮゚ラヌ暙識を䌎うメモリ・バツ
フア、ロツク、回線保留、保留䞭のむンペヌゞ芁
求、たたはむンペヌゞ凍結を有さない状態である
こずを保蚌しなければならない。そうしないず、
構成内の掻動状態のたたのプロセツサによる埌続
の蚘憶装眮参照のために、ロツクアりト条件が生
じるこずがある。可胜なチダネル・オヌバヌラン
に備える堎合以倖は、チダネル蚘憶装眮芁求に察
しお特別の凊眮は必芁でない。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンド及び絶察アドレス
をL1キダツシナに出す。L1キダツシナは絶察ア
ドレスずアドレス・パス蚘憶装眮コマンドをL2
制埡装眮に転送し、実際の蚘憶装眮コマンドをメ
モリ制埡装眮に転送する。デヌタ・バス䞊にはデ
ヌタは転送されない。L2制埡装眮は、䞻コマン
ド、蚘憶装眮コマンド、絶察アドレス、続いおア
ドレス・パス・コマンドを受け取る。L2制埡装
眮はコマンド有効をメモリ制埡装眮及びアドレ
スキヌに転送する。L2キダツシナ・サヌビス
優先順䜍によ぀お遞択された埌、コマンドはメモ
リ制埡装眮に転送され、アドレスはアドレスキ
ヌに転送される。L2制埡装眮は、絶察アドレス
のビツト19ず24をメモリ・ポヌト識別の䞀郚ずし
おメモリ制埡装眮に枡す。メモリ制埡装眮は実際
の蚘憶装眮コマンドを受け取り、アドレスが凊理
されたずいうL2制埡装眮からの信号を埅぀お、
コマンドを実行する。アドレスキヌはL2制埡
装眮から絶察アドレスを受け取り、それを物理ア
ドレスに倉換し、蚘憶コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮は、そ
れがプロセツサL2キダツシナ蚘憶機構芁求では
ないので、L2制埡装眮からコマンドを受け取ら
ない。メモリ制埡装眮は、アドレスがアドレス
キヌに送られたこずを瀺すコマンドずメモリ・ポ
ヌト識別をL2制埡装眮から受け取る。メモリ・
ポヌト識別は、動䜜を完了するのに必芁な぀の
アドレス・ビツトを含んでいる。動䜜を完了する
のに資源が䞍芁なので、メモリ制埡装眮は盎ちに
コマンドを実行する。メモリ制埡装眮は、アドレ
ス・ビツト19ず24を䜿぀お、その優先順䜍制埡ラ
ツチを適宜セツトする。コマンドが芁求源を䜿甚
䞍胜にするこずを必芁ずする堎合は、その芁求源
に察する珟圚掻動状態のコマンドが正垞に完了で
き、その芁求源からのその埌の芁求は優先順䜍遞
択から排陀される。コマンドが芁求源を䜿甚可胜
にした堎合は、埅機䞭の芁求が再床優先順䜍の遞
択に入るこずができる。メモリ制埡装眮は、蚘憶
装眮芁求源の有効性を倉曎しながら、芁求偎プロ
セツサに動䜜終了を送぀お応答する。通垞の資源
優先順䜍により必芁な資源に察するアクセスが盎
列化されるので、珟圚掻動状態の蚘憶装眮動䜜の
完了を埅぀必芁はない。
2.4.3 メモリ・゚ラヌ蚂正バむパス䜿甚可胜 甚途 䞻蚘憶装眮及び拡匵蚘憶機構の蚺断テ
スト。このコマンドは、指定されたメモリ・ポヌ
トでの゚ラヌ蚂正の通垞の䜿甚を迂回できるの
で、蚺断テストの継続䞭、メモリ・ポヌトに察す
る通垞システム動䜜を保留にしなければならな
い。このコマンドは、芁求偎プロセツサ内で蚘憶
装眮掻動を開始する前に蚘憶装眮コマンドが完了
するように、プロセツサ内で同期される。
蚘憶装眮コマンドの説明 このコマンドを実行するず、蚘憶装眮コマンド
ず共に䟛絊されるアドレスによ぀お遞択されたメ
モリ・ポヌト内で䜿甚される゚ラヌ蚂正回路を迂
回するこずができる。䟛絊されるアドレスのうち
絶察アドレス・ビツト24だけが意味がある。この
モヌドは、通垞の単䞀ビツト・゚ラヌ蚂正を迂回
しお、メモリ内容に察する盎接アクセスを可胜に
する。取出しコマンドがメモリ・ポヌトにアクセ
スするずき、メモリからデヌタが読み取られ、関
連する怜査ビツトが通垞通り怜査ビツト・レゞス
タにロヌドされる。取出しアクセスに䌎う単䞀ビ
ツト・゚ラヌ蚂正は迂回される。デヌタは蚂正な
しでメモリ・バス䞊を転送されるが、パリテむは
正しい。蚘憶コマンドがメモリ・ポヌトにアクセ
スするずきは、䟛絊されるデヌタから生成された
怜査ビツトではなく、前のメモリ・アクセスでロ
ヌドされた怜査ビツト・レゞスタからの怜査ビツ
トを䜿぀お、メモリにデヌタが曞き蟌たれる。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンド及び絶察アドレス
をL1キダツシナに出す。L1キダツシナは絶察ア
ドレスずアドレス・パス蚘憶装眮コマンドをL2
制埡装眮に転送し、実際の蚘憶装眮コマンドをメ
モリ制埡装眮に転送する。デヌタ・バス䞊にはデ
ヌタは転送されない。L2制埡装眮は、䞻コマン
ド、蚘憶装眮コマンド、絶察アドレス、続いおア
ドレス・パス・コマンドを受け取る。L2制埡装
眮はコマンド有効をメモリ制埡装眮及びアドレ
スキヌに転送する。L2キダツシナ・サヌビス
優先順䜍によ぀お遞択された埌、コマンドはメモ
リ制埡装眮に転送され、アドレスはアドレスキ
ヌに転送される。メモリ制埡装眮は実際の蚘憶装
眮コマンドを受け取り、アドレスが凊理されたず
いうL2制埡装眮からの信号を埅぀お、コマンド
を優先順䜍に入れる。アドレスキヌはL2制埡
装眮から絶察アドレスを受け取り、それを物理ア
ドレスに倉換し、蚘憶コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮は、そ
れがプロセツサL2キダツシナ蚘憶機構芁求では
ないので、L2制埡装眮からコマンドを受け取ら
ない。メモリ制埡装眮は、アドレスがアドレス
キヌに送られたこずを瀺すコマンドずメモリ・ポ
ヌト識別をL2制埡装眮から受け取る。メモリ・
ポヌト識別は、絶察アドレスのビツト24を含んで
いる。メモリ制埡装眮は、優先順䜍によ぀お遞択
されたずき、必芁な資源を割り振り、蚘憶装眮コ
マンドを掻動化する。コマンドはBSU制埡装眮
に転送され、アドレスキヌは物理アドレスを
BSU制埡装眮に転送するように指瀺される。
BSU制埡装眮は、コマンドず物理アドレスを指
瀺されたメモリ・ポヌトに転送するためL2デヌ
タ・フロヌに転送し、次いでメモリ制埡装眮に動
䜜終了を転送する。遞択されたメモリ・ポヌト䞭
のメモリ制埡装眮モゞナヌルが、その圓該の゚ラ
ヌ蚂正バむパス制埡をセツトしお、゚ラヌ蚂正を
回避しながらメモリ内容に盎接アクセスできるよ
うにする。メモリ制埡装眮は、BSU制埡装眮か
ら動䜜完了を受け取るず、メモリ・ポヌトを解陀
し、芁求偎プロセツサに動䜜終了を転送する。
2.4.4 蚘憶埅ち行列フラツシナ 甚途 珟呜什の実行開始前に盎列化が必芁な
370呜什䞭で䜿甚される。非呜什凊理で、取
出し埌ロツク蚘憶装眮芁求を出す前にむンタヌロ
ツクされた曎新の䞀郚ずしお䜿甚される。この蚘
憶装眮コマンドは、芁求偎プロセツサのL2キダ
ツシナ内で蚘憶芁求を凊理するための優先順䜍を
倉曎しない。
蚘憶装眮コマンドの説明 マむクロコヌドは、このコマンドだけを䟛絊す
る。L1キダツシナは、L2キダツシナから呜什完
了信号を受け取り、L1蚘憶埅ち行列から完了し
た蚘憶芁求を陀去するこずにより、蚘憶埅ち行列
自䜓をフラツシナするための芁件を凊理する。
L1蚘憶埅ち行列が空になるたで、L1キダツシナ
はどの芁求にず぀おも䜿甚䞭に芋える。蚘憶埅ち
行列が空になるず、L1キダツシナは通垞掻動を
開始させる。このコマンドはL2キダツシナ制埡
装眮には転送されない。
蚘憶コマンドの実行 マむクロコヌドがL1キダツシナにコマンドを
出す。L1キダツシナは、コマンドを完党に凊理
するので、L2制埡装眮に情報を転送しない。L1
キダツシナは、以前の蚘憶芁求がL2キダツシナ
䞭ですべお完了したこずがL1蚘憶埅ち行列の空
状態によ぀お瀺されるたで、プロセツサ・パむプ
ラむン䞭での蚘憶装眮芁求の実行を保留にする。
2.4.5 L2キダツシナ行眮換アルゎリズム匷制 甚途 蚘憶システムの蚺断テスト。このコマ
ンドは、芁求偎プロセツサ内郚で蚘憶装眮掻動を
開始する前に蚘憶装眮コマンドが完了するよう
に、プロセツサ内で同期される。マむクロコヌド
は、指定されたL2キダツシナ項目䞭で有効なデ
ヌタが望たれる堎合に、固定キダツシナ眮換セツ
トを䜿甚するずき、L2むンペヌゞ芁求が匷制的
に䞍良L2キダツシナ項目に入れられないように
しなければならない。
蚘憶装眮コマンドの説明 マむクロコヌドが、コマンドず絶察アドレスを
䟛絊する。絶察アドレスのビツト2528だけが意
味がある。このコマンドは、別の蚘憶装眮コマン
ドによ぀お倉曎されるたで、L2キダツシナ行眮
換アルゎリズムに単䞀キダツシナ・セツトを遞択
させ、あるいは通垞のL2キダツシナ行眮換アル
ゎリズムの䜿甚を再開するのに䜿甚される。眮換
キダツシナ・セツトを匷制するための有効ビツ
ト・パタヌンは、䜿甚可胜なパタヌンのサブセツ
トである。絶察アドレスのビツト2528がすべお
れロのパタヌン、すなわち“0000”のずきは、通
垞のキダツシナ眮換アルゎリズムの䜿甚を再開す
るコマンドであるず解釈される。“0100”
“0010”“0001”は、それぞれ眮換キダツシナ・
セツトを、及びにセツトさせるものず解釈
され、“1100”“1010”“1001”は、それぞれ眮
換キダツシナ・セツトを及びにさせるも
のず解釈される。他のパタヌンはすべお無効であ
り、䜿甚した堎合、予期しない結果が生じる。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンド及び絶察アドレス
をL1キダツシナに出す。L1キダツシナは絶察ア
ドレスずアドレス・パス蚘憶装眮コマンドをL2
制埡装眮に転送し、実際の蚘憶装眮コマンドをメ
モリ制埡装眮に転送する。デヌタ・バス䞊にはデ
ヌタは転送されない。L2制埡装眮は、䞻コマン
ド、蚘憶装眮コマンド、絶察アドレス、続いおア
ドレス・パス・コマンドを受け取る。L2制埡装
眮はコマンド有効をメモリ制埡装眮及びアドレ
スキヌに転送する。L2キダツシナ・サヌビス
優先順䜍によ぀お遞択された埌、コマンドはメモ
リ制埡装眮に転送され、アドレスはアドレスキ
ヌに転送される。メモリ制埡装眮は実際の蚘憶装
眮コマンドを受け取り、アドレスが凊理されたず
いうL2制埡装眮からの信号を埅぀お、コマンド
を優先順䜍に入れる。アドレスキヌはL2制埡
装眮から絶察アドレスを受け取り、それを物理ア
ドレスに倉換し、蚘憶コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮は、そ
れがプロセツサL2キダツシナ蚘憶機構芁求では
ないので、L2制埡装眮からコマンドを受け取ら
ない。メモリ制埡装眮は、アドレスがアドレス
キヌに送られたこずを瀺すコマンドずメモリ・ポ
ヌト識別をL2制埡装眮から受け取る。メモリ制
埡装眮は、優先順䜍によ぀お遞択されたずき、必
芁な資源を割り振り、蚘憶装眮コマンドを掻動化
する。コマンドはL2制埡装眮に転送され、アド
レスキヌは絶察アドレスをL2制埡装眮に転送
するように指瀺される。L2制埡装眮はメモリ制
埡コマンドを受け取り、L2キダツシナ・サヌビ
ス優先順䜍によ぀お遞択された埌、アドレスキ
ヌからの絶察アドレスを䜿甚する。アドレス・ビ
ツト2528が非れロ・パタヌンの堎合、それを䜿
぀お通垞のL2キダツシナ行眮換アルゎリズムが
オヌバヌラむドされ、匷制的に特定のキダツシ
ナ・セツトが遞択される。アドレス・ビツト25
28が“0000”の堎合は、通垞のL2キダツシナ行
眮換アルゎリズムが再床遞択される。L2制埡装
眮は、動䜜を開始した埌、動䜜終了でメモリ制埡
装眮に応答する。メモリ制埡装眮は、L2制埡装
眮からコマンド状況を受け取぀た埌、動䜜終了で
芁求偎プロセツサに応答する。
2.4.6 L1キダツシナ行たたは合同匏無効化 甚途 ペヌゞ䞍圚凊理ルヌチン䞭にL1キダ
ツシナからの郚分結果のクリア。「プロセツサ停
止」状態を匕き起こす゚ラヌからの回埩。ペヌゞ
䞍圚凊理では、マむクロコヌドは、TLBミス及
びそれに続くペヌゞ䞍圚時に、実行䞭の呜什に察
するL1蚘憶埅ち行列から絶察アドレスを獲埗す
る。これらの各L1キダツシナ行は、システム内
のデヌタの保党性を維持するため、プロセツサの
再起動前に無効にしなければならない。L2制埡
機構内の関連するL1状況項目もクリアしなけれ
ばならない。゚ラヌ回埩では、プロセツサがクロ
ツク停止しおおり、プロセツサのL1キダツシ
ナ・アレむ及び関連するL1状況アレむが蚘憶装
眮内容の珟レベルを反映しおいないこずを暗瀺す
る。L1キダツシナ・アレむは、マツプに察す
るアクセスによ぀おクリアされる。L1状況アレ
むはL1キダツシナ合同匏無効化コマンドによ぀
おクリアされる。このコマンドは、別の蚘憶装眮
コマンドたたは蚘憶キヌ・コマンドを出す前に蚘
憶装眮コマンドが完了するように、プロセツサ内
で同期される。䞻蚘憶装眮取出し芁求及び蚘憶芁
求は、この蚘憶装眮コマンドの実行ずオヌバヌラ
ツプするこずができる。蚘憶装眮コマンドの説明 絶察アドレス・ビツト26は、ビツト26が“”
の堎合はL1キダツシナ行の無効化、ビツト26が
“”の堎合はL1キダツシナ合同匏の無効化を遞
択するのに䜿甚される。絶察アドレスのビツト
25はL1キダツシナ行を無効化するのに意味
があり、絶察アドレスのビツト2025はL1キダ
ツシナ合同匏を無効化するのに意味がある。L1
キダツシナ行の無効化では、適切なL1キダツシ
ナ行が芁求偎プロセツサ䞭に䟝然ずしお存圚する
堎合、L1キダツシナは、指定された絶察アドレ
スを䜿぀おL1デむレクトリの探玢を実行しお、
そのキダツシナ行を無効にする。L1呜什キダツ
シナもL1オペランド・キダツシナも、L1キダツ
シナ行無効化コマンドで芁求される動䜜を実行す
る。芁求偎プロセツサ内にL1呜什キダツシナ及
びL1オペランド・キダツシナに察するL1状況項
目が䟝然ずしお存圚する堎合、L2制埡装眮はそ
れらの項目をクリアする。このコマンドは、L2
制埡装眮に転送されたずきL1キダツシナ項目を
無効にするので、L2制埡装眮からL1キダツシナ
に無効化芁求は転送されない。L1キダツシナ合
同匏の無効化では、適切なL1キダツシナ行が芁
求偎プロセツサ䞭に䟝然ずしお存圚する堎合、
L1キダツシナは、指定された絶察アドレスを䜿
぀おL1デむレクトリの探玢を実行しお、そのキ
ダツシナ行を無効にする。L1呜什キダツシナも
L1オペランド・キダツシナも、L1キダツシナ行
無効化コマンドで芁求される動䜜を実行する。再
詊行でL1キダツシナの内容がすでにクリアされ
おいるので、これは冗長掻動である。L2制埡装
眮は、指定されたL1合同匏に぀いお、芁求偎プ
ロセツサ内のL1呜什キダツシナ及びL1オペラン
ド・キダツシナに察するL1状況項目をクリアす
る。各状況アレむ䞭の぀の項目すべおが無効状
態にされる。L1キダツシナ項目は前の再詊行掻
動でクリアされおいるので、L2制埡装眮からL1
キダツシナに無効化芁求は転送されない。
蚘憶コマンドの実行 マむクロコヌドが、コマンド及び絶察アドレス
をL1キダツシナに出す。L1キダツシナは絶察ア
ドレスず蚘憶コマンドをL2制埡装眮に転送する。
デヌタ・バス䞊にはデヌタは転送されない。L1
キダツシナはその情報を䜿぀お、オペランド・キ
ダツシナ及び呜什キダツシナ䞭の圓該のL1キダ
ツシナ項目を無効にする。蚘憶芁求によ぀お代替
プロセツサが同じL1キダツシナ行の盞互無効化
を芁求した堎合、それを含むL2キダツシナ行が
L2キダツシナ内で眮換されたずき、あるいはL1
キダツシナ合同匏無効化コマンドずしお䜿甚する
こずを意図したずきは、L1キダツシナ・ミスず
なる可胜性があるこずに留意されたい。L2制埡
装眮は、䞻コマンド、蚘憶装眮コマンド、絶察ア
ドレス、続いお実際の蚘憶装眮コマンドを受け取
る。L2キダツシナ・サヌビス優先順䜍によ぀お
遞択された埌、絶察アドレスを䜿぀お、L2デむ
レクトリが探玢される。アドレスされたL2キダ
ツシナ行に察する蚂正䞍胜蚘憶装眮゚ラヌ暙識を
䌎う掻動状態のロツク、回線保留たたはむンペヌ
ゞ凍結があ぀おも、この蚘憶装眮コマンドの結果
L1状況アレむだけが倉曎できるので、それらは
無芖される。L2キダツシナ制埡装眮に情報は転
送されず、メモリ制埡装眮に動䜜終了が転送され
る。アドレスの高䜍ビツトは、L2キダツシナ・
デむレクトリ出力ずの比范察象ずしお䜿甚され
る。L2キダツシナ・デむレクトリ探玢の結果、
次の぀の条件のどちらかが生じる。L2キダツ
シナ・デむレクトリ探玢の結果は、L1キダツシ
ナ行無効化コマンドのみに適甚され、L1キダツ
シナ合同匏無効化コマンドには適甚されない。
・L1キダツシナ行無効化AA26“” ケヌス  L2キダツシナ・ミスずなり、圓該のL1状況項
目がすでにクリアされおいるこずを瀺す。アドレ
スキヌにもL2キダツシナ制埡装眮にも情報は
転送されない。L2制埡装眮は、メモリ制埡装眮
にコマンド完了状況で応答する。メモリ制埡装眮
は、L2制埡装眮からコマンド状況を受け取るず、
芁求偎プロセツサに動䜜終了で応答する。
ケヌス  L2キダツシナ・ヒツトずなり、L2キダツシ
ナ・セツトが識別される。アドレスキヌにも
L2キダツシナ制埡装眮にも情報は転送されない。
L2制埡装眮は、コマンド完了状況でメモリ制埡
装眮に応答する。芁求偎プロセツサの䞡方のL1
状況アレむが、L1キダツシナ行のコピヌがある
かどうか探玢される。代替プロセツサのL1状況
アレむは、この芁求の圱響を受けない。䜎䜍L2
キダツシナ合同匏を䜿぀おL1状況アレむがアド
レスされ、L2キダツシナ・セツトず高䜍合同匏
は、L1状況アレむ出力ずの比范察象ずしお䜿甚
される。結果が等しい堎合、圓該の項目がクリア
される。L1キダツシナ無効化に察するアドレ
ス・バス芁求は必芁でない。メモリ制埡装眮は、
L2制埡装眮からコマンド状況を受け取るず、芁
求偎プロセツサに動䜜終了で応答する。
L1キダツシナ合同匏無効化AA26“” L2キダツシナ・セツトたたはミスになる。ア
ドレスキヌにもL2キダツシナ制埡装眮にも情
報は転送されない。L2制埡装眮はメモリ制埡装
眮にコマンド完了状況で応答する。芁求偎プロセ
ツサの䞡方のL1状況アレむは、指定されたL1キ
ダツシナ合同匏内のすべおの項目が無効状態にリ
セツトされる。代替プロセツサのL1状況アレむ
は、この芁求の圱響を受けない。L1キダツシナ
無効化に察するアドレス・バス芁求は必芁でな
い。メモリ制埡装眮は、L2制埡装眮からコマン
ド状況を受け取るず、芁求偎プロセツサに動䜜終
了で応答する。
2.4.7 L2キダツシナ項目無効化 甚途 蚘憶システムの蚺断テスト。蚘憶階局
内のデヌタ保党性は、この蚘憶装眮コマンドを䜿
甚する環境にず぀お重芁ではない。このコマンド
は、別の蚘憶装眮コマンドたたは蚘憶キヌ・コマ
ンドを出す前に蚘憶装眮コマンドが掻動化される
ように、プロセツサ内で同期される。䞻蚘憶装眮
取出し及び蚘憶芁求は、この蚘憶装眮コマンドの
実行ずオヌバヌラツプするこずができる。マむク
ロコヌドは、構成内の特定のプロセツサが静止し
おいる堎合、それが蚂正䞍胜蚘憶装眮゚ラヌ暙識
を䌎うロツク、回線保留たたはむンペヌゞ凍結を
もたない状態のたたになるようにしなければなら
ない。そうしないず、静止䞭のプロセツサが芁求
されたL2キダツシナ項目内のL2キダツシナ行に、
蚂正䞍胜蚘憶装眮゚ラヌ暙識を䌎うロツク、回線
保留たたはむンペヌゞ凍結を有するずき、無効化
蚘憶装眮コマンドが完了できないので、ロツクア
りト条件が生じる恐れがある。
蚘憶装眮コマンドの説明 マむクロコヌドが、察応する蚘憶装眮アドレ
ス・バスのビツト䜍眮に、L2キダツシナ合同匏、
すなわち絶察アドレスのビツト1624を䟛絊す
る。L2キダツシナ・セツトがアドレス・ビツト
2527に挿入されおおり、次のように解釈され
る。 “000”はにセツトされる。
“001”はにセツトされる。
“010”はにセツトされる。
“100”はにセツトされる。
“101”はにセツトされる。
“110”はにセツトされる。
残りのビツト・パタヌンは無効である。このア
ドレスを、L1キダツシナは絶察アドレスず芋な
す。マむクロコヌドから䟛絊されるL2キダツシ
ナ合同匏ずキダツシナ・セツトで指定されるL2
キダツシナ項目が、察応するL2ミニ・デむレク
トリ項目ず共に無効にされる。芁求された項目内
のL2キダツシナ行状況がどうであろうず、その
行は決しおL3メモリにフラツシナされない。た
たL1状況アレむが探玢され、L1キダツシナ・レ
ベルにL2キダツシナ行のコピヌが存圚する堎合
はそれがパヌゞされ、圓該のL1状況項目がクリ
アされる。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンド及び絶察アドレス
L2キダツシナ合同匏ずキダツシナ・セツトを
L1キダツシナに出す。L1キダツシナは絶察アド
レスずアドレス・パス蚘憶装眮コマンドをL2制
埡装眮に転送し、実際の蚘憶装眮コマンドをメモ
リ制埡装眮に転送する。デヌタ・バス䞊にはデヌ
タは転送されない。L2制埡装眮は、䞻コマンド、
蚘憶装眮コマンド、絶察アドレス、続いおアドレ
ス・パス・コマンドを受け取る。L2制埡装眮は
コマンド有効をメモリ制埡装眮及びアドレスキ
ヌに転送する。L2キダツシナ・サヌビス優先順
䜍によ぀お遞択された埌、コマンドはメモリ制埡
装眮に転送され、アドレスはアドレスキヌに転
送される。メモリ制埡装眮は実際の蚘憶装眮コマ
ンドを受け取り、アドレスが凊理されたずいう
L2制埡装眮からの信号を埅぀お、コマンドを優
先順䜍に入れる。アドレスキヌはL2制埡装眮
から絶察アドレスを受け取り、それを物理アドレ
スに倉換し、蚘憶コマンド・アドレス・バツフア
に保持する。L2キダツシナ制埡装眮は、それが
プロセツサL2キダツシナ蚘憶機構芁求ではない
ので、L2制埡装眮からコマンドを受け取らない。
メモリ制埡装眮は、アドレスがアドレスキヌに
送られたこずを瀺すコマンドずメモリ・ポヌト識
別をL2制埡装眮から受け取る。メモリ制埡装眮
は、優先順䜍によ぀お遞択されたずき、必芁な資
源を割り振り、蚘憶装眮コマンドを掻動化する。
L2キダツシナ項目無効化コマンドはL2制埡装眮
に転送され、アドレスキヌは絶察アドレスを
L2制埡装眮に転送するように指瀺される。L2制
埡装眮はL2キダツシナ項目を無効化するための
メモリ制埡コマンドを受け取り、L2キダツシ
ナ・サヌビス優先順䜍によ぀お遞択された埌、ア
ドレスキヌからの絶察アドレスを䜿぀おL2キ
ダツシナ・デむレクトリをアドレスする。L2キ
ダツシナは、アドレスキヌからのアドレスが
L2キダツシナ合同匏ずキダツシナ・セツトを含
むこずを知぀お、そのアドレスを䜿甚する。L2
制埡装眮はL2キダツシナ制埡装眮に情報を転送
せず、メモリ制埡装眮にコマンド回答を転送す
る。L2デむレクトリの探玢から、次の぀の条
件のいずれかが生じる。
ケヌス  指定されたL2キダツシナ項目がすでに無効た
たは䞍良ずマヌクされおいる。アドレスキヌに
情報は転送されない。埌で、L2キダツシナ行状
況がメモリ制埡装眮に転送される。メモリ制埡装
眮は、L2キダツシナ・ミスずいうL2キダツシナ
行状況を受け取り、芁求偎プロセツサに動䜜終了
で応答する。L2ミニ・デむレクトリ項目の無効
化は必芁でない。
ケヌス  遞択されたL2キダツシナ行に察しお、蚂正䞍
胜蚘憶装眮゚ラヌ暙識を䌎うロツク、回線保留た
たはむンペヌゞ凍結が掻動状態にある。アドレ
スキヌに情報は転送されない。埌でL2キダツ
シナ行状況がメモリ制埡装眮に転送される。メモ
リ制埡装眮は、ロツクずいうL2キダツシナ行状
況を受け取り、コマンドの珟圚の実行を打ち切
る。蚘憶装眮コマンドが䞀時的に保留にされお、
ロツク衝突をクリアするための時間を䞎え、次い
でコマンド党䜓の実行を詊みお再床メモリ制埡装
眮優先順䜍に入る。
ケヌス  L2キダツシナ行が有効で、倉曎枈みたたは未
倉曎である。L2キダツシナ項目は無効ずマヌク
されおいる。L2制埡装眮は、組み合わせたアド
レス、L2キダツシナ合同匏、及びL2キダツシ
ナ・デむレクトリから読み取぀た絶察アドレス・
ビツトを、L2キダツシナ・セツトず共にアドレ
スキヌに転送する。埌でL2キダツシナ行状況
がメモリ制埡装眮に転送される。無効にな぀た
L2キダツシナ項目に察するミニ・デむレクトリ
の曎新を保蚌するために、匷制的にメモリ制埡装
眮をL2デむレクトリ・ヒツト状況にしなければ
ならない。無効ずマヌクされたL2キダツシナ行
内に぀のL1キダツシナ行のコピヌがあるかど
うかすべおのL1キダツシナ行が探玢される。䜎
䜍L2キダツシナ合同匏を䜿぀おL1状況アレむが
アドレスされ、L1状況アレむずL2キダツシナ・
セツトず高䜍合同匏が、L1状況アレむ出力ずの
比范察象ずしお䜿甚される。L1キダツシナのコ
ピヌが芋぀か぀た堎合は、圓該L1L2アドレ
ス・バスの無効化が芁求される。アドレス・バス
に察する芁求がそのL1キダツシナによ぀お蚱可
された埌、L1キダツシナのコピヌを無効にする
ために、L1キダツシナ合同匏及びL1キダツシ
ナ・セツトが、L1オペランド・キダツシナ甚ず
L1呜什キダツシナ甚に぀ず぀、圓該のプロセ
ツサに同時に転送される。L1キダツシナは、䞀
定数のサむクルの間に必芁なアドレス・むンタヌ
プヌスが蚱可されるこずを保蚌するので、L2
キダツシナ項目無効化コマンドは、ロヌカル無効
化たたは盞互無効化の芁求の圱響を受けない。ア
ドレスキヌはL2制埡装眮から絶察アドレスを
受け取り、それを物理アドレスに倉換し、L2キ
ダツシナ・セツトず共に蚘憶装眮コマンド・アド
レス・バツフアに保持する。メモリ制埡装眮は、
L2ヒツトずいうL2キダツシナ行状況を受け取り、
アドレスキヌ䞭のこのプロセツサに関連する蚘
憶装眮コマンド・アドレス・バツフアを䜿぀お、
L2ミニ・デむレクトリ䞭の圓該項目の無効化を
芁求する。次いで、メモリ制埡装眮は芁求偎プロ
セツサに動䜜終了で応答する。
2.4.8 メモリ内郚レゞスタ読取り 甚途 䞻蚘憶装眮ず拡匵機構の蚺断テスト。
このコマンドは、芁求偎プロセツサぞの遞択され
たメモリ内郚レゞスタの取出しを完了するため
に、䞻蚘憶装眮取出し芁求ず䞀緒に䜿甚される。
このコマンドは、芁求偎プロセツサ内で蚘憶装眮
掻動が開始する前に蚘憶装眮コマンドが完了する
ように、プロセツサ内で同期される。
蚘憶コマンドの説明 マむクロコヌドが、コマンドず絶察アドレスを
䟛絊する。絶察アドレスのビツト24だけが、メモ
リ・ポヌトを遞択する際にメモリ内郚レゞスタ読
取りコマンドにず぀お意味がある。この蚘憶コマ
ンドは、操䜜甚コマンド察の前半郚である。この
コマンドは、指定されたメモリ・ポヌトから128
バむト・メモリ・バツフアに遞択されたメモリ内
郚レゞスタを読み蟌むように蚭蚈されおいる。遞
択されたポヌトのメモリ・カヌド内の個の制埡
チツプがすべお読取り動䜜に関䞎し、その特殊機
胜レゞスタ、怜査ビツト・レゞスタ、冗長ビツ
ト・レゞスタ及びシンドロヌム・レゞスタのコピ
ヌを、蚘憶装眮デヌタ・バスを介しお蚘憶システ
ムのプリセツト䜍眮に転送する。この蚘憶装眮コ
マンドは、このコマンドの実行のためにのみ、メ
モリ・バツフアを芁求偎プロセツサず関連付け
る。この蚘憶装眮コマンドを実行しおから、芁求
偎プロセツサからの第のコマンドであるL2キ
ダツシナ・ミスを䌎うプロセツサ取出しを受け取
り、続いおそれを完了するたでの間に、メモリ・
バツフア資源ロツクは維持されない。この操䜜甚
コマンド察の第のコマンドは、同じプロセツサ
から出される、L2キダツシナ・ミスをもたらす
次の䞻蚘憶装眮取出し芁求である。蚘憶システム
は、デヌタの䟛絊源及びL2キダツシナ曎新以倖
の点では、L2キダツシナ・ミスを通垞通り凊理
する。指定されたアドレスからキダツシナ蚘憶機
構にむンペヌゞされるデヌタは、遞択されたメモ
リ・ポヌトではなくおメモリ・バツフアからく
る。以前にメモリ内郚レゞスタ読取りコマンドに
よ぀おメモリ・バツフアにロヌドされたデヌタの
うち32バむトが、L1キダツシナ内の通垞の64バ
むト・むンペヌゞ・シヌケンスを提䟛するため、
L1キダツシナに回転送される。このデヌタは、
プロセツサ取出し芁求に割り振られたL2キダツ
シナ・むンペヌゞ・バツフアにはロヌドされず、
その代りに前のむンペヌゞ・バツフアの内容が遞
択されたL2キダツシナ項目にロヌドされ、所䞎
のL2キダツシナ行に぀いおL1キダツシナずL2キ
ダツシナの間でデヌタが䞀臎しなくなる。マむク
ロコヌドは、メモリ・バツフアの内容をL1キダ
ツシナにむンペヌゞさせるため、次の䞻蚘憶装眮
取出し芁求に察するL2キダツシナ・ミスを保蚌
しなければならない。指定された蚘憶装眮アドレ
スは128バむトの境界䞊になければならないが、
どちらのL3ポヌトが遞択されおもよい。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンド及び絶察アドレス
をL1キダツシナに出す。L1キダツシナは絶察ア
ドレスずアドレス・パス蚘憶装眮コマンドをL2
制埡装眮に転送し、実際の蚘憶装眮コマンドをメ
モリ制埡装眮に転送する。デヌタ・バス䞊にはデ
ヌタは転送されない。L2制埡装眮は、䞻コマン
ド、蚘憶装眮コマンド、絶察アドレス、続いおア
ドレス・パス・コマンドを受け取る。L2制埡装
眮はコマンド有効をメモリ制埡装眮及びアドレ
スキヌに転送する。L2キダツシナ・サヌビス
優先順䜍によ぀お遞択された埌、コマンドはメモ
リ制埡装眮に転送され、アドレスはアドレスキ
ヌに転送される。メモリ制埡装眮は実際の蚘憶装
眮コマンドを受け取り、アドレスが凊理されたず
いうL2制埡装眮からの信号を埅぀お、コマンド
を優先順䜍に入れる。アドレスキヌはL2制埡
装眮から絶察アドレスを受け取り、それを物理ア
ドレスに倉換し、蚘憶コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮は、そ
れがプロセツサL2キダツシナ蚘憶機構芁求では
ないので、L2制埡装眮からコマンドを受け取ら
ない。メモリ制埡装眮は、アドレスがアドレス
キヌに送られたこずを瀺すコマンドずメモリ・ポ
ヌト識別をL2制埡装眮から受け取る。メモリ制
埡装眮は、優先順䜍によ぀お遞択されたずき、必
芁な資源を割り振り、蚘憶装眮コマンドを掻動化
する。コマンドはBSU制埡装眮に転送され、ア
ドレスキヌは絶察アドレスをBSU制埡装眮に
転送するように指瀺される。BSU制埡装眮は、
コマンドず物理アドレスをL2デヌタ・フロヌを
介しお指定されたメモリ・ポヌトに転送するこず
により、蚺断メモリ取出しを開始する。BSU制
埡装眮は、この蚘憶装眮コマンドに関連するプロ
セツサ識別を蚘録しお、埌でこのプロセツサから
の次の䞻蚘憶装眮取出し芁求があ぀たずき読取り
動䜜が完了できるようにする。遞択されたメモ
リ・ポヌトは、芁求された蚺断読取りを実行し
お、デヌタを必芁なメモリ・むンタヌプヌス・
レゞスタに枡し、L2デヌタ・フロヌはそれを蚘
憶チダネル・デヌタ・バツフア機胜䞭のメモリ・
バツフアに送る。遞択されたメモリ・ポヌトから
メモリ・バツフアぞのデヌタ転送は回だけ行な
われる。メモリ・バツフアぞの最埌のデヌタ転送
が完了する間に、BSU制埡装眮はメモリ制埡装
眮に動䜜完了を転送する。メモリ制埡装眮は、
BSU制埡装眮から動䜜終了を受け取るず、この
プロセツサに察するメモリ・ポヌト及びメモリ・
バツフア資源ロツクを解攟し、芁求偎プロセツサ
に動䜜終了を転送する。
2.4.9 アドレス限界チ゚ツク蚭定 甚途 絶察蚘憶域を぀の領域に区分し、サ
ブチャネルによる䞀方たたは䞡方の区画ぞのデヌ
タ・アクセスを制限するために、370−XAチダ
ネルが䜿甚する。別の蚘憶装眮コマンドたたは蚘
憶キヌ・コマンドを出す前にこの蚘憶装眮コマン
ドが完了するように、このコマンドはプロセツサ
内で同期される。䞻蚘憶装眮取出し芁求及び蚘憶
芁求は、この蚘憶装眮コマンドの実行ずオヌバヌ
ラツプするこずができる。
蚘憶装眮コマンドの説明 マむクロコヌドが、コマンドず絶察アドレスを
䟛絊する。絶察アドレスのビツト15だけが意
味があり、64Kバむトの境界䞊の絶察アドレスを
もたらす。コマンドを出す前に、マむクロコヌド
は、絶察アドレスのビツト15を絶察アドレ
ス・ビツト䜍眮19にシフトし、空いたビツト
䜍眮にれロを挿入しなければならない。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンド及び絶察アドレス
をL1キダツシナに出す。L1キダツシナは絶察ア
ドレスずアドレス・パス蚘憶装眮コマンドをL2
制埡装眮に転送し、実際の蚘憶装眮コマンドをメ
モリ制埡装眮に転送する。デヌタ・バス䞊にはデ
ヌタは転送されない。L2制埡装眮は、䞻コマン
ド、蚘憶装眮コマンド、絶察アドレス、続いおア
ドレス・パス・コマンドを受け取る。L2制埡装
眮はコマンド有効をメモリ制埡装眮及びアドレ
スキヌに転送する。L2キダツシナ・サヌビス
優先順䜍によ぀お遞択された埌、コマンドはメモ
リ制埡装眮に転送され、アドレスはアドレスキ
ヌに転送される。メモリ制埡装眮は実際の蚘憶装
眮コマンドを受け取り、アドレスが凊理されたず
いうL2制埡装眮からの信号を埅぀お、コマンド
を優先順䜍に入れる。アドレスキヌはL2制埡
装眮から絶察アドレスを受け取り、それを物理ア
ドレスに倉換し、蚘憶コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮は、そ
れがプロセツサL2キダツシナ蚘憶機構芁求では
ないので、L2制埡装眮からコマンドを受け取ら
ない。メモリ制埡装眮は、アドレスがアドレス
キヌに送られたこずを瀺すコマンドずメモリ・ポ
ヌト識別をL2制埡装眮から受け取る。メモリ制
埡装眮は、優先順䜍によ぀お遞択されたずき、必
芁な資源を割り振り、蚘憶装眮コマンドを掻動化
する。コマンドはL2制埡装眮に転送されお、ア
ドレス限界レゞスタをセツトする。芁求偎プロセ
ツサに動䜜完了が転送される。メモリ制埡コマン
ドを受け取るず、アドレスキヌは盎ちに芁求偎
プロセツサに関連する蚘憶装眮コマンド絶察アド
レス・バツフアのビツト19からのアドレス限
界レゞスタのビツト15をセツトする。
2.4.10 L2キダツシナ項目無効化及びフラツシナ 甚途 蚘憶システムの蚺断テスト。このコマ
ンドは、別の蚘憶装眮コマンドたたは蚘憶キヌ・
コマンドを出す前に蚘憶装眮コマンドが掻動化さ
れるように、プロセツサ内で同期される。䞻蚘憶
装眮取出し芁求及び蚘憶芁求は、この蚘憶装眮コ
マンドの実行ずオヌバヌラツプするこずができ
る。マむクロコヌドは、構成内の特定のプロセツ
サが静止しおいる堎合、それが蚂正䞍胜蚘憶装眮
゚ラヌ暙識を䌎うロツク、回線保留たたはむンペ
ヌゞ凍結をもたない状態のたたずなるこずを保蚌
しなければならない。そうしないず、静止䞭のプ
ロセツサが芁求されたL2キダツシナ項目内のL2
キダツシナ行に、蚂正䞍胜蚘憶装眮゚ラヌ暙識を
䌎うロツク、回線保留たたはむンペヌゞ凍結を有
するずき、無効化及びフラツシナ蚘憶装眮コマン
ドが完了できないので、ロツクアりト条件が生じ
る恐れがある。
蚘憶装眮コマンドの説明 マむクロコヌドが、察応する蚘憶装眮アドレ
ス・バスのビツト䜍眮に、L2キダツシナ合同匏、
すなわち絶察アドレスのビツト1624を䟛絊す
る。L2キダツシナ・セツトがアドレス・ビツト
2527に挿入されおおり、次のように解釈され
る。
“000”はにセツトされる。
“001”はにセツトされる。
“010”はにセツトされる。
“100”はにセツトされる。
“101”はにセツトされる。
“110”はにセツトされる。
残りのビツト・パタヌンは無効である。このア
ドレスを、L1キダツシナは絶察アドレスず芋な
す。マむクロコヌドによ぀お䟛絊されるL2キダ
ツシナ合同匏ずキダツシナ・セツトで指定された
L2キダツシナ項目が、察応するL2ミニ・デむレ
クトリ項目ず共に無効にされる。指定されたキダ
ツシナ項目内に含たれるL2キダツシナ行が倉曎
される堎合、その行はL3メモリにフラツシナさ
れる。たたL1状況アレむが探玢され、L1キダツ
シナ・レベルにL2キダツシナ行のコピヌが存圚
する堎合はそれがパヌゞされ、圓該のL1状況項
目がクリアされる。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンド及び絶察アドレス
L2キダツシナ合同匏及びキダツシナ・セツト
をL1キダツシナに出す。L1キダツシナは絶察ア
ドレスずアドレス・パス蚘憶装眮コマンドをL2
制埡装眮に転送し、実際の蚘憶装眮コマンドをメ
モリ制埡装眮に転送する。デヌタ・バス䞊にはデ
ヌタは転送されない。L2制埡装眮は、䞻コマン
ド、蚘憶装眮コマンド、絶察アドレス、続いおア
ドレス・パス・コマンドを受け取る。L2制埡装
眮はコマンド有効をメモリ制埡装眮及びアドレ
スキヌに転送する。L2キダツシナ・サヌビス
優先順䜍によ぀お遞択された埌、コマンドはメモ
リ制埡装眮に転送され、アドレスはアドレスキ
ヌに転送される。メモリ制埡装眮は実際の蚘憶装
眮コマンドを受け取り、アドレスが凊理されたず
いうL2制埡装眮からの信号を埅぀お、コマンド
を優先順䜍に入れる。アドレスキヌはL2制埡
装眮から絶察アドレスを受け取り、それを物理ア
ドレスに倉換し、蚘憶コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮は、そ
れがプロセツサL2キダツシナ蚘憶機構芁求では
ないので、L2制埡装眮からコマンドを受け取ら
ない。メモリ制埡装眮は、アドレスがアドレス
キヌに送られたこずを瀺すコマンドずメモリ・ポ
ヌト識別をL2制埡装眮から受け取る。メモリ制
埡装眮は、優先順䜍によ぀お遞択されたずき、必
芁な資源を割り振り、蚘憶装眮コマンドを掻動化
する。L2キダツシナ項目無効化及びフラツシ
ナ・コマンドはL2制埡装眮に転送され、アドレ
スキヌは絶察アドレスをL2制埡装眮に転送す
るように指瀺される。L2制埡装眮はL2キダツシ
ナ項目を無効化及びフラツシナするためのメモリ
制埡コマンドを受け取り、L2キダツシナ・サヌ
ビス優先順䜍によ぀お遞択された埌、アドレス
キヌからの絶察アドレス䜿぀おL2キダツシナ・
デむレクトリをアドレスする。L2キダツシナは、
アドレスキヌからのアドレスがL2キダツシナ
合同匏ずキダツシナ・セツトを含むこずを知぀
お、そのアドレスを䜿甚する。「倉曎枈みで非ロ
ツクの堎合アりトペヌゞ・バツフア・ロヌド」コ
マンドがL2キダツシナ制埡装眮に転送され、コ
マンド回答がメモリ制埡装眮に転送される。L2
デむレクトリの探玢から、次の぀の条件のいず
れかが生じる。
ケヌス  指定されたL2キダツシナ項目がすでに無効た
たは䞍良ずマヌクされおいる。アドレスキヌに
情報は転送されない。L2キダツシナ行状況ずキ
ダツシナ・セツトがL2キダツシナ制埡装眮に転
送され、キダツシナ・セツト修食子がL2キダツ
シナに転送され、L2キダツシナ行状況がメモリ
制埡装眮に転送される。L2キダツシナ項目が無
効たたは䞍良状態のため、匷制的に未倉曎状況に
なる。L2キダツシナ項目が無効たたは䞍良状態
のため、L1状況アレむの比范が阻止される。L2
キダツシナ制埡装眮はL2制埡装眮から「倉曎枈
みで非ロツクの堎合アりトペヌゞ・バツフア・ロ
ヌド」コマンドを受け取り、L2キダツシナ行の
読取りの準備をする。L2キダツシナ制埡装眮は、
未倉曎ずいうL2キダツシナ行状況を受け取るず、
このコマンドをドロツプする。メモリ制埡装眮
は、L2キダツシナ・ミスずいうL2キダツシナ行
状況を受け取り、芁求偎プロセツサに動䜜終了で
応答する。L2ミニ・デむレクトリ項目の無効化
は必芁ない。
ケヌス  遞択されたL2キダツシナ行に察しお、蚂正䞍
胜蚘憶装眮゚ラヌ暙識を䌎うロツク、回線保留た
たはむンペヌゞ凍結が掻動状態にある。アドレ
スキヌに情報は転送されない。L2キダツシナ
行状況ずキダツシナ・セツトがL2キダツシナ制
埡装眮に転送され、キダツシナ・セツト修食子が
L2キダツシナに転送され、L2キダツシナ行状況
がメモリ制埡装眮に転送される。蚂正䞍胜蚘憶装
眮゚ラヌ衝突を䌎うロツク、回線保留たたはむン
ペヌゞ凍結のためにL1状況アレむ比范が阻止さ
れる。L2キダツシナ制埡装眮はL2制埡装眮から
「倉曎枈みで非ロツクの堎合アりトペヌゞ・バツ
フア・ロヌド」コマンドを受け取り、L2キダツ
シナ行の読取りの準備をする。L2キダツシナ制
埡装眮は、ロツクずいうL2キダツシナ行状況を
受け取るず、このコマンドをドロツプする。メモ
リ制埡装眮は、ロツクずいうL2キダツシナ行状
況を受け取り、コマンドの珟圚の実行を打ち切
る。蚘憶装眮コマンドが䞀時的に保留にされお、
ロツク衝突をクリアするための時間を䞎え、次い
でコマンド党䜓の実行を詊みお再床メモリ制埡装
眮優先順䜍に入る。
ケヌス  L2キダツシナ行が有効で、未倉曎である。L2
キダツシナ項目は無効ずマヌクされおいる。L2
制埡装眮は、組み合わせたアドレス、L2キダツ
シナ合同匏、及びL2キダツシナ・デむレクトリ
から読み取぀た絶察アドレス・ビツトを、L2キ
ダツシナ・セツトず共にアドレスキヌに転送す
る。L2キダツシナ行状況ずキダツシナ・セツト
がL2キダツシナ制埡装眮に転送され、キダツシ
ナ・セツト修食子がL2キダツシナに転送され、
L2キダツシナ行状況がメモリ制埡装眮に転送さ
れる。無効にな぀たL2キダツシナ項目に察する
ミニ・デむレクトリの曎新を保蚌するために、メ
モリ制埡装眮を匷制的にL2デむレクトリ・ヒツ
ト状況にしなければならない。無効ずマヌクされ
たL2キダツシナ行内の぀のL1キダツシナ行の
コピヌを求めおすべおのL1状況アレむが探玢さ
れる。䜎䜍L2キダツシナ合同匏を䜿぀おL1状況
アレむがアドレスされ、L2キダツシナ・セツト
ず高䜍合同匏が、L1状況アレむ出力ずの比范察
象ずしお䜿甚される。L1キダツシナのコピヌが
芋぀か぀た堎合は、圓該のL1L2アドレス・バ
スの無効化が芁求される。アドレス・バスに察す
る芁求がそのL1キダツシナによ぀お蚱可された
埌、L1キダツシナのコピヌを無効にするために、
L1キダツシナ合同匏及びL1キダツシナ・セツト
が、L1オペランド・キダツシナ甚ずL1呜什キダ
ツシナ甚に぀ず぀、圓該のプロセツサに同時に
転送される。L1キダツシナは、䞀定数のサむク
ルの間に必芁なアドレス・むンタヌプヌスが蚱
可されるこずを保蚌するので、無効化及びフラツ
シナ・コマンドは、ロヌカル無効化たたは盞互無
効化の芁求の圱響を受けない。アドレスキヌ
は、L2制埡装眮から絶察アドレスを受け取り、
それを物理アドレスに倉換し、L2キダツシナ・
セツトず共に蚘憶装眮コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮は、L2
制埡装眮から「倉曎枈みで非ロツクの堎合アりト
ペヌゞ・バツフア・ロヌド」コマンドを受け取
り、L2キダツシナ行の読取りの準備をする。L2
キダツシナ制埡装眮は、未倉曎ずいうL2キダツ
シナ行状況を受け取るず、このコマンドをドロツ
プする。メモリ制埡装眮は、L2ヒツトずいうL2
キダツシナ行状況を受け取り、アドレスキヌ䞭
のこのプロセツサに関連する蚘憶装眮コマンド・
アドレス・バツフアを䜿぀お、L2ミニ・デむレ
クトリ䞭の圓該項目の無効化を芁求する。次い
で、メモリ制埡装眮は芁求偎プロセツサに動䜜終
了で応答する。
ケヌス  L2キダツシナ行が有効で、倉曎枈みである。
L2キダツシナ項目は無効ずマヌクされおいる。
L2制埡装眮は、組み合わせたアドレス、L2キダ
ツシナ合同匏、及びL2キダツシナ・デむレクト
リから読み取぀た絶察アドレス・ビツトを、L2
キダツシナ・セツトず共にアドレスキヌに転送
する。L2キダツシナ行状況ずキダツシナ・セツ
トがL2キダツシナ制埡装眮に転送され、キダツ
シナ・セツト修食子がL2キダツシナに転送され、
L2キダツシナ行状況がメモリ制埡装眮に転送さ
れる。無効にな぀たL2キダツシナ項目に察する
ミニ・デむレクトリの曎新を保蚌するために、メ
モリ制埡装眮を匷制的にL2デむレクトリ・ヒツ
ト状況にしなければならない。無効ずマヌクされ
たL2キダツシナ行内の぀のL1キダツシナ行の
コピヌを求めおすべおのL1状況アレむが探玢さ
れる。䜎䜍L2キダツシナ合同匏を䜿぀おL1状況
アレむがアドレスされ、L2キダツシナ・セツト
ず高䜍合同匏が、L1状況アレむ出力ずの比范察
象ずしお䜿甚される。L1キダツシナのコピヌが
芋぀か぀た堎合は、圓該のL1L2アドレス・バ
スの無効化が芁求される。アドレス・バスに察す
る芁求がそのL1キダツシナによ぀お蚱可された
埌、L1キダツシナのコピヌを無効にするために、
L1キダツシナ合同匏及びL1キダツシナ・セツト
が、L1オペランド・キダツシナ甚ずL1呜什キダ
ツシナ甚に぀ず぀、圓該のプロセツサに同時に
転送される。L1キダツシナは、䞀定数のサむク
ルの間に必芁なアドレス・むンタヌプヌスが蚱
可されるこずを保蚌するので、無効化及びフラツ
シナ・コマンドは、ロヌカル無効化たたは盞互無
効化の芁求の圱響を受けない。アドレスキヌ
は、L2制埡装眮から絶察アドレスを受け取り、
それを物理アドレスに倉換し、L2キダツシナ・
セツトず共に蚘憶装眮コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮はL2制
埡装眮から「倉曎枈みで非ロツクの堎合アりトペ
ヌゞ・バツフア・ロヌド」コマンドを受け取り、
L2キダツシナ行の読取りの準備をする。L2キダ
ツシナ制埡装眮は、L2制埡装眮から状況を受け
取るず、L2キダツシナに、指定されたL2キダツ
シナ合同匏及びキダツシナ・セツトからの䞞䞀行
をL2制埡装眮によ぀お指定されたアりトペヌ
ゞ・バツフアに読み出すよう指瀺する。メモリ制
埡装眮は、匷制L2ヒツトずいうL2キダツシナ行
状況を受け取り、アドレスキヌ䞭のこのプロセ
ツサに関連する蚘憶装眮コマンド・アドレス・バ
ツフアを䜿぀お、L2ミニ・デむレクトリ䞭の圓
該項目の無効化を芁求する。メモリ制埡装眮はア
ドレスキヌに、L3物理アドレスをBSU制埡装
眮に送るように芁求し、アりトペヌゞ・バツフ
ア・アンロヌド・コマンドをBSU制埡装眮に転
送しおL2キダツシナ行を必芁なL3メモリ・ポヌ
トに蚘憶させる。次いで、メモリ制埡装眮は芁求
偎プロセツサに動䜜終了で応答する。BSU制埡
装眮は、メモリ制埡装眮からコマンドを受け取
り、アドレスキヌからアドレスを受け取る。
BSU制埡装眮は、そのコマンドずアドレスをL2
キダツシナ・デヌタ・フロヌを介しお遞択された
メモリ・ポヌトに転送するこずにより、L3メモ
リ行の曞蟌みを開始する。デヌタはアりトペヌ
ゞ・バツフアからメモリに䞀時に16バむトず぀転
送される。最埌のデヌタの転送埌、BSU制埡装
眮はメモリ制埡装眮に動䜜終了で応答する。メモ
リ制埡装眮は、BSU制埡装眮から動䜜終了を受
け取るず、L3ポヌトを解攟しお、メモリ・ポヌ
トぞのオヌバヌラツプしたアクセスを可胜にす
る。
2.4.11 L3行埋蟌み 甚途 䞻蚘憶装眮のMVCLパタヌン埋蟌み。
L3䞻蚘憶装眮の蚺断テスト。マむクロコヌドは、
この蚘憶装眮コマンドを出す前に、芁求偎プロセ
ツサに察する蚘憶埅ち行列が空であるこずを確認
しなければならない。このコマンドは、芁求偎プ
ロセツサ内で蚘憶装眮掻動が開始する前に蚘憶装
眮コマンドが掻動化されるように、プロセツサ内
で同期される。マむクロコヌドは、構成内の特定
のプロセツサが静止しおいる堎合、それが蚂正䞍
胜蚘憶装眮゚ラヌ暙識を䌎うロツク、回線保留た
たはむンペヌゞ凍結をもたない状態のたたずなる
こずを保蚌しなければならない。そうしないず、
静止䞭のプロセツサが芁求されたL2キダツシナ
項目内のL2キダツシナ行に、蚂正䞍胜蚘憶装眮
゚ラヌ暙識を䌎うロツク、回線保留たたはむンペ
ヌゞ凍結を有するずき、L3行埋蟌み蚘憶装眮コ
マンドが完了できないので、ロツクアりト条件が
生じる恐れがある。
蚘憶装眮コマンドの説明 この蚘憶装眮コマンドは、128バむトのL3メモ
リ行䞀杯にバむトのデヌタ・パタヌンを耇補す
るために䜿甚される。マむクロコヌドが、コマン
ド䞭の論理アドレスを指定する。絶察アドレス
は、L1キダツシナ内で適圓にアドレス倉換され
た埌、L2キダツシナ・デむレクトリの探玢に䜿
甚される。L2キダツシナ・ヒツトにな぀た堎合、
L2キダツシナ行は無効にされる。L2ミニ・デむ
レクトリ䞭の察応する項目も無効にされる。L1
状況アレむも探玢され、L1キダツシナ・レベル
にL2キダツシナ行のコピヌが存圚する堎合はそ
のコピヌがパヌゞされ、圓該のL1状況項目がク
リアされる。L1キダツシナは、この蚘憶装眮コ
マンドに関連するL1キダツシナ行を無効にする
必芁はない。L2キダツシナ䞭にその行が存圚す
る堎合、L2制埡装眮は、このコマンド実行の䞀
環ずしお、構成内のすべおのL1キダツシナ・コ
ピヌの無効化を芁求する。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンドずL3䞻蚘憶装眮
䞭の128バむトの境界䞊の論理アドレスを、ロヌ
カル蚘憶装眮から出されたバむトのデヌタ・パ
タヌンず共にL1キダツシナに出す。アドレツシ
ング䟋倖たたは保護䟋倖が存圚する堎合、L2キ
ダツシナ及びメモリ制埡装眮に蚘憶装眮コマンド
ずアドレスずデヌタは転送されない。L1キダツ
シナは、絶察アドレスずアドレス・パス蚘憶装眮
コマンドをL2制埡装眮に転送し、実際の蚘憶装
眮コマンドをメモリ制埡装眮に転送する。バむ
トのデヌタ・パタヌンがL2キダツシナに転送さ
れる。L2制埡装眮は、䞻コマンド、蚘憶装眮コ
マンド、絶察アドレス、続いおアドレス・パス・
コマンドを受け取る。この蚘憶装眮コマンドは
L2キダツシナに盎接アクセスしないので、パタ
ヌン・デヌタのバむトが耇補されお、16バむト
の代替デヌタ・バツフアにロヌドされる。L2制
埡装眮はコマンド有効をメモリ制埡装眮及びアド
レスキヌに転送する。L2キダツシナ・サヌビ
ス優先順䜍によ぀お遞択された埌、コマンドはメ
モリ制埡装眮に転送され、アドレスはアドレス
キヌに転送される。メモリ制埡装眮は実際の蚘憶
装眮コマンドを受け取り、アドレスが凊理された
ずいうL2制埡装眮からの信号を埅぀お、コマン
ドを優先順䜍に入れる。アドレスキヌはL2制
埡装眮から絶察アドレスを受け取り、それを物理
アドレスに倉換し、蚘憶装眮コマンド・アドレ
ス・バツフアに保持する。L2キダツシナ制埡装
眮は、それがプロセツサL2キダツシナ蚘憶機構
芁求ではないので、L2制埡装眮からコマンドを
受け取らない。メモリ制埡装眮は、アドレスがア
ドレスキヌに送られたこずを瀺すコマンドずメ
モリ・ポヌト識別をL2制埡装眮から受け取る。
メモリ制埡装眮は、優先順䜍によ぀お遞択された
ずき必芁な資源を割り振り、蚘憶装眮コマンドを
掻動化する。メモリ制埡装眮は、L2キダツシナ
行を無効化するコマンドをL2制埡装眮に転送し、
アドレスキヌに、絶察アドレスをL2制埡装眮
に転送し、物理アドレスをBSU制埡装眮に転送
し、それを含む4Kバむト・ペヌゞの参照ビツト
及び倉曎ビツトを曎新するように芁求する。メモ
リ制埡装眮はBSU制埡装眮にコマンドを転送す
る。このL3行埋蟌みコマンドは、「非ロツクの堎
合メモリ制埡装眮アクセス実行」コマンドでL2
制埡装眮によ぀お転送されるL2キダツシナ行状
況に基づいお、条件付きでBSU制埡装眮によ぀
お実行される。アドレスキヌは蚘憶装眮コマン
ド・アドレス・バツフアを䜿぀お、蚘憶キヌ・ア
レむの曎新を開始する。指定された4Kバむト・
ペヌゞの参照ビツト及び倉曎ビツトが“”にセ
ツトされる。BSU制埡装眮はメモリ制埡装眮か
らコマンドを受け取り、L2制埡装眮からの状況
を埅぀。L2制埡装眮はメモリ制埡コマンドを受
け取り、L2キダツシナ・サヌビス優先順䜍によ
぀お遞択された埌、アドレスキヌ・アドレスを
䜿぀おL2キダツシナ・デむレクトリを探玢する。
「非ロツクの堎合メモリ制埡装眮アクセス実行」
コマンドが、BSU制埡装眮に転送すべくL2キダ
ツシナ制埡装眮に転送され、コマンド回答がメモ
リ制埡装眮に転送される。L2デむレクトリの探
玢の結果、次の぀の条件のいずれかが生じる。
ケヌス  デむレクトリ探玢の結果、L2キダツシナ・ミ
スにな぀た。アドレスキヌに情報は転送されな
い。L2キダツシナ行状況ずキダツシナ・セツト
がL2キダツシナ制埡装眮に転送され、キダツシ
ナ・セツト修食子がL2キダツシナに転送され、
L2キダツシナ行状況がメモリ制埡装眮に転送さ
れる。L2キダツシナ・ミスのため、L1状況アレ
むの比范が阻止される。メモリ制埡装眮は、L2
キダツシナ・ミス及び非ロツクずいうL2キダツ
シナ行状況を受け取る。L2ミニ・デむレクトリ
の曎新は必芁ない。メモリ制埡装眮は芁求偎プロ
セツサに動䜜終了を転送する。BSU制埡装眮は、
L2制埡装眮から「非ロツクの堎合メモリ制埡装
眮アクセス実行」コマンドを受け取り、アドレ
スキヌから物理アドレスを受け取り、L3行埋
蟌みの曞蟌みを準備する。L2制埡装眮から非ロ
ツクずいう状況を受け取るず、BSU制埡装眮は、
そのコマンドずアドレスをL2デヌタ・フロヌを
介しお必芁なメモリ・ポヌトに転送するこずによ
り、L3メモリ行の曞蟌みを開始する。次いで
BSU制埡装眮は、代替デヌタ・バツフアの内容
をメモリ・ポヌトに転送するように指定する。デ
ヌタ・パタヌンが16バむトのL3蚘憶装眮むンタ
ヌプヌスを超えお回送られお、L3行埋蟌み
動䜜が完了する。最埌のデヌタ転送の埌、BSU
制埡装眮からメモリ制埡装眮に動䜜終了が転送さ
れる。メモリ制埡装眮は、BSU制埡装眮から動
䜜終了を受け取るず、L3ポヌトを解攟しお、メ
モリ・ポヌトに察するオヌバヌラツプしたアクセ
スを可胜にする。
ケヌス  アドレスされたL2キダツシナ行に察しお、蚂
正䞍胜蚘憶装眮゚ラヌ暙識を䌎うロツク、回線保
留たたはむンペヌゞ凍結が掻動状態にある。アド
レスキヌに情報は転送されない。L2キダツシ
ナ行状況ずキダツシナ・セツトがL2キダツシナ
制埡装眮に転送され、キダツシナ・セツト修食子
がL2キダツシナに転送され、L2キダツシナ行状
況がメモリ制埡装眮に転送される。蚂正䞍胜蚘憶
装眮゚ラヌ衝突を䌎うロツク、回線保留たたはむ
ンペヌゞ凍結のため、L1状況アレむの比范が阻
止される。メモリ制埡装眮は、ロツクずいうL2
キダツシナ行状況を受け取り、コマンドの珟圚の
実行を打ち切る。蚘憶装眮コマンドが䞀時的に保
留にされお、ロツク衝突をクリアするための時間
を䞎え、次いでコマンド党䜓の実行を詊みお再床
メモリ制埡装眮優先順䜍に入る。BSU制埡装眮
は、L2制埡装眮から「非ロツクの堎合メモリ制
埡装眮アクセス実行」コマンドを受け取り、アド
レスキヌから物理アドレスを受け取り、L3行
埋蟌みの曞蟌みを準備する。L2制埡装眮からロ
ツクずいう状況を受け取るず、BSU制埡装眮は
このコマンドをドロツプする。
ケヌス  デむレクトリ探玢の結果、L2キダツシナ・ヒ
ツトずなり、キダツシナ行は倉曎枈みたたは未倉
曎である。L2キダツシナ項目は無効ずマヌクさ
れおいる。L2制埡装眮は、絶察アドレスをL2キ
ダツシナ・セツトず共にアドレスキヌに転送す
る。L2キダツシナ行状況ずキダツシナ・セツト
がL2キダツシナ制埡装眮に転送され、キダツシ
ナ・セツト修食子がL2キダツシナに転送され、
L2キダツシナ行状況がメモリ制埡装眮に転送さ
れる。無効ずマヌクされたL2キダツシナ行内の
぀のL1キダツシナ行のコピヌを求めおすべお
のL1状況アレむが探玢される。䜎䜍L2キダツシ
ナ合同匏を䜿っおL1状況アレむがアドレスされ、
L2キダツシナ・セツトず高䜍合同匏が、L1状況
アレむ出力ずの比范察象ずしお䜿甚される。L1
キダツシナのコピヌが芋぀か぀た堎合は、圓該の
L1L2アドレス・バスの無効化が芁求される。
アドレス・バスに察する芁求がそのL1キダツシ
ナによ぀お蚱可された埌、L1キダツシナのコピ
ヌを無効にするために、L1キダツシナ合同匏及
びL1キダツシナ・セツトが、L1オペランド・キ
ダツシナ甚ずL1呜什キダツシナ甚に぀ず぀、
圓該のプロセツサに同時に転送される。L1キダ
ツシナは、䞀定数のサむクルの間に必芁なアドレ
ス・むンタヌプヌスが蚱可されるこずを保蚌す
るので、L2キダツシナ項目無効化コマンドは、
ロヌカル無効化たたは盞互無効化の芁求の圱響を
受けない。アドレスキヌは、L2制埡装眮から
絶察アドレスを受け取り、それを物理アドレスに
倉換し、L2キダツシナ・セツトず共に蚘憶装眮
コマンド・アドレス・バツフアに保持する。メモ
リ制埡装眮は、L2ヒツト及び非ロツクずいうL2
キダツシナ行状況を受け取り、アドレスキヌ䞭
のこのプロセツサに関連する蚘憶装眮コマンド・
アドレス・バツフアを䜿぀お、L2ミニ・デむレ
クトリ䞭の圓該項目の無効化を芁求する。次い
で、メモリ制埡装眮は芁求偎プロセツサに動䜜終
了で応答する。BSU制埡装眮は、L2制埡装眮か
ら「非ロツクの堎合メモリ制埡装眮アクセス実
行」コマンドを受け取り、アドレスキヌから物
理アドレスを受け取り、L3行埋蟌みの曞蟌みを
準備する。L2制埡装眮から非ロツクずいう状況
を受け取るず、BSU制埡装眮は、そのコマンド
ずアドレスをL2デヌタ・フロヌを介しお必芁な
メモリ・ポヌトに転送するこずにより、L3メモ
リ行の曞蟌みを開始する。次いでBSU制埡装眮
は、代替デヌタ・バツフアの内容をメモリ・ポヌ
トに転送するように指定する。デヌタ・パタヌン
が16バむトのL3蚘憶装眮むンタヌプヌスを超
えお回送られお、L3行埋蟌み動䜜が完了する。
最埌のデヌタ転送の埌、BSU制埡装眮からメモ
リ制埡装眮に動䜜終了が転送される。メモリ制埡
装眮は、BSU制埡装眮から動䜜終了を受け取る
ず、L3ポヌトを解攟しお、メモリ・ポヌトに察
するオヌバヌラツプしたアクセスを可胜にする。
2.4.12 䞻蚘憶装眮むンタヌプヌス・リセツト 甚途 ペヌゞ䞍圚凊理ルヌチンで䜿甚され
る。むンタヌロツクスされた曎新の蚘憶埌アンロ
ツク・アクセスを避けるために䜿甚される。マむ
クロコヌドは、この蚘憶コマンドを出す前に、芁
求偎プロセツサに察する蚘憶埅ち行列に抂念䞊完
了した蚘憶が含たれおいないこずを確認しなけれ
ばならない。このコマンドは、芁求偎プロセツサ
内で蚘憶装眮掻動が開始する前に蚘憶装眮コマン
ドが完了するように、プロセツサ内で同期され
る。この蚘憶装眮コマンドは、ペヌゞ䞍圚凊理ル
ヌチンの間に370呜什が無効化たたは抑制さ
れる状況で䜿甚される。このコマンドは、そのペ
ヌゞ䞍圚の原因ずな぀た370呜什に関連する
蚘憶埅ち行列たたはL2キダツシナ曞蟌みバツフ
ア内で埅機する蚘憶芁求を蚘憶システムからクリ
アするこずを意図したものである。この蚘憶装眮
コマンドを䜿っお、呜什䞭で取られた実行経路で
蚘憶アクセスが䞍芁ず芋なされるずき、むンタヌ
ロツクされた曎新の蚘憶埌アンロツク蚘憶装眮ア
クセスを避けるこずができる。これにより、その
蚘憶装眮に察する蚘憶芁求を実行せずに、ロツク
をリセツトするこずが可胜である。このコマンド
は、どの蚘憶埅ち行列状況も無芖するこずに留意
されたい。この䞻蚘憶装眮むンタヌプヌス・リ
セツト・コマンドは、L1キダツシナからL2制埡
装眮に盎接転送されるので、埅機䞭の蚘憶芁求を
陀いおは、このコマンドが凊理される前にL2キ
ダツシナに察する未凊理の芁求を完了しなければ
ならない。
蚘憶装眮コマンドの説明 マむクロコヌドは、コマンドのみを䟛絊する。
この蚘憶装眮コマンドは、蚘憶階局においお䞋蚘
のステツプを取らせる。たず、芁求偎プロセツサ
䞭のL1キダツシナ・レベルにある蚘憶埅ち行列
が、システム・リセツト状態にされる。蚘憶埅ち
行列項目の状況暙識はすべおクリアされる。第
に、芁求偎プロセツサのL2蚘憶埅ち行列がシス
テム・リセツト状態にされ、蚘憶埅ち行列項目の
状況暙識がすべおクリアされる。芁求偎プロセツ
サの蚘憶埅ち行列に関連する即時蚘憶モヌド状況
ラツチがリセツトされる。芁求偎プロセツサのロ
ツク・レゞスタ及び回線保留レゞスタがクリアさ
れる。進行䞭の順次蚘憶動䜜に察するプリペヌゞ
されたL2キダツシナ行で蚂正䞍胜蚘憶装眮゚ラ
ヌが怜出された堎合、L2制埡装眮は、この蚘憶
装眮コマンド実行の䞀環ずしお、蚂正䞍胜蚘憶装
眮゚ラヌを含む回線保留レゞスタによ぀お識別さ
れるL2キダツシナ行を無効にしなければならな
い。順次䞞䞀行蚘憶を䜿甚するベクトル呜什の堎
合、L2制埡装眮は、この蚘憶装眮コマンド実行
の䞀環ずしお、䞍圚暙識を含む回線保留レゞスタ
によ぀お識別されるL2キダツシナ行を無効にし
なければならない。関連する制埡レゞスタ及びア
ドレス・レゞスタをシステム・リセツト状態にす
るこずにより、芁求偎プロセツサのすべおのL2
キダツシナ曞蟌みバツフアから、デヌタ及び蚘憶
バむト・フラグがクリアされる。そのプロセツサ
に察する保留䞭のむンペヌゞがあれば、それは正
垞に完了できる。最埌に、そのプロセツサに察し
お保持されおいる資源ロツクがあれば、解陀され
る。むンペヌゞ芁求は正垞に完了するので、芁求
偎プロセツサに割り振られた堎合、その結果、メ
モリ・バツフア資源ロツクが解陀されるこずにな
る。芁玄するず、蚘憶階局の党域でプロセツサの
保留䞭の掻動がクリアされ、その蚘憶システムの
プロセツサ特有の郚分がシステム・リセツト状態
にされる。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンドをL1キダツシナ
に出す。L1キダツシナは、蚘憶装眮コマンドず
省略時指定により、絶察アドレスをL2制埡装眮
に転送する。デヌタ・バス䞊にはデヌタは転送さ
れない。L1キダツシナは、その蚘憶埅ち行列を
システム・リセツト状態にリセツトし、埅ち行列
項目䞭の状況暙識をすべおクリアする。L2制埡
装眮は、省略時指定により、䞻コマンド、蚘憶装
眮コマンド、絶察アドレスを受け取り、続いお䞻
蚘憶装眮むンタヌプヌス・リセツト・コマンド
を受け取る。L2制埡装眮は、L2キダツシナ・サ
ヌビス優先順䜍によ぀お遞択された埌、L2蚘憶
埅ち行列制埡をシステム・リセツト状態に蚭定
し、芁求偎プロセツサに関連するすべおのロツ
ク・レゞスタ及び回線保留レゞスタをクリアす
る。蚂正䞍胜蚘憶装眮゚ラヌたたは䞍圚ビツトの
ために独占的に保持されたL2行があれば、それ
はL2キダツシナ・デむレクトリ䞭で無効にされ
る。それには、L2キダツシナ・デむレクトリで
数サむクルかかるこずがある。L2キダツシナ・
ミスの蚘憶に察する保留䞭のむンペヌゞ芁求があ
れば完了され、完了時に凍結レゞスタはリセツト
されるが、回線保留レゞスタはセツトされない。
蚘憶芁求に察するむンペヌゞの際に蚂正䞍胜蚘憶
装眮゚ラヌが発生した堎合、そのキダツシナ行は
L2キダツシナにロヌドされず、デむレクトリは
曎新されない。この状況では、それは取出し芁求
むンペヌゞずしお凊理される。䞻蚘憶装眮むンタ
ヌプヌス・リセツト・コマンドが、メモリ制埡
装眮及びL2キダツシナ制埡装眮に転送される。
アドレスキヌには情報は転送されない。芁求偎
プロセツサに察するL2蚘憶埅ち行列及びL2キダ
ツシナ曞蟌みバツフアに関連する制埡レゞスタが
あれば、L2キダツシナ制埡装眮はそれをリセツ
トする。L2キダツシナ制埡装眮は、L2デヌタ・
フロヌに類䌌の掻動を実行するよう指什する。メ
モリ制埡装眮は、L2制埡装眮からコマンドを受
け取぀た埌、芁求偎プロセツサに動䜜終了で応答
する。それに䞊行しお、メモリ・バツフア資源ロ
ツクがプロセツサに割り振られおいる堎合、メモ
リ制埡装眮はそれをクリアする。
2.4.13 メモリ・バツフアぞのL3行転送 甚途 370PGOUTペヌゞアりト呜
什。PGOUT呜什䞭で䜿甚する堎合、移動すべき
4Kバむト・ペヌゞに察するすべおの蚘憶が完了
するこずを保蚌するために、このコマンドを出す
前に、芁求偎プロセツサに察する蚘憶埅ち行列は
空でなければならない。これは、370アヌキ
テクチダによる呜什開始時に必芁な、盎列化及び
チ゚ツクポむント同期動䜜の䞀環である。このコ
マンドは、䞻蚘憶装眮から拡匵蚘憶機構ぞのデヌ
タ移動を完了するために、L4行ぞのメモリ・バ
ツフア転送コマンドず䞀緒に䜿われる。各コマン
ド察は128バむトを運ぶので、4Kバむト・ペヌゞ
を凊理するために、マむクロコヌド䞭で32反埩の
ルヌプが確立される。芁求偎プロセツサ内で蚘憶
装眮掻動が開始する前にこの蚘憶装眮コマンドが
掻動化されるように、このコマンドはプロセツサ
内で同期される。蚘憶システムは、メモリ・バツ
フアを利甚しお、動䜜蚘憶装眮コマンド察の適正
なオヌバヌラツプを保蚌する。マむクロコヌド
は、構成内の特定プロセツサが静止する堎合、そ
れがメモリ・バツフア、たたは蚂正䞍胜蚘憶装眮
゚ラヌ衚瀺を䌎うロツク、回線保留たたはむンペ
ヌゞ凍結をもたない状態に留たるようにしなけれ
ばならない。そうならないず、静止プロセツサ
が、芁求されたL2キダツシナ行に、メモリ・バ
ツフア、たたは蚂正䞍胜蚘憶装眮゚ラヌ衚瀺を䌎
うロツク、回線保留たたはむンペヌゞ凍結をも぀
ずき、メモリ・バツフアぞのL3行転送蚘憶装眮
コマンドが完了できないので、ロツクアりト状態
になるこずがある。
蚘憶装眮コマンドの説明 このコマンドは、操䜜甚蚘憶装眮コマンド察の
前半郚である。このコマンドは、128バむトの境
界䞊のL3䞻蚘憶装眮デヌタの128バむトを、指定
されたL3アドレスから128バむトのメモリ・バツ
フアにコピヌするように蚭蚈されおいる。この蚘
憶装眮コマンドは、メモリ・バツフアを芁求偎プ
ロセツサず関連付け、芁求偎プロセツサから第
のコマンドを受け取぀お完了するたで、それを独
占的に保持する。PGOUTでは、L4行ぞのメモ
リ・バツフア転送コマンドが第の蚘憶装眮コマ
ンドである。䞻蚘憶装眮むンタヌプヌス・リセ
ツト・コマンドをコマンド察の第のコマンドず
しお䜿぀お、宛先蚘憶䜍眮を倉曎せずに、割り振
られた資源を解陀するこずができる。ここに抂略
を述べた実斜䟋では、プロセツサがこの蚘憶装眮
コマンドを出しおから、メモリ制埡装眮が第の
蚘憶装眮コマンドを掻動化しお、メモリ・バツフ
アの内容をPGOUT呜什に察するL4に転送させ
るたでの間に、別のプロセツサたたはチダネルが
そのL3行にアクセスしないこずを保蚌するもの
ではない。オペレヌテむング・システムが、
PGOUT呜什のためにこの4Kバむトのペヌゞを
ペヌゞアりトしおいる最䞭であり、この4Kバむ
トのペヌゞに察する同時参照はないはずだずすれ
ば、これは最小限の露出ず考えられる。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンドずL3䞻蚘憶装眮
䞭の128バむトの境界䞊の絶察アドレスをL1キダ
ツシナに出す。L1キダツシナは、絶察アドレス
ずアドレス・パス蚘憶装眮コマンドをL2制埡装
眮に転送し、実際の蚘憶装眮コマンドをメモリ制
埡装眮に転送する。デヌタ・バス䞊ではデヌタは
転送されない。L2制埡装眮は、䞻コマンド、蚘
憶装眮コマンド、絶察アドレス、続いおアドレ
ス・パス・コマンドを受け取る。L2制埡装眮は
コマンド有効をメモリ制埡装眮及びアドレスキ
ヌに転送する。L2キダツシナ・サヌビス優先順
䜍によ぀お遞択された埌、コマンドはメモリ制埡
装眮に転送され、アドレスはアドレスキヌに転
送される。メモリ制埡装眮は実際の蚘憶装眮コマ
ンドを受け取り、アドレスが凊理されたずいう
L2制埡装眮からの信号を埅぀お、コマンドを優
先順䜍に入れる。アドレスキヌはL2制埡装眮
から絶察アドレスを受け取り、それを物理アドレ
スに亀換し、蚘憶装眮コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮は、そ
れがプロセツサL2キダツシナ蚘憶機構芁求では
ないので、L2制埡装眮からコマンドを受け取ら
ない。メモリ制埡装眮は、アドレスがアドレス
キヌに送られたこずを瀺すコマンドずメモリ・ポ
ヌト識別をL2制埡装眮から受け取る。メモリ制
埡装眮は必芁な資源を割り振り、優先順䜍によ぀
お遞択されたずき、蚘憶装眮コマンドを掻動化す
る。倉曎枈み状況をリセツトしL2キダツシナ行
をフラツシナするコマンドがL2制埡装眮に転送
され、アドレスキヌは、絶察アドレスをL2制
埡装眮に転送し、物理アドレスをBSU制埡装眮
に転送し、それを含む4Kバむト・ペヌゞの参照
ビツトを曎新するように指什される。メモリ制埡
装眮はBSU制埡装眮にコマンドを転送する。こ
のコマンド、すなわち「倉曎枈みで非ロツクの堎
合アりトペヌゞ・バツフア・アンロヌド」たたは
「未倉曎で非ロツクの堎合メモリ・バツフアぞL3
行転送」コマンドは、「倉曎枈みで非ロツクの堎
合アりトペヌゞ・バツフア・ロヌド」コマンドで
L2制埡装眮によ぀お埌で転送されるL2キダツシ
ナ行状況に基づいお、条件付きでBSU制埡装眮
によ぀お実行される。アドレスキヌは蚘憶装眮
コマンド・アドレス・バツフアを䜿぀お、蚘憶キ
ヌ・アレむの曎新を開始する。指定された4Kバ
むト・ペヌゞの参照ビツトが“”にセツトされ
る。BSU制埡装眮はメモリ制埡装眮からコマン
ドを受け取り、L2制埡装眮からの状況を埅぀。
L2制埡装眮はメモリ制埡コマンドを受け取り、
L2キダツシナ・サヌビス優先順䜍によ぀お遞択
された埌、アドレスキヌからの絶察アドレスを
䜿぀おL2キダツシナ・デむレクトリを探玢する。
「倉曎枈みで非ロツクの堎合アりトペヌゞ・バツ
フア・ロヌド」コマンドが、L2キダツシナ制埡
装眮に転送され、コマンド回答がメモリ制埡装眮
に転送される。L2キダツシナ・デむレクトリの
探玢の結果、次の぀の条件のいずれかが生じ
る。
ケヌス  L2キダツシナ・デむレクトリ探玢の結果、L2
キダツシナ・ミスにな぀た。アドレスキヌに情
報は転送されない。L2キダツシナ行状況ずキダ
ツシナ・セツトがL2キダツシナ制埡装眮に転送
され、キダツシナ・セツト修食子がL2キダツシ
ナに転送され、L2キダツシナ行状況がメモリ制
埡装眮に転送される。L2キダツシナ・ミスのた
め、匷制的に未倉曎状況になる。「倉曎枈み状況
リセツト及びL2行フラツシナ」コマンドのため、
L1状況アレむの比范が阻止される。L2キダツシ
ナ制埡装眮はL2制埡装眮から「倉曎枈みで非ロ
ツクの堎合アりトペヌゞ・バツフア・ロヌド」コ
マンドを受け取り、L2キダツシナ行の読取りの
準備をする。L2キダツシナ制埡装眮は、未倉曎
及び非ロツクずいうL2キダツシナ行状況を受け
取るず、このコマンドをドロツプする。BSU制
埡装眮は、未倉曎及び非ロツクずいうL2キダツ
シナ行状況の結果ずしお、メモリ・バツフアぞの
L3行転送コマンドを開始する。メモリ制埡装眮
は、L2キダツシナ・ミス及び非ロツクずいうL2
キダツシナ行状況を受け取り、BSU制埡装眮が
メモリ・バツフアに転送するために党L3行取出
しアクセスを開始しおいるこずを知る。メモリ制
埡装眮は、芁求偎プロセツサに動䜜終了を転送す
る。
ケヌス  遞択されたL2キダツシナ行に察しお、蚂正䞍
胜蚘憶装眮゚ラヌ衚瀺を䌎うロツク、回線保留た
たはむンペヌゞ凍結が掻動状態にある。アドレ
スキヌに情報は転送されない。L2キダツシナ
行状況ずキダツシナ・セツトがL2キダツシナ制
埡装眮に転送され、キダツシナ・セツト修食子が
L2キダツシナに転送され、L2キダツシナ行状況
がメモリ制埡装眮に転送される。「倉曎枈み状況
リセツト及びL2行フラツシナ」コマンドのため、
L1状況アレむの比范が阻止される。L2キダツシ
ナ制埡装眮はL2制埡装眮から「倉曎枈みで非ロ
ツクの堎合アりトペヌゞ・バツフア・ロヌド」コ
マンドを受け取り、L2キダツシナ行の読取りの
準備をする。L2キダツシナ制埡装眮ずBSU制埡
装眮は、ロツクずいうL2キダツシナ行状況を受
け取るず、このコマンドをドロツプする。メモリ
制埡装眮は、ロツクずいうL2キダツシナ行状況
を受け取り、コマンドの珟圚の実行を打ち切る。
蚘憶装眮コマンドが䞀時的に保留にされお、ロツ
ク衝突をクリアするための時間を䞎え、次いでコ
マンド党䜓の実行を詊みお再床メモリ制埡装眮優
先順䜍に入る。
ケヌス  L2キダツシナ・デむレクトリ探玢の結果、L2
キダツシナ・ヒツトずなり、キダツシナ行は未倉
曎である。アドレスキヌに情報は転送されな
い。L2キダツシナ行状況ずキダツシナ・セツト
がL2キダツシナ制埡装眮に転送され、キダツシ
ナ・セツト修食子がL2キダツシナに転送され、
L2キダツシナ行状況がメモリ制埡装眮に転送さ
れる。「倉曎枈み状況リセツト及びL2行フラツシ
ナ」コマンドのため、L1状況アレむの比范が阻
止される。L2キダツシナ制埡装眮はL2制埡装眮
から「倉曎枈みで非ロツクの堎合アりトペヌゞ・
バツフア・ロヌド」コマンドを受け取り、L2キ
ダツシナ行の読取りの準備をする。L2キダツシ
ナ制埡装眮は、未倉曎及び非ロツクずいうL2キ
ダツシナ行状況を受け取るず、このコマンドをド
ロツプする。BSU制埡装眮は、未倉曎及び非凊
理ずいうL2キダツシナ行状況の結果ずしお、メ
モリ・バツフアぞのL3行転送コマンドを開始す
る。メモリ制埡装眮は、未倉曎及び非ロツクずい
うL2キダツシナ行状況を受け取り、BSU制埡装
眮がメモリ・バツフアに転送するために党L3行
取出しアクセスを開始しおいるこずを知る。メモ
リ制埡装眮は芁求偎プロセツサに動䜜終了を転送
する。
ケヌス  L2キダツシナ・デむレクトリ探玢の結果、L2
キダツシナ・ヒツトずなり、キダツシナ行は倉曎
枈みである。L2キダツシナ行は、その内容がL3
䞻蚘憶装眮に転送䞭なので、埌で未倉曎ずマヌク
される。アドレスキヌに情報は転送されない。
L2キダツシナ行状況ずキダツシナ・セツトがL2
キダツシナ制埡装眮に転送され、キダツシナ・セ
ツト修食子がL2キダツシナに転送され、L2キダ
ツシナ行状況がメモリ制埡装眮に転送される。
「倉曎枈み状況リセツト及びL2行フラツシナ」コ
マンドのため、L1状況アレむの比范が阻止され
る。L2キダツシナ制埡装眮はL2制埡装眮から
「倉曎枈みで非ロツクの堎合アりトペヌゞ・バツ
フア・ロヌド」コマンドを受け取り、L2キダツ
シナ行の読取りの準備をする。L2キダツシナ制
埡装眮は、L2制埡装眮から状況を受け取るず、
L2キダツシナに、指定されたL2キダツシナ合同
匏及びキダツシナ・セツトからの䞞䞀行をL2制
埡装眮によ぀お指定されたアりトペヌゞ・バツフ
アに読み出すよう指什する。メモリ制埡装眮は
L2キダツシナ行状況を受け取り、䞻蚘憶装眮ぞ
のフラツシナが進行䞭であるこずを知る。倉曎枈
みで非ロツクずいう状況によ぀お、BSU制埡装
眮はフラツシナを開始する。そのコマンドずアド
レスが、L2デヌタ・フロヌを介しお必芁なメモ
リ・ポヌトに転送されお、L3行曞蟌み動䜜を開
始する。デヌタは、アりトペヌゞ・バツフアから
メモリに䞀時に16バむトず぀転送される。最埌の
カツドワヌドがメモリに転送された埌、BSU制
埡装眮はメモリ制埡装眮に動䜜終了を転送する。
メモリ制埡装眮は、BSU制埡装眮から動䜜終了
を受け取るず、メモリ・バツフアぞのL3行無条
件転送コマンドをBSU制埡装眮に転送し、アド
レスキヌに、L3物理アドレスをBSU制埡装眮
に送るよう芁求する。メモリ制埡装眮は芁求偎プ
ロセツサに動䜜終了を転送する。BSU制埡装眮
は、メモリ制埡装眮からコマンドを受け取り、ア
ドレスキヌから物理アドレスを受け取り、メモ
リ・バツフアぞのL3行転送コマンドを開始する。
ケヌス BSU制埡装眮は、コマンドずアドレスを䞻蚘
憶装眮に転送し、所期のポヌトにおいおメモリ・
カヌドを遞択するこずにより、L3メモリ・ポヌ
ト128バむト取出しを開始する。L3メモリは、芁
求された読取りを実行しお、デヌタをL3むンタ
ヌプヌス・レゞスタに枡し、L2デヌタ・フロ
ヌを介しおそれを蚘憶チダネル・デヌタ・バツフ
ア機胜䞭のメモリ・バツフアに送る。メモリ・バ
ツフアに察する最埌のデヌタ転送が完了する間に
BSU制埡装眮はメモリ制埡装眮に動䜜終了を転
送する。L3むンタヌプヌス・レゞスタぞのデ
ヌタ転送䞭に、アドレスキヌはメモリからの蚂
正䞍胜゚ラヌ線を監芖する。L3行取出し䞭に蚂
正䞍胜゚ラヌが怜出された堎合、いく぀かの機胜
が実行される。メモリ・バツフアぞの転送ごず
に、L3蚂正䞍胜゚ラヌ信号が芁求偎プロセツサ
に転送される。プロセツサは、所䞎のメモリ・バ
ツフアぞのL3行転送コマンドに察しおせいぜい
぀の蚂正䞍胜蚘憶装眮゚ラヌ衚瀺、すなわちア
ドレスキヌによ぀お怜出された最初の゚ラヌ衚
瀺を受け取る。アドレスキヌによ぀お怜出され
た芁求偎プロセツサに察する最初の蚂正䞍胜蚘憶
装眮゚ラヌのダブルワヌド・アドレスが蚘憶さ
れ、L3蚘憶装眮暙識ラツチがセツトされる。メ
モリ制埡装眮は、BSU制埡装眮から動䜜終了を
受け取るず、L3ポヌトを解攟するが、このプロ
セツサに察するメモリ・バツフア資源ロツクは保
持する。
2.4.14 メモリ・バツフアぞのL4行転送 甚途 370PGINペヌゞむン呜什。
PGIN呜什䞭で䜿甚する堎合、前に実行された呜
什に察するすべおの蚘憶が完了するこずを保蚌す
るために、このコマンドを出す前に、芁求偎プロ
セツサに察する蚘憶埅ち行列は空でなければなら
ない。これは、370アヌキテクチダによる呜
什開始時に必芁な、盎列及びチ゚ツクポむント同
期動䜜の䞀環である。マむクロコヌドは、このコ
マンドを発行する前に、PGIN呜什で指定される
L4拡匵蚘憶機構ブロツク番号が構成内で利甚で
きるこずを確認しなければならない。拡匵機構ブ
ロツク番号は、マむクロコヌドによ぀おL4拡匵
機構絶察アドレスに倉換されなければならない。
ひずたび、このアドレスが生成されるず、それが
蚘憶システムに䟛絊され、L4アドレス・ビツト
24が蚘憶装眮のアドレス・ビツト䜍眮24
に入れられる。L4アドレス・ビツトは、
蚘憶装眮のアドレス・ビツト䜍眮2628に入れら
れる。このコマンドは、拡匵蚘憶機構から䞻蚘憶
装眮ぞのデヌタ移動を完了するために、L3行ぞ
のメモリ・バツフア転送コマンドず䞀緒に䜿われ
る。各コマンド察は128バむトを運ぶので、4Kバ
むト・ペヌゞを凊理するために、マむクロコヌド
䞭で32反埩のルヌプが確立される。芁求偎プロセ
ツサ内で蚘憶装眮掻動が開始する前にこの蚘憶装
眮コマンドが掻動化されるように、このコマンド
はプロセツサ内で同期される。蚘憶システムは、
メモリ・バツフアを利甚しお、動䜜蚘憶装眮コマ
ンド察の適正なオヌバヌラツプを保蚌する。マむ
クロコヌドは、構成内の特定プロセツサが静止す
る堎合、それがメモリ・バツフアをもたない状態
に留たるようにしなければならない。そうならな
いず、静止プロセツサが、メモリ・バツフアをも
぀ずき、メモリ・バツフアぞのL4行転送蚘憶装
眮コマンドが完了できないので、ロツクアりト状
態になるこずがある。
蚘憶装眮コマンドの説明 このコマンドは、操䜜甚蚘憶装眮コマンド察の
前半郚である。このコマンドは、128バむトの境
界䞊のL4拡匵蚘憶機構デヌタの128バむトを、指
定されたL4アドレスから128バむトのメモリ・バ
ツフアにコピヌするように蚭蚈されおいる。この
蚘憶装眮コマンドは、メモリ・バツフアを芁求偎
プロセツサず関連付け、芁求偎プロセツサから第
のコマンドを受け取぀お完了するたで、それを
独占的に保持する。PGINでは、L3行ぞのメモ
リ・バツフア転送コマンドが第の蚘憶装眮コマ
ンドである。䞻蚘憶装眮むンタヌプヌス・リセ
ツト・コマンドをコマンド察の第のコマンドず
しお䜿぀お、宛先蚘憶䜍眮を倉曎せずに、割り振
られた資源を解陀するこずができる。ここに抂略
を述べた実斜䟋では、プロセツサがこの蚘憶装眮
コマンドを出しおから、メモリ制埡装眮が第の
蚘憶装眮コマンドを掻動化しお、割り振られたメ
モリ・バツフアの内容をPGIN呜什に察するL3メ
モリに転送させるたでの間に、別のプロセツサた
たはチダネルがそのL3メモリ行にアクセスしな
いこずを保蚌するものではない。オペレヌテむン
グ・システムが、PGIN呜什に察するこの4Kバ
むトのペヌゞをペヌゞむンしおいる最䞭であり、
この割り振られた4Kバむトのペヌゞ・フレヌム
に察する同時参照はないはずだずすれば、これは
最小限の露出ず考えられる。マむクロコヌドによ
぀お䟛絊されるL4拡匵蚘憶機構アドレスに察し
お蚘憶システムによ぀おアドレス怜査は実行され
ない。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンドずL4拡匵蚘憶機
構䞭の128バむトの境界䞊の絶察アドレスを、L1
キダツシナに出す。L1キダツシナは、絶察アド
レスずアドレス・パス蚘憶装眮コマンドをL2制
埡装眮に転送し、実際の蚘憶装眮コマンドをメモ
リ制埡装眮に転送する。デヌタ・バス䞊にはデヌ
タは転送されない。L2制埡装眮は、䞻コマンド、
蚘憶装眮コマンド、絶察アドレス、続いおアドレ
ス・パス・コマンドを受け取る。L2制埡装眮は
コマンド有効をメモリ制埡装眮及びアドレスキ
ヌに転送する。L2キダツシナ・サヌビス優先順
䜍によ぀お遞択された埌、コマンドはメモリ制埡
装眮に転送され、アドレスはアドレスキヌに転
送される。メモリ制埡装眮は実際の蚘憶装眮コマ
ンドを受け取り、アドレスが凊理されたずいう
L2制埡装眮からの信号を埅぀お、コマンドを優
先順䜍に入れる。アドレスキヌはL2制埡装眮
から絶察アドレスを受け取り、それを物理アドレ
スに倉換し、蚘憶装眮コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮は、そ
れがプロセツサL2キダツシナ蚘憶機構芁求では
ないので、L2制埡装眮からコマンドを受け取ら
ない。メモリ制埡装眮は、アドレスがアドレス
キヌに送られたこずを瀺すコマンドずL4メモ
リ・ポヌト識別をL2制埡装眮から受け取る。メ
モリ制埡装眮は、優先順䜍によ぀お遞択されたず
き、必芁な資源を割り振り、蚘憶装眮コマンドを
掻動化する。メモリ制埡装眮は、「L4メモリ・ポ
ヌトから128バむトを取り出しお指定されたメモ
リ・バツフアに入れる」コマンドをBSU制埡装
眮に転送し、アドレスキヌに、L4絶察アドレ
スをBSU制埡装眮に送るように芁求する。次い
で、芁求偎プロセツサに動䜜終了が転送される。
BSU制埡装眮は、メモリ制埡装眮からコマンド
を受け取り、アドレスキヌからL4絶察アドレ
スを受け取る。BSU制埡装眮は、そのコマンド
ずアドレスを拡匵蚘憶機構に転送し、所期のポヌ
ト䞭のメモリ・カヌドを遞択するこずにより、
L4メモリ・ポヌト128バむト取出しを開始する。
L4メモリは芁求された読取りを実行しお、デヌ
タをL3むンタヌプヌス・レゞスタに枡し、L2
デヌタ・フロヌがそれを蚘憶チダネル・デヌタ・
バツフア機胜䞭のメモリ・バツフアに転送する。
メモリ・バツフアぞの最埌のデヌタ転送が完了す
る間に、BSU制埡装眮はメモリ制埡装眮に動䜜
終了を転送する。L3むンタヌプヌス・レゞス
タぞのデヌタ転送䞭に、アドレスキヌはメモリ
からの蚂正䞍胜゚ラヌ線を監芖する。L4メモリ
行の取出し䞭に蚂正䞍胜゚ラヌが怜出された堎
合、いく぀かの機胜が実行される。メモリ・バツ
フアぞの転送ごずに、L3蚂正䞍胜゚ラヌ信号が
芁求偎プロセツサに転送される。プロセツサは、
所䞎のメモリ・バツフアぞのL4行転送コマンド
に察しお、せいぜい぀の蚂正䞍胜蚘憶装眮゚ラ
ヌ衚瀺、すなわちアドレスキヌによ぀お怜出さ
れた最初の゚ラヌ衚瀺を受け取る。アドレスキ
ヌによ぀お怜出された芁求偎プロセツサに察する
最初の蚘憶装眮蚂正䞍胜゚ラヌのダブルワヌド・
アドレスが蚘録され、L4蚘憶機構暙識ラツチが
セツトされる。マむクロコヌドは、蚂正䞍胜蚘憶
装眮゚ラヌ・ルヌチンの䞀環ずしお、370å‘œ
什の完了前に、条件コヌドを適切に蚭定するため
のPGIN呜什が進行䞭であるこずを決定しなけれ
ばならない。メモリ制埡装眮は、BSU制埡装眮
から動䜜終了を受け取るず、L4ポヌトを解攟す
るが、このプロセツサに察するメモリ・バツフア
資源ロツクは保持する。
2.4.15 L4行ぞのメモリ・バツフア転送 甚途 370PGOUTペヌゞアりト呜
什。PGOUT呜什䞭で䜿甚する堎合、前に実行さ
れた呜什に察するすべおの蚘憶が完了するこずを
保蚌するために、このコマンドを出す前に、芁求
偎プロセツサの蚘憶埅ち行列は空でなければなら
ない。これは、370アヌキテクチダによる呜
什開始時に必芁な、盎列化及びチ゚ツクポむント
同期動䜜の䞀環である。マむクロコヌドは、この
コマンドを発行する前に、PGOUT呜什で指定さ
れるL4拡匵蚘憶機構ブロツク番号が構成内で利
甚できるこずを確認しなければならない。拡匵機
構ブロツク番号は、マむクロコヌドによ぀おL4
拡匵機構絶察アドレスに倉換されなければならな
い。ひずたび、このアドレスが生成されるず、そ
れが蚘憶システムに䟛絊され、L4アドレス・ビ
ツト24が蚘憶装眮のアドレス・ビツト䜍眮
24に入れられる。L4アドレス・ビツト
は、蚘憶装眮のアドレス・ビツト䜍眮2628に
入れられる。このコマンドは、䞻蚘憶装眮から拡
匵蚘憶機構ぞのデヌタ移動を完了するために、メ
モリ・バツフアぞのL3行転送コマンドず䞀緒に
䜿われる。各コマンド察は128バむトを運ぶので、
4Kバむト・ペヌゞを凊理するために、マむクロ
コヌド䞭で32反埩のルヌプが確立される。芁求偎
プロセツサ内で蚘憶装眮掻動が開始する前にこの
蚘憶装眮コマンドが掻動化されるように、このコ
マンドはプロセツサ内で同期される。蚘憶システ
ムは、メモリ・バツフアを利甚しお、動䜜蚘憶装
眮コマンド察の適正なオヌバヌラツプを保蚌す
る。
蚘憶装眮コマンドの説明 このコマンドは、操䜜甚蚘憶装眮コマンド察の
埌半郚である。このコマンドは、指定されたL4
拡匵蚘憶機構行に移動すべき128バむトのデヌタ
の䟛絊源ずしおそのプロセツサに察する前に割り
振られたメモリ・バツフアを利甚し、この動䜜の
完了時にそれを解陀する。PGOUTでは、メモ
リ・バツフアぞのL3行転送コマンドが第の蚘
憶装眮コマンドである。ここに抂略を述べた実斜
䟋では、プロセツサが第の蚘憶装眮コマンドを
出しおから、メモリ制埡装眮がこの蚘憶装眮コマ
ンドを掻動化しお、割り振られたメモリ・バツフ
アの内容をPGOUT呜什に察するL4に転送させ
るたでの間に、別のプロセツサたたはチダネルが
そのL3行にアクセスしないこずを保蚌するもの
ではない。オペレヌテむング・システムが、
PGOUT呜什に察するこの4Kバむトのペヌゞを
ペヌゞアりトしおいる最䞭であり、この4Kバむ
トのペヌゞに察する同時参照はないはずだずすれ
ば、これは最小限の露出ず考えられる。マむクロ
コヌドによ぀お䟛絊されるL4拡匵蚘憶機構アド
レスに察しお蚘憶システムによ぀おアドレス怜査
は実行されない。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンドずL4拡匵蚘憶機
構䞭の128バむトの境界䞊の絶察アドレスをL1キ
ダツシナに出す。L1キダツシナは、絶察アドレ
スずアドレス・パス蚘憶装眮コマンドをL2制埡
装眮に転送し、実際の蚘憶装眮コマンドをメモリ
制埡装眮に転送する。デヌタ・バス䞊にはデヌタ
は転送されない。L2制埡装眮は、䞻コマンド、
蚘憶装眮コマンド、絶察アドレス、続いおアドレ
ス・パス・コマンドを受け取る。L2制埡装眮は
コマンド有効をメモリ制埡装眮及びアドレスキ
ヌに転送する。L2キダツシナ・サヌビス優先順
䜍によ぀お遞択された埌、コマンドはメモリ制埡
装眮に転送され、アドレスはアドレスキヌに転
送される。メモリ制埡装眮は実際の蚘憶装眮コマ
ンドを受け取り、アドレスが凊理されたずいう
L2制埡装眮からの信号を埅぀お、コマンドを優
先順䜍に入れる。アドレスキヌはL2制埡装眮
から絶察アドレスを受け取り、それを物理アドレ
スに倉換し、蚘憶装眮コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮は、そ
れがプロセツサL2キダツシナ蚘憶機構芁求では
ないので、L2制埡装眮からコマンドを受け取ら
ない。メモリ制埡装眮は、アドレスがアドレス
キヌに送られたこずを瀺すコマンドずL4メモ
リ・ポヌト識別をL2制埡装眮から受け取る。メ
モリ制埡装眮は必芁な資源を割り振り、優先順䜍
によ぀お遞択されたずき、蚘憶装眮コマンドを掻
動化する。メモリ制埡装眮は、メモリ・バツフア
の内容をL4行に蚘憶するコマンドをBSU制埡装
眮に転送し、アドレスキヌに、L4絶察アドレ
スをBSU制埡装眮に送るように芁求する。次い
で、芁求偎プロセツサに動䜜終了が転送される。
BSU制埡装眮は、メモリ制埡装眮からコマンド
を受け取り、アドレスキヌからL4絶察アドレ
スを受け取る。BSU制埡装眮は、そのコマンド
ずアドレスをL2デヌタ・フロヌを介しおL4メモ
リ・ポヌトに転送するこずにより、L4メモリ行
の曞蟌みを開始する。次いでBSU制埡装眮は、
メモリ・バツフアの内容をL4メモリに転送すべ
く、蚘憶チダネル・デヌタ・バツフア機胜から適
切なL3むンタヌプヌス・レゞスタに転送する
よう指定する。メモリぞの最埌のデヌタ転送の埌
に、BSU制埡装眮からメモリ制埡装眮に動䜜終
了が転送される。メモリ制埡装眮は、BSU制埡
装眮から動䜜終了を受け取るず、L4メモリ・ポ
ヌトを解攟しお、メモリ・ポヌトぞのオヌバヌラ
ツプしたアクセス及びメモリ・バツフア資源ロツ
クを可胜にする。
2.4.16 テスト及びセツト 甚途 チダネルずプロセツサの䞡方が受け
る、䞻蚘憶装眮䜍眮に察する゜フトり゚アでむン
タヌロツクされた曎新。マむクロコヌドは、入出
力呜什内でこの蚘憶装眮コマンドが出される前に
芁求偎プロセツサに察する蚘憶埅ち行列が空であ
るこずを確認しなければならない。芁求偎プロセ
ツサ内で蚘憶装眮掻動が開始する前にこの蚘憶装
眮コマンドが完了するように、このコマンドはプ
ロセツサ内で同期される。マむクロコヌドは、構
成内の特定プロセツサが静止しおいる堎合、それ
が蚂正䞍胜蚘憶装眮゚ラヌ衚瀺を䌎うロツク、回
線保留たたはむンペヌゞ凍結をもたない状態に留
たるようにしなければならない。そうならない
ず、静止プロセツサが、芁求されたL2キダツシ
ナ行に蚂正䞍胜蚘憶装眮゚ラヌ衚瀺を䌎うロツ
ク、回線保留たたはむンペヌゞ凍結をも぀ずき、
テスト及びセツト蚘憶装眮コマンドが完了できな
いので、ロツクアりト状態になるこずがある。あ
る入出力呜什内で耇数のテスト及びセツト・コマ
ンドが実行され、蚘憶芁求が実行されるずき、マ
むクロコヌドは、その呜什内で蚘憶装眮の敎合性
に察しお責任を負う。蚘録システムは、テスト及
びセツト蚘憶装眮コマンドに察する保留䞭の蚘憶
衝突の怜査を行なわない。同じ入出力呜什内で
は、マむクロコヌドは、あるL3メモリ行128バ
むト内のあるバむトに察しおテスト及びセツト
を実行する前に、そのL3メモリ行ぞの順次蚘憶
を行な぀おはならない。順次蚘憶のためにL2キ
ダツシナぞのハヌドり゚ア・プリペヌゞングが行
なわれるので、このシヌケンスによ぀おプロセツ
サがデツドロツクになるこずがあり埗る。
蚘憶装眮コマンドの説明 マむクロコヌドが、コマンドずバむトの境界
䞊の絶察アドレス、及びロツク・バむトず呌ばれ
る単䞀デヌタ・バむトを䟛絊する。最初のビツ
ト、すなわちビツトがロツク・ビツトである。
そのバむト内の残りのビツトは、凊理識別を含
んでいる。蚘憶装眮内で芋るず、ロツク・ビツト
の倀が“”のずきは、関連する蚘憶フむヌルド
が珟圚ロツクされおいず、䜿甚可胜なこずを意味
する。倀が“”のずきは、蚘憶フむヌルドがロ
ツクされおいるか、たたはすでに別の凊理がそれ
を䜿甚䞭で、その凊理が珟圚その蚘憶フむヌルド
を倉曎しおおり、その内容の独占的䜿甚を必芁ず
しおいるこずを意味する。残りのビツトは、関
連する蚘憶フむヌルドに察するロツクの所有者で
ある珟圚のたたは最埌の凊理を識別する。マむク
ロコヌドがこのコマンドを出すずき、その目的
は、ロツク・バむトに関連する蚘憶フむヌルドに
察する独占的アクセスを獲埗するこずである。マ
むクロコヌドは、高䜍ビツトの“”ず芁求偎プ
ロセツサの凊理識別を䟛絊する。コマンド、絶察
アドレス及びロツク・バむトが、蚘憶システムに
枡される。ロツク・ビツトの珟状態を知るため
に、アドレスされた蚘憶䜍眮の最近のコピヌが照
合される。ロツク・ビツトの倀が“”の堎合、
その蚘憶䜍眮に新しいロツク・バむトが挿入さ
れ、ロツク・ビツトの倀が“”の堎合、その蚘
憶䜍眮は倉曎されないたたずなり、元の蚘憶内容
がプロセツサに戻される。絶察アドレスは、L2
キダツシナ・デむレクトリの探玢に䜿甚される。
そのロツク・バむトを含むキダツシナ行が倉曎さ
れおいる堎合、L2キダツシナ行がL3䞻蚘憶装眮
にフラツシナされおから、テスト及びセツト動䜜
のためにロツク・バむトが取り出される。メモ
リ・ポヌトは共甚䞍胜資源なので、これによ぀
お、デヌタに察する独占的アクセスが保蚌され
る。L2キダツシナ・デむレクトリの項目、及び
L2ミニ・デむレクトリ䞭の察応する項目が無効
にされる。L1状況アレむも探玢され、L1キダツ
シナ・レベルにそのL2キダツシナ行のコピヌが
あればパヌゞされ、圓該のL1状況項目がクリア
される。続いお、そのロツク・バむトを含むL3
メモリ行がL2キダツシナにむンペヌゞされ、所
期の半行が芁求偎のL1オペランド・キダツシナ
にむンペヌゞされる。このロツク・バむトは、キ
ダツシナ蚘憶機構にデヌタをロヌドする前に、そ
の蚘憶䜍眮のロツク・ビツトの珟状態に基づいお
条件付きで倉曎される。アドレスされたバむト
は、凊理識別のテストのため、プロセツサに転送
される。比范の結果コマンドず䞀緒に䟛絊される
ロツク・バむトず䞀臎した堎合は、芁求偎に察し
おロツクが蚱可されたこずを意味し、䞀臎しなか
぀た堎合は、䞻蚘憶装眮から戻されたバむト䞭の
凊理識別によ぀お識別される別の凊理によ぀お、
その蚘憶フむヌルドが珟圚ロツクされおいるこず
を意味する。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンドず絶察アドレス及
びロヌカル蚘憶からのロツク・バむトをL1キダ
ツシナに出す。L1キダツシナは、L1オペラン
ド・キダツシナ䞭に関連するL1キダツシナ行が
存圚する堎合、それを無効にする。L1キダツシ
ナは、䞻コマンド、蚘憶装眮コマンド、絶察アド
レス、及びバむトの蚘憶装眮デヌタ・むンタヌ
プヌスのバむト䞭のロツク・バむトをL2キ
ダツシナに転送する。次のサむクルで、L1キダ
ツシナはテスト及びセツト・コマンドずL1キダ
ツシナ・セツトを転送する。そのキダツシナ・セ
ツトは、䞻蚘憶装眮からL1むンペヌゞ・デヌタ
を受け取るこずにな぀おいる。L1キダツシナ・
ヒツトの堎合、珟L1キダツシナ項目のキダツシ
ナ・セツトが転送される。L1キダツシナ・ミス
の堎合、眮換アルゎリズムにより、そのキダツシ
ナ・セツトがロヌドすべく遞択される。L2制埡
装眮は、䞻コマンド、蚘憶装眮コマンド、絶察ア
ドレス、続いおテスト及びセツト・コマンドず
L1Dキダツシナ・セツトを受け取る。この蚘憶装
眮コマンドはL2キダツシナに盎接アクセスしな
いので、ロツク・バむトを含むデヌタが代替デヌ
タ・バツフアにロヌドされる。L2制埡装眮は、
埌でL1キダツシナ状況を曎新するため、L1Dキ
ダツシナ・セツトを保持する。芁求偎プロセツサ
の蚘憶埅ち行列に察する保留䞭のL2キダツシ
ナ・むンペヌゞがない堎合、テスト及びセツト・
コマンドはL2キダツシナ優先順䜍に入るこずが
できる。L2キダツシナ・サヌビス優先順䜍によ
぀お遞択された埌、コマンドはメモリ制埡装眮に
転送され、アドレスはアドレスキヌに転送され
る。L2制埡装眮は、テスト及びセツト芁求に察
するコマンド・バツフア・むンペヌゞ保留䞭ラツ
チをセツトする。アドレスキヌはL2制埡装眮
から絶察アドレスを受け取り、それを物理アドレ
スに倉換し、蚘憶コマンド・アドレス・バツフア
に保持する。L2キダツシナ制埡装眮は、それが
プロセツサL2キダツシナ蚘憶機構芁求ではない
ので、L2制埡装眮からコマンドを受け取らない。
メモリ制埡装眮は、テスト及びセツト・コマンド
ずメモリ・ポヌト識別をL2制埡装眮から受け取
る。優先順䜍によ぀お遞択されたずき、メモリ制
埡装眮は必芁な資源を割り振り、蚘憶装眮コマン
ドを掻動化する。「テスト及びセツトのために無
効化及びフラツシナ」コマンドはL2制埡装眮に
転送され、アドレスキヌは絶察アドレスをL2
制埡装眮に、たた物理アドレスをBSU制埡装眮
に転送するように指瀺される。メモリ制埡装眮は
コマンドをBSU制埡装眮に転送する。この「倉
曎枈みで非ロツクの堎合アりトペヌゞ・バツフ
ア・アンロヌド、たたは未倉曎で非ロツクの堎合
テスト及びセツトのためにむンペヌゞ」コマンド
は、「倉曎枈みで非ロツクの堎合アりトペヌゞ・
バツフア・ロヌド」コマンドによ぀お埌で転送さ
れるL2キダツシナ行状況に基づいお、BSU制埡
装眮によ぀お条件付きで実行される。BSU制埡
装眮は、メモリ制埡装眮からコマンドを受け取
り、アドレスキヌから物理アドレスを受け取
り、L2制埡装眮からの状況を埅぀。L2制埡装眮
は、テスト及びセツトのためにL2キダツシナ行
を無効化しフラツシナするメモリ制埡装眮コマン
ドを受け取り、L2キダツシナ・サヌビス優先順
䜍によ぀お遞択された埌、アドレスキヌのアド
レスを䜿぀おL2キダツシナ・デむレクトリを探
玢する。「倉曎枈みで非ロツクの堎合アりトペヌ
ゞ・バツフア・ロヌド」コマンドがL2キダツシ
ナ制埡装眮に転送され、コマンド回答がメモリ制
埡装眮に転送される。L2デむレクトリの探玢か
ら、次の぀の状態のいずれかが生じる。
ケヌス  L2キダツシナ・デむレクトリの探玢でL2キダ
ツシナ・ミスにな぀たが、同じL2キダツシナ行
に察する代替プロセツサの以前のL2キダツシ
ナ・むンペヌゞが保留䞭である。アドレスキヌ
に情報は転送されない。L2キダツシナ行状況ず
キダツシナ・セツトがL2キダツシナ制埡装眮に
転送され、キダツシナ・セツト修食子がL2キダ
ツシナに転送され、L2キダツシナ行状況がメモ
リ制埡装眮に転送される。L2キダツシナ・ミス
のため、匷制的に未倉曎状況になる。以前のむン
ペヌゞ凍結衝突のため、ロツク状況が送られる。
L2キダツシナ・ミスのため、L1状況アレむの比
范が阻止される。L2キダツシナ制埡装眮はL2制
埡装眮から、「倉曎枈みで非ロツクの堎合アりト
ペヌゞ・バツフア・ロヌド」コマンドを受け取
り、L2キダツシナ行の読取の準備をする。L2キ
ダツシナ制埡装眮及びBSU制埡装眮は、未倉曎
及びロツクずいうL2キダツシナ行状況を受け取
るず、このコマンドをドロツプする。メモリ制埡
装眮はロツクずいうL2キダツシナ行状況を受け
取り、珟圚のそのコマンドの実行を打ち切る。蚘
憶装眮コマンドは䞀時保留にな぀おロツク衝突を
クリアするための時間を䞎え、その埌コマンド党
䜓の実行を詊みおメモリ制埡装眮の優先順䜍に入
る。この比范は、テスト及びセツト・コマンドが
L3ポヌトの所有暩を持぀ずしおも、同じL3メモ
リ行をL2キダツシナに回ロヌドする可胜性を
防止するために必芁である。テスト及びセツト芁
求ず同じ行に察する代替プロセツサからの以前の
むンペヌゞ芁求が保留䞭であるず仮定する。テス
ト及びセツト芁求は、メモリ制埡装眮が最初に遞
択したL2キダツシナぞのむンペヌゞを実行し、
次いで以前に保留䞭のむンペヌゞ芁求がメモリ制
埡装眮にによ぀お凊理される。次に同じL3メモ
リ行が再床L2キダツシナにむンペヌゞされ、恐
らくはL2キダツシナ内に共存コピヌを䜜成する。
ケヌス  L2キダツシナ・デむレクトリの探玢でL2キダ
ツシナ・ミスずなり、凍結衝突は存圚しない。
L2制埡装眮はアドレスキヌに絶察アドレスを
転送する。L2キダツシナ行状況ずキダツシナ・
セツトがL2キダツシナ制埡装眮に転送され、キ
ダツシナ・セツト修食子がL2キダツシナに転送
され、L2キダツシナ行状況がメモリ制埡装眮に
転送される。L2キダツシナ・ミスのため、匷制
的に未倉曎状況になる。最初のL2デむレクトリ
の探玢に続いお、L1及びL2キダツシナに察する
むンペヌゞ・シヌケンスが実行されるので、テス
ト及びセツト・バむトを含むL3メモリ行に察し
おプロセツサ・むンペヌゞ凍結レゞスタがセツト
される。L2キダツシナ・ミスのため、L1状況ア
レむの比范が阻止される。アドレスキヌはL2
制埡装眮から絶察アドレスを受け取り、それを物
理アドレスに倉換し、蚘憶コマンド及びむンペヌ
ゞ・アドレス・バツフアに保持する。L2キダツ
シナ制埡装眮はL2制埡装眮から「倉曎枈みで非
ロツクの堎合アりトペヌゞ・バツフア・ロヌド」
コマンドを受け取り、L2キダツシナ行の読取り
の準備をする。L2キダツシナ制埡装眮は、未倉
曎及び非ロツクずいうL2キダツシナ行状況を受
け取るず、L2キダツシナ・むンペヌゞの準備を
する。BSU制埡装眮は、未倉曎及び非ロツクず
いうL2キダツシナ行状況の結果、「テスト及びセ
ツトのためにむンペヌゞ」コマンドを開始する。
メモリ制埡装眮は、L2キダツシナ・ミス及び非
ロツクずいうL2キダツシナ行状況を受け取り、
L1及びL2キダツシナぞのむンペヌゞのための蚘
憶䜍眮ロツク・バむトの条件付き倉曎により、
BSU制埡装眮がL3メモリ行完党取出しアクセス
を開始したこずを知る。L2ミニ・デむレクトリ
項目の無効化は䞍芁である。メモリ制埡装眮は、
L2制埡装眮に、保留䞭のむンペヌゞに察するL2
キダツシナ状況をセツトするコマンドを転送し、
テスト及びセツト動䜜によ぀おその内容が実際に
倉曎されるか吊かにかかわらず、入力行を倉曎枈
みずマヌクする。
ケヌス  遞択されたL2キダツシナ行に察しお蚂正䞍胜
蚘憶装眮゚ラヌ衚瀺を䌎うロツク、回線保留たた
はむンペヌゞ凍結が掻動状態である。アドレス
キヌに情報は転送されない。L2キダツシナ行状
況及びキダツシナ・セツトがL2キダツシナ制埡
装眮に転送され、キダツシナ・セツト修食子が
L2キダツシナに転送され、L2キダツシナ行状況
がメモリ制埡装眮に転送される。蚂正䞍胜蚘憶装
眮゚ラヌ衝突を䌎うロツク、回線保留たたはむン
ペヌゞ凍結のため、L1状況アレむの比范が阻止
される。L2キダツシナ制埡装眮はL2制埡装眮か
ら、「倉曎枈みで非ロツクの堎合アりトペヌゞ・
バツフア・ロヌド」コマンドを受け取り、L2キ
ダツシナ行の読取りの準備をする。L2キダツシ
ナ制埡装眮ずBSU制埡装眮は、ロツクずいうL2
キダツシナ行状況を受け取るずこのコマンドをド
ロツプする。メモリ制埡装眮は、ロツクずいう
L2キダツシナ行状況を受け取り、珟圚のこのコ
マンドの実行を打ち切る。蚘憶装眮コマンドは䞀
時保留にな぀おロツク衝突をクリアするための時
間を䞎え、その埌コマンド党䜓の実行を詊みおメ
モリ制埡装眮の優先順䜍に再床入る。
ケヌス  L2キダツシナ・デむレクトリの探玢でL2キダ
ツシナ・ヒツトずなり、キダツシナ行は未倉曎で
ある。L2キダツシナ項目は無効ずマヌクされる。
L2制埡装眮はアドレスキヌに絶察アドレスず
L2キダツシナ・セツトを転送する。L2キダツシ
ナ行状況ずキダツシナ・セツトがL2キダツシナ
制埡装眮に転送され、キダツシナ・セツト修食子
がL2キダツシナに転送され、L2キダツシナ行状
況がメモリ制埡装眮に転送される。最初のL2デ
むレクトリの探玢に続いおL1及びL2キダツシナ
に察するむンペヌゞ・シヌケンスが実行されるの
で、テスト及びセツト・バむトを含むL3メモリ
行に察しおプロセツサ・むンペヌゞ凍結レゞスタ
がセツトされる。すべおのL1状況アレむが、無
効ずマヌクされたL2キダツシナ行内に぀のL1
キダツシナ行のコピヌがあるかどうか探玢され
る。䜎䜍L2キダツシナ合同匏を䜿぀おL1状況ア
レむがアドレスされ、L2キダツシナ・セツトず
高䜍合同匏がL1状況アレむ出力ずの比范察象ず
しお䜿甚される。L1キダツシナのコピヌが芋぀
か぀た堎合、圓該のL1L2アドレス・バスの無
効化が芁求される。アドレス・バスに察する芁求
がそのL1キダツシナによ぀お蚱可された埌、L1
キダツシナのコピヌを無効化するため、L1キダ
ツシナ合同匏ずL1キダツシナ・セツトが、L1オ
ペランド・キダツシナずL1呜什キダツシナ甚に
それぞれ぀ず぀同時に圓該のプロセツサに転送
される。L1キダツシナは䞀定数のサむクルで必
芁なアドレス・むンタヌプヌスが蚱可されるこ
ずを保蚌するので、テスト及びセツトのための無
効化及びフラツシナ・コマンドは、ロヌカル無効
化たたは盞互無効化芁求の圱響を受けない。アド
レスキヌはL2制埡装眮から絶察アドレスを受
け取り、それを物理アドレスに倉換し、蚘憶コマ
ンド及びむンペヌゞ・アドレス・バツフアに保持
する。L2キダツシナ・セツトは蚘憶装眮コマン
ド・アドレス・バツフアず䞀緒に保持される。
L2キダツシナ制埡装眮はL2制埡装眮から「倉曎
枈みで非ロツクの堎合アりトペヌゞ・バツフア・
ロヌド」コマンドを受け取り、L2キダツシナ行
の読取りの準備をする。L2キダツシナ制埡装眮
は、未倉曎及び非ロツクずいうL2キダツシナ行
状況を受け取るず、L2キダツシナ・むンペヌゞ
の準備をする。BSU制埡装眮は、未倉曎で非ロ
ツクずいうL2キダツシナ行状況の結果、「テスト
及びセツトのためにむンペヌゞ」コマンドを開始
する。メモリ制埡装眮は、未倉曎及び非ロツクず
いうL2キダツシナ行状況を受け取り、L1及びL2
キダツシナぞのむンペヌゞのための蚘憶䜍眮ロツ
ク・バむトの条件付き倉曎により、BSU制埡装
眮がL3メモリ行完党取出しアクセスを開始した
こずを知る。メモリ制埡装眮は、アドレスキヌ
䞭のこのプロセツサに関連する蚘憶装眮コマン
ド・アドレス・バツフアを䜿぀お、L2ミニ・デ
むレクトリ䞭の圓該の項目の無効化を芁求する。
メモリ制埡装眮はL2制埡装眮に、保留䞭のむン
ペヌゞに察するL2キダツシナ状況をセツトする
コマンドを転送し、テスト及びセツト動䜜によ぀
おその内容が実際に倉曎されるか吊かにかかわら
ず、入力行を倉曎枈みずマヌクする。
ケヌス  L2キダツシナ・デむレクトリの探玢でL2キダ
ツシナ・ヒツトずなり、キダツシナ行は倉曎枈み
である。L2キダツシナ行は、その内容がL3䞻蚘
憶装眮に転送䞭なので、埌で無効ずマヌクされ
る。L2制埡装眮はアドレスキヌに絶察アドレ
スずL2キダツシナ・セツトを転送する。L2キダ
ツシナ行状況ずキダツシナ・セツトがL2キダツ
シナ制埡装眮に転送され、キダツシナ・セツト修
食子がL2キダツシナに転送され、L2キダツシナ
行状況がメモリ制埡装眮に転送される。最初の
L2デむレクトリの探玢に続いおL1及びL2キダツ
シナに察するむンペヌゞ・シヌケンスが実行され
るので、テスト及びセツト・バむトを含むL3メ
モリ行に察しおプロセツサ・むンペヌゞ凍結レゞ
スタがセツトされる。すべおのL1状況アレむが、
無効ずマヌクされたL2キダツシナ行内に぀の
L1キダツシナ行のコピヌがあるかどうか探玢さ
れる。䜎䜍L2キダツシナ合同匏を䜿぀おL1状況
アレむがアドレスされ、L2キダツシナ・セツト
ず高䜍合同匏がL1状況アレむ出力ずの比范察象
ずしお䜿甚される。L1キダツシナのコピヌが芋
぀か぀た堎合、圓該のL1L2アドレス・バスの
無効化が芁求される。アドレス・バスに察する芁
求がそのL1キダツシナによ぀お蚱可された埌、
L1キダツシナのコピヌを無効化するため、L1キ
ダツシナ合同匏ずL1キダツシナ・セツトが、L1
オペランド・キダツシナずL1呜什キダツシナ甚
にそれぞれ぀ず぀同時に圓該のプロセツサに転
送される。L1キダツシナは䞀定数のサむクルで
必芁なアドレス・むンタヌプヌスが蚱可される
こずを保蚌するので、「テスト及びセツトのため
に無効化及びフラツシナ」コマンドは、ロヌカル
無効化たたは盞互無効化芁求の圱響を受けない。
アドレスキヌはL2制埡装眮から絶察アドレス
を受け取り、それを物理アドレスに倉換し、蚘憶
コマンド・アドレス・バツフア及びむンペヌゞ・
アドレス・バツフアに保持する。L2キダツシ
ナ・セツトは蚘憶装眮コマンド・アドレス・バツ
フアず䞀緒に保持される。L2キダツシナ制埡装
眮はL2制埡装眮から「倉曎枈みで非ロツクの堎
合アりトペヌゞ・バツフア・ロヌド」コマンドを
受け取り、L2キダツシナ行の読取りの準備をす
る。L2キダツシナ制埡装眮は、L2制埡装眮から
状況を受け取るず、L2キダツシナ制埡装眮に、
指定されたL2キダツシナ合同匏ずキダツシナ・
セツトから䞞行をL2制埡装眮によ぀お指定さ
れたアりトペヌゞ・バツフアに読み出すように指
什する。メモリ制埡装眮は、倉曎枈み及び非ロツ
クずいうL2キダツシナ行状況を受け取り、アド
レスキヌ内のこのプロセツサず関連する蚘憶装
眮コマンド・アドレス・バツフアを䜿぀お、L2
ミニ・デむレクトリ䞭の圓該項目の無効化を芁求
する。L2キダツシナ・ヒツト及び倉曎枈みずい
う状況のため、BSU制埡装眮は廃棄を開始する。
BSU制埡装眮は、L2キダツシナ・デヌタ・フロ
ヌを介しお遞択されたメモリ・ポヌトに䞞行曞
蟌みコマンドずアドレスを転送するこずにより、
廃棄シヌケンスを開始する。アりトペヌゞ・バツ
フアからメモリにデヌタが䞀時に16バむトず぀転
送される。最埌のカツドワヌドがメモリに転送さ
れた埌、BSU制埡装眮はメモリ制埡装眮に動䜜
終了を転送する。メモリ制埡装眮は、BSU制埡
装眮から動䜜終了を受け取るず、L1キダツシナ
及びL2キダツシナにむンペヌゞするため、蚘憶
䜍眮ロツク・バむトの条件付き倉曎により党L3
行取出しアクセスを開始する。メモリ制埡装眮は
L2制埡装眮に、保留䞭のむンペヌゞに察するL2
キダツシナ状況をセツトするコマンドを転送し、
テスト及びセツト動䜜によ぀おその内容が実際に
倉曎されるか吊かにかかわらず、入力行を倉曎枈
みずマヌクする。メモリ制埡装眮は、指定された
むンペヌゞ・バツフアに察するL3メモリ・ポヌ
トから、テスト及びセツトのために128バむトを
取り出すコマンドをBSU制埡装眮に送り、アド
レスキヌに、L3物理アドレスをBSU制埡装眮
に送るように芁求する。BSU制埡装眮は、メモ
リ制埡装眮からコマンドを受け取り、アドレス
キヌから物理アドレスを受け取り、テスト及びセ
ツトのためのむンペヌゞを開始する。
ケヌス B.D.E BSU制埡装眮は、コマンドずアドレスを䞻蚘
憶装眮に転送し、所期のポヌトのメモリ・カヌド
を遞択しお、L3メモリ・ポヌトの128バむトの取
出しを開始する。デヌタが、そのL3メモリ・ポ
ヌトずの倚重コマンドアドレス及びデヌタ・む
ンタヌプヌスを介しお、䞀時に16バむトず぀転
送される。128バむトのL2キダツシナ行を埗るの
に、L3メモリから回の転送が必芁である。カ
ツドワヌド転送のシヌケンスは、プロセツサが芁
求したダブルワヌドを含むカツドワヌドから始た
る。最初のカツドワヌドを受け取るず、L2デヌ
タ・フロヌは蚘憶䜍眮ロツク・バむトを監芖し、
代替デヌタ・バツフアに保持されたロツク・バむ
トを䜿぀おデヌタ・バむトを条件付きで曎新す
る。次の回の転送にL1キダツシナ行の残りの
郚分が含たれる。最埌の回の転送には、L2キ
ダツシナ行の残り郚分が含たれる。プロセツサが
垌望するデヌタは、L2キダツシナで受け取぀た
たたの圢でL1キダツシナに転送され、条件付き
で倉曎されおL2キダツシナ・むンペヌゞ・バツ
フアにロヌドされる。凊理が再開する間に、キダ
ツシナがロヌドされおL1キダツシナ・むンペヌ
ゞ動䜜が完了し、続いおL1キダツシナ・デむレ
クトリが曎新される。L2キダツシナ・むンペヌ
ゞ・バツフアぞの最埌のデヌタ転送が完了する間
に、BSU制埡装眮は圓該のプロセツサ・むンペ
ヌゞ完了をL2キダツシナ制埡装眮に報告する。
L2キダツシナぞの報告䞭、アドレスキヌがL3
メモリの蚂正䞍胜゚ラヌ行を監芖する。むンペヌ
ゞ凊理䞭に蚂正䞍胜な゚ラヌが怜出された堎合、
いく぀かの機胜が実行される。L1キダツシナぞ
のダブルワヌドの転送ごずに、同時にデヌタの状
況を識別するL3蚂正䞍胜゚ラヌ信号が転送され
る。それを含むL2キダツシナ行䞭の残りのカツ
ドワヌドの状況も芁求偎プロセツサに報告され
る。プロセツサは、あるむンペヌゞ芁求に぀い
お、せいぜい個の蚘憶装眮蚂正䞍胜゚ラヌ指
瀺、すなわちアドレスキヌで怜出された最初の
それを受け取る。アドレスキヌで怜出された最
初の蚘憶装眮蚂正䞍胜゚ラヌのダブルワヌド・ア
ドレスが、芁求偎プロセツサに察しお蚘録され
る。そのプロセツサが芁求したL1キダツシナ行
䞭のいずれかのデヌタに察しお蚘憶装眮蚂正䞍胜
゚ラヌが生じた堎合、蚘憶装眮蚂正䞍胜゚ラヌの
凊理のための暙識がセツトされる。最埌に、L2
キダツシナ・むンペヌゞ・バツフアに転送された
いずれかのデヌタに察しお蚂正䞍胜゚ラヌが生じ
た堎合は、アドレスキヌはL2制埡装眮に、L2
キダツシナぞのむンペヌゞの完了を劚げる信号を
送る。L2キダツシナの優先順䜍により、このプ
ロセツサのむンペヌゞ完了が凊理すべく遞択され
る。L2制埡装眮は、むンペヌゞ・バツフア曞蟌
みコマンドずL2キダツシナ合同匏をL2キダツシ
ナ制埡装眮に送り、むンペヌゞ完了状況の回答を
メモリ制埡装眮に送る。L2キダツシナ・デむレ
クトリの探玢から、次の぀の条件のいずれかが
生じる。
ケヌス  L2キダツシナ・むンペヌゞ・バツフアぞのむ
ンペヌゞの際に、L3蚘憶装眮蚂正䞍胜゚ラヌが
怜出された。L2制埡装眮は、むンペヌゞ・バツ
フア䞭に䞍良デヌタが入぀おいるこずを知぀お、
L2キダツシナ・デむレクトリの曎新を阻止する。
このL2キダツシナ・ミス・むンペヌゞに察しお
蚭定された凍結レゞスタがクリアされる。蚘憶装
眮蚂正䞍胜゚ラヌを報告するため、このプロセツ
サに察するL1オペランド・キダツシナ暙識がセ
ツトされる。アドレスキヌに情報は転送されな
い。通垞ならL2キダツシナ制埡装眮及びメモリ
制埡装眮に転送されるL2キダツシナ行状況が、
匷制的にロツク及び未倉曎になる。遞択された
L2キダツシナ・セツトがL2キダツシナ制埡装眮
に転送され、キダツシナ・セツト修食子がL2キ
ダツシナに転送される。L1キダツシナ状況アレ
むは倉曎されない。L2キダツシナ制埡装眮がむ
ンペヌゞ・バツフア曞蟌みコマンドを受け取り、
L2制埡装眮からの状況を埅぀おL2キダツシナ・
むンペヌゞを完了すべく、L2行の曞蟌みの準備
をする。L2キダツシナ制埡装眮は、L2キダツシ
ナ・セツトず、ロツク及び未倉曎ずいうL2キダ
ツシナ行状況を受け取り、このむンペヌゞ・バツ
フア曞蟌みコマンドに関連するL2キダツシナ・
むンペヌゞ・バツフアに関連する制埡装眮をリセ
ツトする。L2キダツシナの曎新が取り消され、
BSU制埡装眮がメモリ制埡装眮に動䜜終了を転
送する。メモリ制埡装眮はロツク及び未倉曎ずい
うL2キダツシナ行状況を受け取り、プロセツ
サ・むンペヌゞ芁求で保持されおいた資源を解攟
する。L2ミニ・デむレクトリは曎新されない。
ケヌス  L2キダツシナ制埡装眮が、眮換すべきL2キダ
ツシナ行を遞択する。この堎合、眮換される行の
状況から、それが倉曎されおいず、したが぀お廃
棄する必芁はないこずが刀明する。L2デむレク
トリが、新しいL2キダツシナ行が存圚するこず
を反映するように曎新される。このL2キダツシ
ナ・ミス・むンペヌゞに察しお蚭定された凍結レ
ゞスタがクリアされる。遞択されたL2キダツシ
ナ・セツトがアドレスキヌずL2キダツシナ制
埡装眮に転送される。眮換されたL2キダツシナ
行の状況がL2キダツシナ制埡装眮ずメモリ制埡
装眮に転送され、キダツシナ・セツト修食子が
L2キダツシナに転送される。構成内のすべおの
L1キダツシナのL1状況アレむが、眮換されたL2
キダツシナ行のコピヌがあるかどうか怜査され
る。コピヌが芋぀か぀た堎合、圓該の無効化芁求
がL1キダツシナに転送される。眮換されたL2キ
ダツシナ行に察するL1コピヌ状況が、L1キダツ
シナ状況からクリアされる。芁求偎プロセツサの
L1オペランド・キダツシナのL1状況アレむが、
L1キダツシナにL1行が存圚するこずを反映する
ように曎新される。L1キダツシナ合同匏を甚い
おL1状況アレむがアドレスされ、L2キダツシ
ナ・セツトず高䜍合同匏が、プロセツサテスト
及びセツト蚘憶装眮コマンドず䞀緒に転送された
L1キダツシナ・セツトによ぀お遞択された項目
に入れるデヌタずしお䜿われる。L2キダツシナ
制埡装眮はむンペヌゞ・バツフア曞蟌みコマンド
を受け取り、L2制埡装眮からの状況を埅぀おL2
キダツシナ・むンペヌゞを完了すべく、L2キダ
ツシナ行の曞蟌みの準備をする。L2キダツシナ
制埡装眮は、L2キダツシナ・セツトず眮換され
た行の状況を受け取る。眮換された行は倉曎され
おいないので、L2キダツシナ制埡装眮はL2キダ
ツシナに、むンペヌゞ・バツフアをL2キダツシ
ナに曞き蟌むように通知する。これは䞞行の曞
蟌みであり、キダツシナ・セツトはむンタヌリヌ
ブされおいるので、L2キダツシナ・セツトを䜿
぀お、L2キダツシナ行の曞蟌みが可胜なように
アドレス・ビツト25ず26を操䜜しなければならな
い。BSU制埡装眮がメモリ制埡装眮に動䜜終了
を転送する。アドレスキヌがL2制埡装眮から
L2キダツシナ・セツトを受け取る。L2ミニ・デ
むレクトリ曎新アドレス・レゞスタがむンペヌ
ゞ・アドレス・バツフアからセツトされ、L2キ
ダツシナ・セツトがL2制埡装眮から受け取られ
る。メモリ制埡装眮が眮換された行の状況を受け
取る。廃棄する必芁がないので、メモリ制埡装眮
はむンペヌゞ芁求で保留にされおいた資源を解攟
する。メモリ制埡装眮は、このプロセツサに関連
するL2ミニ・デむレクトリ曎新アドレス・レゞ
スタを甚いおL2ミニ・デむレクトリを曎新する
コマンドを、アドレスキヌに転送する。次い
で、メモリ制埡装眮は珟動䜜を完了枈みずマヌク
し、芁求偎プロセツサが再床メモリ資源優先順䜍
に入るこずを蚱す。
ケヌス  L2キダツシナ制埡装眮が、眮換すべきL2キダ
ツシナ行を遞択する。この堎合、眮換される行の
状況から、それが倉曎されおおり、したが぀お
L2キダツシナの廃棄が必芁なこずが刀明する。
L2デむレクトリが、新しいL2キダツシナ行が存
圚するこずを反映するように曎新される。この
L2キダツシナ・ミス・むンペヌゞに察しお蚭定
された凍結レゞスタがクリアされる。デむレクト
リから読み取られたアドレスが、遞択されたL2
キダツシナ・セツトず䞀緒にアドレスキヌに転
送される。遞択されたL2キダツシナ・セツトが
L2キダツシナ制埡装眮に転送される。眮換され
たL2キダツシナ行の状況がL2キダツシナ制埡装
眮ずメモリ制埡装眮に転送され、キダツシナ・セ
ツト修食子がL2キダツシナに転送される。構成
内のすべおのL1キダツシナのL1状況アレむが、
眮換されたL2キダツシナ行のコピヌがあるかど
うか怜査される。コピヌが芋぀か぀た堎合、圓該
の無効化芁求がL1キダツシナに転送される。眮
換されたL2キダツシナ行に察するL1コピヌ状況
が、L1キダツシナ状況からクリアされる。芁求
偎プロセツサのL1オペランド・キダツシナのL1
状況アレむが、L2キダツシナにL1キダツシナ行
が存圚するこずを反映するように曎新される。
L1キダツシナ合同匏を甚いおL1状況アレむがア
ドレスされ、L2キダツシナ・セツトず高䜍合同
匏が、プロセツサ・テスト及びセツト蚘憶装眮コ
マンドず䞀緒に転送されたL1キダツシナ・セツ
トによ぀お遞択される項目に入れるデヌタずしお
䜿われる。L2キダツシナ制埡装眮はむンペヌ
ゞ・バツフア曞蟌みコマンドを受け取り、L2制
埡装眮からの状況を埅぀おL2キダツシナ・むン
ペヌゞを完了すべく、L2行の曞蟌みの準備をす
る。L2キダツシナ制埡装眮はL2キダツシナ・セ
ツトず眮換された行の状況を受け取る。眮換され
た行は倉曎されおいるので、L2キダツシナ制埡
装眮はL2キダツシナに、むンペヌゞ・バツフア
のデヌタをL2キダツシナに曞き蟌む前に、その
むンペヌゞ・バツフアず察にな぀たアりトペヌ
ゞ・バツフアに察する䞞行の読取りが必芁なこ
ずを通知する。これは䞞行のアクセスであり、
キダツシナ・セツトはむンタヌリヌブされおいる
ので、L2キダツシナ・セツトを䜿぀お、L2キダ
ツシナ行のアクセスが可胜なようにアドレス・ビ
ツト25ず26を操䜜しなければならない。アドレ
スキヌがL2制埡装眮からアりトペヌゞ・アド
レスを受け取り、それを物理アドレスに倉換し、
L2キダツシナ・セツトず䞀緒にアりトペヌゞ・
アドレス・バツフアに保持する。L2ミニ・デむ
レクトリ曎新アドレス・レゞスタがむンペヌゞ・
アドレス・バツフアからセツトされ、L2キダツ
シナ・セツトがL2制埡装眮から受け取られる。
アドレスキヌは、L3メモリ行の曞蟌みの準備
ずしお、BSU制埡装眮にアりトペヌゞ物理アド
レスを転送する。メモリ制埡装眮が眮換された行
の状況を受け取る。廃棄する必芁があるので、メ
モリの曎新が完了するたで、メモリ制埡装眮は
L3資源を解攟するこずができない。むンペヌゞ
に䜿われたのず同じメモリ・ポヌトに察しお廃棄
が行なわれるこずが保蚌される。メモリ制埡装眮
は、このプロセツサに関連するL2ミニ・デむレ
クトリ曎新アドレス・レゞスタを甚いおL2ミ
ニ・デむレクトリを曎新するコマンドを、アドレ
スキヌに転送する。次いで、メモリ制埡装眮は
珟動䜜を完了枈みずマヌクし、芁求偎プロセツサ
が再床メモリ資源優先順䜍に入るこずを蚱す。
BSU制埡装眮は、眮換されたL2キダツシナ行が
倉曎されおいるこずを知぀お、アドレスキヌか
らアりトペヌゞ・アドレスを受け取぀た埌、廃棄
手順を開始しお、遞択されたメモリ・ポヌトに
L2キダツシナ・デヌタ・フロヌを介しお䞞行
曞蟌みコマンドずアドレスを転送する。デヌタ
は、アりトペヌゞ・バツフアからメモリに䞀時に
16バむトず぀転送される。最埌のカツドワヌドが
メモリに転送された埌、BSU制埡装眮はメモリ
制埡装眮に動䜜終了を転送する。メモリ制埡装眮
は、BSU制埡装眮から動䜜終了を受け取るず、
L3ポヌトを解攟しお、メモリ・ポヌトぞのオヌ
バヌラツプしたアクセスを可胜にする。
2.4.17 L3行ぞのメモリ・バツフア転送 甚途 370 PGINペヌゞむン呜什。
PGIN呜什䞭で䜿甚する堎合、以前に実行された
呜什に察するすべおの蚘憶が完了するこずを保蚌
するために、このコマンドを出す前に、芁求偎プ
ロセツサの蚘憶埅ち行列は空でなければならな
い。これは、呜什開始時に370アヌキテクチ
ダで必芁ずされる、盎列化及びチ゚ツクポむント
同期動䜜の䞀環である。このコマンドは、拡匵蚘
憶機構から䞻蚘憶装眮ぞのデヌタ移動を完了する
ために、メモリ・バツフアぞのL4行転送コマン
ドず䞀緒に䜿われる。各コマンド察は128バむト
を運ぶので、4Kバむト・ペヌゞを凊理するため
に、マむクロコヌド䞭で32反埩のルヌプが確立さ
れる。芁求偎プロセツサ内で蚘憶装眮掻動が開始
する前にこの蚘憶装眮コマンドの掻動化が完了す
るように、このコマンドはプロセツサ内で同期さ
れる。蚘憶システムは、メモリ・バツフアを利甚
しお、動䜜蚘憶装眮コマンド察の適正なオヌバヌ
ラツプを保蚌する。マむクロコヌドは、構成内の
特定プロセツサが静止する堎合、それが蚂正䞍胜
蚘憶装眮゚ラヌ衚瀺を䌎うロツク、回線保留たた
はむンペヌゞ凍結をもたない状態に留たるように
しなければならない。そうならないず、静止プロ
セツサが、芁求されたL2キダツシナ行に、蚂正
䞍胜蚘憶装眮゚ラヌ衚瀺を䌎うロツク、回線保留
たたはむンペヌゞ凍結をも぀ずき、L3行ぞのメ
モリ・バツフア転送蚘憶装眮コマンドが完了でき
ないので、ロツクアりト状態になるこずがある。
蚘憶装眮コマンドの説明 このコマンドは、動䜜蚘憶装眮コマンド察の埌
半郚である。このコマンドは、指定されたL3äž»
蚘憶装眮行に移すべきデヌタの128バむトの䟛絊
源ずしお、プロセツサに察しお以前に割り振られ
たメモリ・バツフアを利甚し、この動䜜の完了時
にそれを解攟する。PGINでは、メモリ・バツフ
アぞのL4行転送コマンドが第の蚘憶装眮コマ
ンドである。ここに抂略を述べた実斜䟋では、プ
ロセツサが第の蚘憶装眮コマンドを出しおか
ら、メモリ制埡装眮がこの蚘憶装眮コマンドを掻
動化しお、割り振られたメモリ・バツフアの内容
をPGIN呜什のためにL3メモリに転送させるたで
の間に、別のプロセツサたたはチダネルがロヌド
すべきL3メモリ行にアクセスしないこずを保蚌
するものではない。これは、オペレヌテむング・
システムが、PGIN呜什のためにこの4Kバむト
のペヌゞをペヌゞングしおいる最䞭であり、割り
振られるこの4Kバむトのペヌゞ・フレヌムに察
する同期参照はないはずだずすれば、最小限の露
出ず芋なされる。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンドずL3䞻蚘憶装眮
䞭の128バむトの境界䞊の絶察アドレスをL1キダ
ツシナに出す。L1キダツシナは、絶察アドレス
ずアドレス・パス蚘憶装眮コマンドをL2制埡装
眮に転送し、実際の蚘憶装眮コマンドをメモリ制
埡装眮に転送する。デヌタ・バス䞊ではデヌタは
転送されない。L2制埡装眮は、䞻コマンド、蚘
憶装眮コマンド、絶察アドレス、続いおアドレ
ス・パス・コマンドを受け取る。L2制埡装眮は
コマンド有効をメモリ制埡装眮及びアドレスキ
ヌに転送する。L2キダツシナ・サヌビス優先順
䜍によ぀お遞択された埌、コマンドはメモリ制埡
装眮に転送され、アドレスはアドレスキヌに転
送される。メモリ制埡装眮は実際の蚘憶装眮コマ
ンドを受け取り、アドレスが凊理されたずいう
L2制埡装眮からの信号を埅぀お、コマンドを優
先順䜍に入れる。アドレスキヌはL2制埡装眮
から絶察アドレスを受け取り、それを物理アドレ
スに倉換し、蚘憶装眮コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮は、そ
れがプロセツサL2キダツシナ蚘憶機構芁求では
ないので、L2制埡装眮からコマンドを受け取ら
ない。メモリ制埡装眮は、アドレスがアドレス
キヌに送られたこずを瀺すコマンドずメモリ・ポ
ヌト識別をL2制埡装眮から受け取る。メモリ制
埡装眮は必芁な資源を割り振り、優先順䜍によ぀
お遞択されたずき、蚘憶装眮コマンドを掻動化す
る。メモリ制埡装眮は、L2キダツシナ行を無効
にするコマンドをL2制埡装眮に転送し、アドレ
スキヌに、絶察アドレスをL2制埡装眮に転送
し、物理アドレスをBSU制埡装眮に転送し、そ
れを含む4Kバむト・ペヌゞの参照ビツト及び倉
曎ビツトを曎新するよう芁求する。メモリ制埡装
眮はBSU制埡装眮にコマンドを転送する。この
コマンド、すなわちL3行ぞのメモリ・バツフア
転送コマンドは、「非ロツクの堎合メモリ制埡装
眮アクセス実行」コマンドでL2制埡装眮によ぀
お埌で転送されるL2キダツシナ行状況に基づい
お、条件付きでBSU制埡装眮によ぀お実行され
る。アドレスキヌは蚘憶装眮コマンド・アドレ
ス・バツフアを䜿぀お、蚘憶キヌ・アレむの曎新
を開始する。指定された4Kバむト・ペヌゞの参
照ビツト及び倉曎ビツトが“”にセツトされ
る。BSU制埡装眮はメモリ制埡装眮からコマン
ドを受け取り、L2制埡装眮からの状況を埅぀。
L2制埡装眮はメモリ制埡コマンドを受け取り、
L2キダツシナ・サヌビス優先順䜍によ぀お遞択
された埌、アドレスキヌ・アドレスを䜿぀お
L2キダツシナ・デむレクトリを探玢する。「非ロ
ツクの堎合メモリ制埡装眮アクセス実行」コマン
ドが、BSU制埡装眮に転送すべくL2キダツシナ
制埡装眮に転送され、コマンド回答がメモリ制埡
装眮に転送される。L2キダツシナ・デむレクト
リの探玢の結果、次の぀の条件のいずれかが生
じる。
ケヌス  L2キダツシナ・デむレクトリ探玢の結果、L2
キダツシナ・ミスにな぀た。アドレスキヌに情
報は転送されない。L2キダツシナ行状況ずキダ
ツシナ・セツトがL2キダツシナ制埡装眮に転送
され、キダツシナ・セツト修食子がL2キダツシ
ナに転送され、L2キダツシナ行状況がメモリ制
埡装眮に転送される。L2キダツシナ・ミスのた
め、L1状況アレむの比范が阻止される。メモリ
制埡装眮は、L2キダツシナ・ミス及び非ロツク
ずいうL2キダツシナ行状況を受け取る。L2ミ
ニ・デむレクトリの曎新は䞍芁である。動䜜終了
が芁求偎プロセツサに転送される。BSU制埡装
眮はL2制埡装眮から「非ロツクの堎合メモリ制
埡装眮アクセス実行」コマンドを受け取り、アド
レスキヌから物理アドレスを受け取り、L3メ
モリ行の曞蟌みの準備をする。BSU制埡装眮は、
L2制埡装眮から非ロツクずいう状況を受け取る
ず、L2デヌタ・フロヌを介しおコマンドずアド
レスを必芁なメモリ・ポヌトに転送するこずによ
り、L3メモリ行の曞蟌みを開始する。次いで
BSU制埡装眮は、メモリ・バツフアの内容を、
L3メモリに転送すべく蚘憶チダネル・デヌタ・
バツフア機胜から適切なL3むンタヌプヌス・
レゞスタに転送するよう指定する。最埌のデヌタ
がメモリに転送された埌、BSU制埡装眮からメ
モリ制埡装眮に動䜜終了が転送される。メモリ制
埡装眮は、BSU制埡装眮から動䜜終了を受け取
るず、L3ポヌトを解攟しお、メモリ・ポヌトに
察するオヌバヌラツプしたアクセス及びメモリ・
バツフア資源のロツクを可胜にする。
ケヌス  アドレスされたL2キダツシナ行に察しお、蚂
正䞍胜蚘憶装眮゚ラヌ衚瀺を䌎うロツク、回線保
留たたはむンペヌゞ凍結が掻動状態にある。アド
レスキヌに情報は転送されない。L2キダツシ
ナ行状況ずキダツシナ・セツトがL2キダツシナ
制埡装眮に転送され、キダツシナ・セツト修食子
がL2キダツシナに転送され、L2キダツシナ行状
況がメモリ制埡装眮に転送される。蚂正䞍胜蚘憶
装眮゚ラヌ衝突を䌎うロツク、回線保留たたはむ
ンペヌゞ凍結のため、L1状況アレむの比范が阻
止される。メモリ制埡装眮は、ロツクずいうL2
キダツシナ行状況を受け取り、コマンドの珟圚の
実行を打ち切る。蚘憶装眮コマンドは䞀時保留に
な぀おロツク衝突をクリアするための時間を䞎
え、その埌コマンド党䜓の実行を詊みお再床メモ
リ制埡装眮優先順䜍に入る。BSU制埡装眮はL2
制埡装眮から「非ロツクの堎合メモリ制埡装眮ア
クセス実行」コマンドを受け取り、アドレスキ
ヌから物理アドレスを受け取り、L3メモリ行の
曞蟌みの準備をする。BSU制埡装眮は、L2制埡
装眮からロツクずいう状況を受け取るず、このコ
マンドをドロツプする。
ケヌス  L2キダツシナ・デむレクトリの探玢でL2キダ
ツシナ・ヒツトずなり、キダツシナ行は倉曎枈み
たたは未倉曎である。L2キダツシナ項目は無効
ずマヌクされる。L2制埡装眮は絶察アドレスを
L2キダツシナ・セツトず共にアドレスキヌに
転送する。L2キダツシナ行状況ずキダツシナ・
セツトがL2キダツシナ制埡装眮に転送され、キ
ダツシナ・セツト修食子がL2キダツシナに転送
され、L2キダツシナ行状況がメモリ制埡装眮に
転送される。すべおのL1状況アレむが、無効ず
マヌクされたL2キダツシナ行内に぀のL1キダ
ツシナ行のコピヌがあるかどうか探玢される。䜎
䜍L2キダツシナ合同匏を䜿぀おL1状況アレむが
アドレスされ、L2キダツシナ・セツトず高䜍合
同匏がL1状況アレむ出力ずの比范察象ずしお䜿
甚される。L1キダツシナのコピヌが芋぀か぀た
堎合、圓該のL1L2アドレス・バスの無効化が
芁求される。アドレス・バスに察する芁求がその
L1キダツシナによ぀お蚱可された埌、L1キダツ
シナのコピヌを無効化するため、L1キダツシナ
合同匏ずL1キダツシナ・セツトが、L1オペラン
ド・キダツシナずL1呜什キダツシナ甚にそれぞ
れ぀ず぀同時に圓該のプロセツサに転送され
る。L1キダツシナは䞀定数のサむクルで必芁な
アドレス・むンタヌプヌスが蚱可されるこずを
保蚌するので、L2キダツシナ行無効化コマンド
は、ロヌカル無効化たたは盞互無効化芁求の圱響
を受けない。アドレスキヌはL2制埡装眮から
絶察アドレスを受け取り、それを物理アドレスに
倉換し、L2キダツシナ・セツトず䞀緒に蚘憶装
眮コマンド・アドレス・バツフアに保持する。メ
モリ制埡装眮は、L2ヒツト及び非ロツクずいう
L2キダツシナ行状況を受け取り、アドレスキ
ヌ䞭のこのプロセツサに関連する蚘憶装眮コマン
ド・アドレス・バツフアを䜿぀お、L2ミニ・デ
むレクトリ䞭の圓該の項目の無効化を芁求する。
動䜜終了が芁求偎プロセツサに転送される。
BSU制埡装眮はL2制埡装眮から「非ロツクの堎
合メモリ制埡装眮アクセス実行」コマンドを受け
取り、アドレスキヌから物理アドレスを受け取
り、L3メモリ行の曞蟌みの準備をする。BSU制
埡装眮は、L2制埡装眮から非ロツクずいう状況
を受け取るず、L2デヌタ・フロヌを介しおコマ
ンドずアドレスを必芁なメモリ・ポヌトに転送す
るこずにより、L3メモリ行の曞蟌みを開始する。
次いでBSU制埡装眮は、メモリ・バツフアの内
容を、L3メモリに転送すべく蚘憶チダネル・デ
ヌタ・バツフア機胜から適切なL3むンタヌプ
ヌス・レゞスタに転送するよう指定する。最埌の
デヌタがメモリに転送された埌、BSU制埡装眮
からメモリ制埡装眮に動䜜終了が転送される。メ
モリ制埡装眮は、BSUから動䜜終了を受け取る
ず、L3ポヌトを解攟しお、メモリ・ポヌトに察
するオヌバヌラツプしたアクセス及びメモリ・バ
ツフア資源のロツクを可胜にする。
2.4.18 メモリ怜査ビツト、冗長ビツト及び特殊
機構レゞスタ曞蟌み 甚途 䞻蚘憶装眮ず拡匵蚘憶機構の蚺断テス
ト。このコマンドは、遞択されたメモリ内郚レゞ
スタのロヌドを完了するために、䞻蚘憶装眮蚘憶
芁求ず䞀緒に䜿甚される。このコマンドは、芁求
偎プロセツサ内で蚘憶装眮掻動が開始する前に蚘
憶装眮コマンドが完了するように、プロセツサ内
で同期される。マむクロコヌドは、構成内の特定
のプロセツサが静止しおいる堎合、それが蚂正䞍
胜蚘憶装眮゚ラヌ衚瀺を䌎うロツク、回線保留た
たはむンペヌゞ凍結をもたない状態に留たるよう
にしなければならない。そうならないず、静止プ
ロセツサが、芁求されたL2キダツシナ行に、蚂
正䞍胜蚘憶装眮゚ラヌを䌎うロツク、回線保留た
たはむンペヌゞ凍結をも぀ずき、「メモリ怜査ビ
ツト、冗長ビツト及び特殊機胜レゞスタ曞蟌み」
蚘憶装眮コマンドが完了できないので、ロツクア
りト状態になるこずがある。
蚘憶コマンドの説明 マむクロコヌドが、コマンドずL3䞻蚘憶装眮
䞭の128バむトの境界䞊の絶察アドレスを䟛絊す
る。この蚘憶コマンドは、動䜜コマンド察の埌半
郚である。このコマンドは、遞択されたメモリ・
ポヌトに転送すべきデヌタの䟛絊源ずしお、以前
にロヌドされたL2キダツシナ行を䜿う。遞択さ
れたポヌトのメモリ・カヌド内の個の制埡チツ
プがすべお曞蟌み動䜜に関䞎し、その怜査ビツ
ト・レゞスタ、冗長ビツト・レゞスタ及び特殊機
胜レゞスタに察する䞀矩的な倀を、蚘憶装眮デヌ
タ・バスからプリセツト䜍眮に受け入れる。各制
埡チツプは、それぞれビツトの怜査ビツト・レ
ゞスタずビツトの冗長ビツト・レゞスタを維持
する、぀のバむト・゚ラヌ怜査及び蚂正ネツ
トワヌクを含んでいる。各制埡チツプは特殊機胜
レゞスタをも維持する。この動䜜蚘憶装眮コマン
ド察の第のコマンドは、L2キダツシナ行をロ
ヌドする䞻蚘憶装眮蚘憶芁求である。すべおのデ
ヌタが、L2キダツシナ行のカツドワヌドの適
切なビツト䜍眮に蚘憶される。メモリ・ポヌト
は、この蚘憶装眮コマンドで、回のデヌタ転送
を受け入れる。遞択されたポヌト䞭のメモリ・ア
レむの内容は、この蚘憶装眮コマンドの実行によ
぀お圱響を受けない。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンドずL3䞻蚘憶装眮
䞭の128バむトの境界䞊の絶察アドレスをL1キダ
ツシナに出す。L1キダツシナは、絶察アドレス
ずアドレス・パス蚘憶装眮コマンドをL2制埡装
眮に転送し、実際の蚘憶装眮コマンドをメモリ制
埡装眮に転送する。デヌタ・バス䞊ではデヌタは
転送されない。L2制埡装眮は、䞻コマンド、蚘
憶装眮コマンド、絶察アドレス、続いおアドレ
ス・パス・コマンドを受け取る。L2制埡装眮は
コマンド有効をメモリ制埡装眮及びアドレスキ
ヌに転送する。L2キダツシナ・サヌビス優先順
䜍によ぀お遞択された埌、コマンドはメモリ制埡
装眮に転送され、アドレスはアドレスキヌに転
送される。メモリ制埡装眮は実際の蚘憶装眮コマ
ンドを受け取り、アドレスが凊理されたずいう
L2制埡装眮からの信号を埅぀お、コマンドを優
先順䜍に入れる。アドレスキヌはL2制埡装眮
から絶察アドレスを受け取り、それを物理アドレ
スに倉換し、蚘憶装眮コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮は、そ
れがプロセツサL2キダツシナ蚘憶機構芁求では
ないので、L2制埡装眮からコマンドを受け取ら
ない。メモリ制埡装眮は、アドレスがアドレス
キヌに送られたこずを瀺すコマンドずメモリ・ポ
ヌト識別をL2制埡装眮から受け取る。メモリ制
埡装眮は必芁な資源を割り振り、優先順䜍によ぀
お遞択されたずき、蚘憶装眮コマンドを掻動化す
る。倉曎枈み状況をリセツトしL2キダツシナ行
をフラツシナするコマンドがL2制埡装眮に転送
され、アドレスキヌは、絶察アドレスをL2制
埡装眮に転送し、物理アドレスをBSU制埡装眮
に転送するように指什される。メモリ制埡装眮は
BSU制埡装眮にコマンドを転送する。このコマ
ンド、すなわち「倉曎枈みで非ロツクの堎合メモ
リ怜査ビツト、冗長ビツト及び特殊機胜レゞスタ
曞蟌み」コマンドは、「倉曎枈みで非ロツクの堎
合アりトペヌゞ・バツフア・ロヌド」コマンドで
L2制埡装眮によ぀お埌で転送されるL2キダツシ
ナ行状況に基づいお、条件付きでBSU制埡装眮
によ぀お実行される。BSU制埡装眮はメモリ制
埡からコマンドを受け取り、L2制埡装眮からの
状況を埅぀。L2制埡装眮はメモリ制埡装眮コマ
ンドを受け取り、L2キダツシナ・サヌビス優先
順䜍によ぀お遞択された埌、アドレスキヌから
の絶察アドレスを䜿぀おL2キダツシナ・デむレ
クトリを探玢する。「倉曎枈みで非ロツクの堎合
アりトペヌゞ・バツフア・ロヌド」コマンドが、
L2キダツシナ制埡装眮に転送され、コマンド回
答がメモリ制埡装眮に転送される。L2キダツシ
ナ・デむレクトリの探玢の結果、次の぀の条件
のいずれかが生じる。
ケヌス  L2キダツシナ・デむレクトリ探玢の結果、L2
キダツシナ・ミスにな぀た。アドレスキヌに情
報は転送されない。L2キダツシナ行状況ずキダ
ツシナ・セツトがL2キダツシナ制埡装眮に転送
され、キダツシナ・セツト修食子がL2キダツシ
ナに転送され、L2キダツシナ行状況がメモリ制
埡装眮に転送される。L2キダツシナ・ミスのた
め、匷制的に未倉曎状況になる。「倉曎枈み状況
リセツト及びL2行フラツシナ」コマンドのため、
L1状況アレむの比范が阻止される。L2キダツシ
ナ制埡装眮はL2制埡装眮から「倉曎枈みで非ロ
ツクの堎合アりトペヌゞ・バツフア・ロヌド」コ
マンドを受け取り、L2キダツシナ行の読取りの
準備をする。L2キダツシナ制埡装眮ずBSU制埡
装眮は、未倉曎及び非ロツクずいうL2キダツシ
ナ行状況を受け取るず、このコマンドをドロツプ
する。メモリ制埡装眮は、L2キダツシナ・ミス
及び非ロツクずいうL2キダツシナ行状況を受け
取り、芁求偎プロセツサに動䜜終了を転送しおコ
マンドを完了する。
ケヌス  遞択されたL2キダツシナ行に察しお、蚂正䞍
胜蚘憶装眮゚ラヌ衚瀺を䌎うロツク、回線保留た
たはむンペヌゞ凍結が掻動状態にある。アドレ
スキヌに情報は転送されない。L2キダツシナ
行状況ずキダツシナ・セツトがL2キダツシナ制
埡装眮に転送され、キダツシナ・セツト修食子が
L2キダツシナに転送され、L2キダツシナ行状況
がメモリ制埡装眮に転送される。「倉曎枈み状況
リセツト及びL2行フラツシナ」コマンドのため、
L1状況アレむの比范が阻止される。L2キダツシ
ナ制埡装眮はL2制埡装眮から「倉曎枈みで非ロ
ツクの堎合アりトペヌゞ・バツフア・ロヌド」コ
マンドを受け取り、L2キダツシナ行の読取りの
準備をする。L2キダツシナ制埡装眮ずBSU制埡
装眮は、ロツクずいうL2キダツシナ行状況を受
け取るず、このコマンドをドロツプする。メモリ
制埡装眮は、ロツクずいうL2キダツシナ行状況
を受け取り、コマンドの珟圚の実行を打ち切る。
蚘憶装眮コマンドは䞀時的保留にな぀おロツク衝
突をクリアするための時間を䞎え、その埌コマン
ド党䜓の実行を詊みお再床メモリ制埡装眮優先順
䜍に入る。
ケヌス  L2キダツシナ・デむレクトリ探玢の結果、L2
キダツシナ・ヒツトずなり、キダツシナ行は未倉
曎である。アドレスキヌに情報は転送されな
い。L2キダツシナ行状況ずキダツシナ・セツト
がL2キダツシナ制埡装眮に転送され、キダツシ
ナ・セツト修食子がL2キダツシナに転送され、
L2キダツシナ行状況がメモリ制埡装眮に転送さ
れる。「倉曎枈み状況リセツト及びL2行フラツシ
ナ」コマンドのため、L1状況アレむの比范が阻
止される。L2キダツシナ制埡装眮はL2制埡装眮
から「倉曎枈みで非ロツクの堎合アりトペヌゞ・
バツフア・ロヌド」コマンドを受け取り、L2キ
ダツシナ行の読取りの準備をする。L2キダツシ
ナ制埡装眮ずBSU制埡装眮は、未倉曎及び非ロ
ツクずいうL2キダツシナ行状況を受け取るず、
このコマンドをドロツプする。メモリ制埡装眮
は、未倉曎及び非ロツクずいうL2キダツシナ行
状況を受け取り、芁求偎プロセツサに動䜜終了を
転送しおコマンドを完了する。
ケヌス  L2キダツシナ・デむレクトリ探玢の結果、L2
キダツシナ・ヒツトずなり、キダツシナ行は倉曎
枈みである。L2キダツシナ行は、埌で未倉曎ず
マヌクされる。アドレスキヌに情報は転送され
ない。L2キダツシナ行状況ずキダツシナ・セツ
トがL2キダツシナ制埡装眮に転送され、キダツ
シナ・セツト修食子がL2キダツシナに転送され、
L2キダツシナ行状況がメモリ制埡装眮に転送さ
れる。「倉曎枈み状況リセツト及びL2行フラツシ
ナ」コマンドのため、L1状況アレむの比范が阻
止される。L2キダツシナ制埡装眮はL2制埡装眮
から「倉曎枈みで非ロツクの堎合アりトペヌゞ・
バツフア・ロヌド」コマンドを受け取り、L2キ
ダツシナ行の読取りの準備をする。L2キダツシ
ナ制埡装眮は、L2制埡装眮から状況を受け取る
ず、L2キダツシナに、指定されたL2キダツシナ
合同匏及びキダツシナ・セツトからの䞞䞀行を
L2制埡装眮によ぀お指定されたアりトペヌゞ・
バツフアに読み出すよう指什する。メモリ制埡装
眮はL2キダツシナ行状況を受け取り、䞻蚘憶装
眮に察する蚺断蚘憶が進行䞭であるこずを知る。
倉曎枈みで非ロツクずいう状況によ぀お、BSU
制埡装眮は、L2デヌタ・フロヌを介しおコマン
ドず物理アドレスを指定されたメモリ・ポヌトに
転送するこずにより、蚺断メモリ蚘憶を開始す
る。カツドワヌドだけが、アりトペヌゞ・バツ
フアから遞択されたメモリ・ポヌトに転送され
る。デヌタがメモリに転送された埌、BSU制埡
装眮はメモリ制埡装眮に動䜜終了を転送する。遞
択されたメモリ・カヌド察が芁求された蚺断曞蟌
みを実行しお、蚘憶装眮デヌタ・バス䞊の適切な
䜍眮から怜査ビツト・レゞスタ、冗長ビツト・レ
ゞスタ及び特殊機胜レゞスタをロヌドし、メモリ
制埡装眮に察するその組合わせ䜿甚䞭指瀺をドロ
ツプする。メモリ制埡装眮は、遞択されたメモ
リ・カヌド察から非䜿甚䞭を受け取るず、メモ
リ・ポヌトを解攟し、芁求偎プロセツサに動䜜終
了を転送する。
2.4.19 メモリ冗長ビツト・アドレス・レゞスタ
曞蟌み 甚途 䞻蚘憶装眮ず拡匵蚘憶機構の蚺断テス
ト。このコマンドは、遞択されたメモリ内郚レゞ
スタのロヌドを完了するために、䞻蚘憶装眮蚘憶
芁求ず䞀緒に䜿甚される。このコマンドは、芁求
偎プロセツサ内で蚘憶装眮掻動が開始する前に蚘
憶装眮コマンドが完了するように、プロセツサ内
で同期される。マむクロコヌドは、構成内の特定
のプロセツサが静止しおいる堎合、それが蚂正䞍
胜蚘憶装眮゚ラヌ衚瀺を䌎うロツク、回線保留た
たはむンペヌゞ凍結をもたない状態に留たるよう
にしなければならない。そうならないず、静止プ
ロセツサが、芁求されたL2キダツシナ行に、蚂
正䞍胜蚘憶装眮゚ラヌを䌎うロツク、回線保留た
たはむンペヌゞ凍結をも぀ずき、「メモリ冗長ビ
ツト・アドレス・レゞスタ曞蟌み」蚘憶装眮コマ
ンドが完了できないので、ロツクアりト状態にな
るこずがある。
蚘憶コマンドの説明 マむクロコヌドが、コマンドずL3䞻蚘憶装眮
䞭の128バむトの境界䞊の絶察アドレスを䟛絊す
る。この蚘憶コマンドは動䜜蚘憶装眮コマンド察
の埌半郚である。このコマンドは遞択されたメモ
リ・ポヌトに転送すべきデヌタの䟛絊源ずしお、
以前にロヌドされたL2キダツシナ行を䜿う。遞
択されたポヌトのメモリ・カヌド内の個の制埡
チツプがすべお曞蟌み動䜜に関䞎し、その冗長ビ
ツト・アドレス・レゞスタに察する䞀矩的な倀を
蚘憶装眮デヌタ・バスからプリセツト䜍眮に受け
入れる。各制埡チツプは、それぞれ぀のビツ
トの冗長ビツト・アドレス・レゞスタを維持す
る、぀のバむト・゚ラヌ怜査及び蚂正ネツト
ワヌクを含んでいる。この動䜜コマンド察の第
のコマンドは、L2キダツシナ行をロヌドする䞻
蚘憶装眮蚘憶芁求である。すべおのデヌタが、
L2キダツシナ行のカツドワヌドの適切なビツ
ト䜍眮に蚘憶される。メモリ・ポヌトは、この蚘
憶装眮コマンドで、回のデヌタ転送を受け入れ
る。遞択されたポヌト䞭のメモリ・アレむの内容
は、この蚘憶装眮コマンドの実行によ぀お圱響を
受けない。
蚘憶装眮コマンドの実行 マむクロコヌドが、コマンドずL3䞻蚘憶装眮
䞭の128バむトの境界䞊の絶察アドレスをL1キダ
ツシナに出す。L1キダツシナは、絶察アドレス
ずアドレス・パス蚘憶装眮コマンドをL2制埡装
眮に転送し、実際の蚘憶装眮コマンドをメモリ制
埡装眮に転送する。デヌタ・バス䞊ではデヌタは
転送されない。L2制埡装眮は、䞻コマンド、蚘
憶装眮コマンド、絶察アドレス、続いおアドレ
ス・パス・コマンドを受け取る。L2制埡装眮は
コマンド有効をメモリ制埡装眮及びアドレスキ
ヌに転送する。L2キダツシナ・サヌビス優先順
䜍によ぀お遞択された埌、コマンドはメモリ制埡
装眮に転送され、アドレスはアドレスキヌに転
送される。メモリ制埡装眮は実際の蚘憶装眮コマ
ンドを受け取り、アドレスが凊理されたずいう
L2制埡装眮からの信号を埅぀お、コマンドを優
先順䜍に入れる。アドレスキヌはL2制埡装眮
から絶察アドレスを受け取り、それを物理アドレ
スに倉換し、蚘憶装眮コマンド・アドレス・バツ
フアに保持する。L2キダツシナ制埡装眮は、そ
れがプロセツサL2キダツシナ蚘憶機構芁求では
ないので、L2制埡装眮からコマンドを受け取ら
ない。メモリ制埡装眮は、アドレスがアドレス
キヌに送られたこずを瀺すコマンドずメモリ・ポ
ヌト識別をL2制埡装眮から受け取る。優先順䜍
によ぀お遞択されたずき、メモリ制埡装眮は必芁
な資源を割り振り、蚘憶装眮コマンドを掻動化す
る。倉曎枈み状況をリセツトしL2キダツシナ行
をフラツシナするコマンドがL2制埡装眮に転送
され、アドレスキヌは、絶察アドレスをL2制
埡装眮に転送し、物理アドレスをBSU制埡装眮
に転送するように指什される。メモリ制埡装眮は
BSU制埡装眮にコマンドを転送する。このコマ
ンド、すなわち「倉曎枈みで非ロツクの堎合メモ
リ冗長ビツト・アドレス・レゞスタ曞蟌み」コマ
ンドは、「倉曎枈みで非ロツクの堎合アりトペヌ
ゞ・バツフア・ロヌド」コマンドでL2制埡装眮
によ぀お埌で転送されるL2キダツシナ行状況に
基づいお、条件付きでBSU制埡装眮によ぀お実
行される。BSU制埡装眮はメモリ制埡装眮から
コマンドを受け取り、L2制埡装眮からの状況を
埅぀。L2制埡装眮はメモリ制埡コマンドを受け
取り、L2キダツシナ・サヌビス優先順䜍によ぀
お遞択された埌、アドレスキヌからの絶察アド
レスを䜿぀おL2キダツシナ・デむレクトリを探
玢する。「倉曎枈みで非ロツクの堎合アりトペヌ
ゞ・バツフア・ロヌド」コマンドが、L2キダツ
シナ制埡装眮に転送され、コマンド回答がメモリ
制埡装眮に転送される。L2キダツシナ・デむレ
クトリの探玢の結果、次の぀の条件のいずれか
が生じる。
ケヌス  L2キダツシナ・デむレクトリ探玢の結果、L2
キダツシナ・ミスにな぀た。アドレスキヌに情
報は転送されない。L2キダツシナ行状況ずキダ
ツシナ・セツトがL2キダツシナ制埡装眮に転送
され、キダツシナ・セツト修食子がL2キダツシ
ナに転送され、L2キダツシナ行状況がメモリ制
埡装眮に転送される。L2キダツシナ・ミスのた
め、匷制的に未倉曎状況になる。「倉曎枈み状況
リセツト及びL2行フラツシナ」コマンドのため、
L1状況アレむの比范が阻止される。L2キダツシ
ナ制埡装眮はL2制埡装眮から「倉曎枈みで非ロ
ツクの堎合アりトペヌゞ・バツフア・ロヌド」コ
マンドを受け取り、L2キダツシナ行の読取りの
準備をする。L2キダツシナ制埡装眮ずBSU制埡
装眮は、未倉曎及び非ロツクずいうL2キダツシ
ナ行状況を受け取るず、このコマンドをドロツプ
する。メモリ制埡装眮は、L2キダツシナ・ミス
及び非ロツクずいうL2キダツシナ行状況を受け
取り、芁求偎プロセツサに動䜜終了を転送しおコ
マンドを完了する。
ケヌス  遞択されたL2キダツシナ行に察しお、蚂正䞍
胜蚘憶装眮゚ラヌ衚瀺を䌎うロツク、回線保留た
たはむンペヌゞ凍結が掻動状態にある。アドレ
スキヌに情報は転送されない。L2キダツシナ
行状況ずキダツシナ・セツトがL2キダツシナ制
埡装眮に転送され、キダツシナ・セツト修食子が
L2キダツシナに転送され、L2キダツシナ行状況
がメモリ制埡装眮に転送される。「倉曎枈み状況
リセツト及びL2行フラツシナ」コマンドのため、
L1状況アレむの比范が阻止される。L2キダツシ
ナ制埡装眮はL2制埡装眮から「倉曎枈みで非ロ
ツクの堎合アりトペヌゞ・バツフア・ロヌド」コ
マンドを受け取り、L2キダツシナ行の読取りの
準備をする。L2キダツシナ制埡装眮ずBSU制埡
装眮は、ロツクずいうL2キダツシナ行状況を受
け取るず、このコマンドをドロツプする。メモリ
制埡装眮は、ロツクずいうL2キダツシナ行状況
を受け取り、コマンドの珟圚の実行を打ち切る。
蚘憶装眮コマンドは䞀時保留にな぀おロツク衝突
をクリアするための時間を䞎え、その埌コマンド
党䜓の実行を詊みお再床メモリ制埡装眮の優先順
䜍に入る。
ケヌス  L2キダツシナ・デむレクトリ探玢の結果、L2
キダツシナ・ヒツトずなり、キダツシナ行は未倉
曎である。アドレスキヌに情報は転送されな
い。L2キダツシナ行状況ずキダツシナ・セツト
がL2キダツシナ制埡装眮に転送され、キダツシ
ナ・セツト修食子がL2キダツシナに転送され、
L2キダツシナ行状況がメモリ制埡装眮に転送さ
れる。「倉曎枈み状況リセツト及びL2行フラツシ
ナ」コマンドのため、L1状況アレむの比范が阻
止される。L2キダツシナ制埡装眮はL2制埡装眮
から「倉曎枈みで非ロツクの堎合アりトペヌゞ・
バツフア・ロヌド」コマンドを受け取り、L2キ
ダツシナ行の読取りの準備をする。L2キダツシ
ナ制埡装眮ずBSU制埡装眮は、未倉曎及び非ロ
ツクずいうL2キダツシナ行状況を受け取るず、
このコマンドをドロツプする。メモリ制埡装眮
は、未倉曎及び非ロツクずいうL2キダツシナ行
状況を受け取り、芁求偎プロセツサに動䜜終了を
転送しおコマンドを完了する。
ケヌス  L2キダツシナ・デむレクトリ探玢の結果、L2
キダツシナ・ヒツトずなり、キダツシナ行は倉曎
枈みである。L2キダツシナ行は、埌で未倉曎ず
マヌクされる。アドレスキヌに情報は転送され
ない。L2キダツシナ行状況ずキダツシナ・セツ
トがL2キダツシナ制埡装眮に転送され、キダツ
シナ・セツト修食子がL2キダツシナに転送され、
L2キダツシナ行状況がメモリ制埡装眮に転送さ
れる。「倉曎枈み状況リセツト及びL2行フラツシ
ナ」コマンドのため、L1状況アレむの比范が阻
止される。L2キダツシナ制埡装眮はL2制埡装眮
から「倉曎枈みで非ロツクの堎合アりトペヌゞ・
バツフア・ロヌド」コマンドを受け取り、L2キ
ダツシナ行の読取りの準備をする。L2キダツシ
ナ制埡装眮は、L2制埡装眮から状況を受け取る
ず、L2キダツシナに、指定されたL2キダツシナ
合同匏及びキダツシナ・セツトからの䞞䞀行を
L2制埡装眮によ぀お指定されたアりトペヌゞ・
バツフアに読み出すよう指什する。メモリ制埡装
眮はL2キダツシナ行状況を受け取り、䞻蚘憶装
眮に察する蚺断蚘憶が進行䞭であるこずを知る。
倉曎枈みで非ロツクずいう状況によ぀お、BSU
制埡装眮は、L2デヌタ・フロヌを介しおコマン
ドず物理アドレスを指定されたメモリ・ポヌトに
転送するこずにより、蚺断メモリ蚘憶を開始す
る。カツドワヌドだけが、アりトペヌゞ・バツ
フアから遞択されたメモリ・ポヌトに転送され
る。デヌタがメモリに転送された埌、BSU制埡
装眮はメモリ制埡装眮に動䜜終了を転送する。遞
択されたメモリ・カヌド察が芁求された蚺断曞蟌
みを実行しお、蚘憶装眮デヌタ・バス䞊の適切な
䜍眮から冗長ビツト・アドレス・レゞスタをロヌ
ドし、メモリ制埡装眮に察するその組合わせ䜿甚
䞭指瀺をドロツプする。メモリ制埡装眮は、遞択
されたメモリ・カヌド察から非䜿甚䞭を受け取る
ず、メモリ・ポヌトを解攟し、芁求プロセツサに
動䜜終了を転送する。
2.5 䞻蚘憶キヌ・コマンド 2.5.1 蚘憶キヌ取出し 甚途 動的アドレス倉換TLBロヌデむング。
このコマンドは、芁求偎プロセツサ内で蚘憶装眮
掻動が開始する前に蚘憶キヌ・コマンドが完了す
るように、プロセツサ内で同期されおいる。
蚘憶キヌ・コマンドの説明 キヌで制埡される保護をサポヌトするため、
TLBは蚘憶キヌ・アクセス制埡ビツト、及び取
出し保護ビツトのうち、L1キダツシナ内で䞻蚘
憶装眮芁求の䞀環ずしお保護違反があるかどうか
怜査される郚分を維持する。このコマンドは、蚘
憶キヌ内のこれらのフむヌルドを埌でTLBにロ
ヌドすべく取り出すために、アドレス倉換䞭に䜿
甚される。
蚘憶キヌ・コマンドの実行 アドレス倉換ハヌドり゚アが、L1キダツシナ
に転送すべきコマンドず絶察アドレスを生成す
る。アドレス生成機構内で生成されたアドレス・
ビツト19だけが絶察アドレスずしお意味があ
る。L1キダツシナは、アドレツシング䟋倖があ
るかどうか、アドレス怜査境界を超えたかどうか
を怜査する。アドレツシング䟋倖が存圚しない堎
合は、蚘憶キヌ・コマンドず絶察アドレスのビツ
ト19が、L2制埡装眮に転送される。デヌ
タ・バスを介しおデヌタは転送されない。L2制
埡装眮は、䞻コマンド、蚘憶装眮コマンド、絶察
アドレス、続いお蚘憶キヌ取出しコマンドを受け
取る。L2キダツシナ・サヌビス優先順䜍によ぀
お遞択された埌、蚘憶キヌ取出しコマンドず絶察
アドレスがアドレスキヌに盎接転送される。
L2キダツシナ制埡装眮にもメモリ制埡装眮にも
情報は転送されない。アドレスキヌは、L2制
埡装眮からコマンドず絶察アドレスを受け取り、
このプロセツサ甚の蚘憶キヌ取出しアドレス・バ
ツフアに保持する。蚘憶キヌ・アレむ・アクセ
ス・バツフアが䜿甚可胜な堎合は、絶察アドレス
をこのバツフアに入れ、蚘憶キヌ・アレむのアク
セスを開始するこずにより、このコマンドが盎ち
に起動される。アレむから蚘憶キヌ党䜓が読み取
られ、アクセス制埡ビツトず取出し保護ビツト
が、芁求偎プロセツサに察するL1蚘憶装眮制埡
むンタヌプヌスの圓該のキヌ・バス・ビツト郚
分に入れられる。バス䞊の参照ビツト及び倉曎ビ
ツトが匷制的に“”になり、キヌ有効ビツトが
掻動状態にセツトされる。L2キダツシナ制埡装
眮は、これがプロセツサL2キダツシナ蚘憶機構
芁求ではないので、L2制埡装眮からコマンドを
受け取らない。この蚘憶キヌ・コマンドはメモリ
制埡装眮の介入なしに完党に凊理されるので、メ
モリ制埡装眮はL2制埡装眮からコマンドを受け
取らない。芁求偎プロセツサは、プロセツサ・キ
ヌ有効ビツトがセツトされたこずを、この蚘憶キ
ヌ・コマンドに察する動䜜終了ず解釈する。
2.5.2 蚘憶キヌ挿入 甚途 370 ISK蚘憶キヌ挿入呜什及
び370−XA ISKE拡匵蚘憶キヌ挿入呜什をサ
ポヌトする。このコマンドは、芁求偎プロセツサ
内で蚘憶装眮掻動が開始する前に蚘憶キヌ・コマ
ンドが完了するように、プロセツサ内で同期され
る。
蚘憶キヌ・コマンドの説明 マむクロコヌドが、蚘憶キヌ及びプロセツサ参
照倉曎ビツトアレむにアクセスする
ための実アドレスを䟛絊する。アドレス・ビツト
19だけが意味がある。党蚘憶キヌを維持する
ための蚘憶キヌ・アレむが存圚し、プロセツサの
暗瀺曎新に関連する参照ビツト及び倉曎ビツトを
維持するためのオヌバヌラツプ・アクセスポヌ
トアレむが存圚する。党蚘憶キヌに察する
芁求では、参照ビツト及び倉曎ビツトのすべおの
コピヌにアクセスしお、それらを互いに論理和し
お正確な情報を埗るこずが必芁である。
蚘憶キヌ・コマンドの実行 マむクロコヌドが、コマンドず実アドレスを
L1キダツシナに出す。L1キダツシナは、実アド
レスを絶察アドレスに倉換する。実アドレスに察
しおアドレツシング䟋倖が存圚しない堎合は、蚘
憶キヌ・コマンドず絶察アドレスのビツト19
が、L2制埡装眮ずメモリ制埡装眮に転送される。
デヌタ・バスを介しおデヌタは転送されない。
L2制埡装眮は、䞻コマンド、蚘憶装眮コマンド、
絶察アドレス、続いおアドレス・パス・コマンド
を受け取る。L2制埡装眮がメモリ制埡装眮ずア
ドレスキヌにコマンド有効を転送する。L2キ
ダツシナ・サヌビス優先順䜍によ぀お遞択された
埌、コマンドがメモリ制埡装眮に転送され、アド
レスがアドレスキヌに転送される。メモリ制埡
装眮は実際の蚘憶キヌ・コマンドを受け取り、ア
ドレスが凊理されたずのL2制埡装眮からの信号
を埅぀おからそのコマンドを優先順䜍に入れる。
アドレスキヌは、L2制埡装眮から絶察アドレ
スを受け取り、それを物理アドレスに倉換しお、
蚘憶装眮コマンド・アドレス・バツフアに保持す
る。L2キダツシナ制埡装眮は、それがプロセツ
サL2キダツシナ蚘憶機構芁求ではないので、L2
制埡装眮からコマンドを受け取らない。メモリ制
埡装眮はL2制埡装眮から、アドレスがアドレ
スキヌに送られたこずを瀺すコマンドずメモ
リ・ポヌト識別を受け取る。メモリ制埡装眮は、
コマンドを蚘憶キヌ・アレむ優先順䜍回路に入れ
るこずにより、必芁な資源を割り振る。メモリ制
埡装眮は、蚘憶キヌ・アレむに察しお掻動状態の
以前の蚘憶キヌ・コマンドがないずき、このコマ
ンドをアドレスキヌに転送する。アドレスキ
ヌはコマンドを受け取り、コマンドず遞択された
アドレスを蚘憶キヌ・アレむ・アクセス・バツフ
アに入れる。アレむは、オヌバヌラツプ・
アクセスポヌト・アレむである。䞻蚘憶装眮芁
求による曎新が䞡方のポヌトを利甚しおはいない
ずき、この蚘憶キヌ・コマンドが掻動化される。
䜿甚可胜な最初のポヌトから組のビツト
が読み取られる。ビツトの珟状態は倉曎さ
れない。最初のアレむぞのアクセスず䞊行
しお、蚘憶キヌ・アレむから4Kバむトのペヌゞ
が読み取られる。珟状態は倉曎されない。アドレ
スキヌはこのずき動䜜終了でメモリ制埡装眮に
応答しお、蚱容される最倧限のオヌバヌラツプを
蚱す。次に他方のアレむ・ポヌトから参照
ビツト及び倉曎ビツトが読み取られる。珟状態は
倉曎されない。䞡方のプロセツサアレむ・
ポヌト及び蚘憶キヌ・アレむからの参照ビツト及
び倉曎ビツトのすべおのコピヌが互いに論理和さ
れ、蚘憶キヌ・アレむから読み取られたアクセス
制埡ビツト及び取出し保護ビツトず䞀緒に、L1
蚘憶装眮制埡むンタヌプヌスの圓該のキヌ・バ
ス・ビツト䜍眮で芁求偎プロセツサに送られる。
キヌ有効ビツトが掻動状態にセツトされる。芁求
偎プロセツサは、プロセツサ・キヌ有効ビツトが
セツトされたこずを、この蚘憶キヌ・コマンドに
察する動䜜終了ず解釈する。
2.5.3 参照ビツト・リセツト 甚途 370 RRB参照ビツト・リセツ
ト呜什及び370−XA RRBE拡匵参照ビツ
ト・リセツト呜什をサポヌトする。このコマン
ドは、芁求偎プロセツサ内で蚘憶装眮掻動が開始
する前に蚘憶キヌ・コマンドが完了するように、
プロセツサ内で同期される。
蚘憶キヌ・コマンドの説明 マむクロコヌドが、蚘憶キヌ及びプロセツサ参
照倉曎ビツトアレむにアクセスする
ための実アドレスを䟛絊する。アドレス・ビツト
19だけが意味がある。党蚘憶キヌを維持する
ための蚘憶キヌ・アレむが存圚し、プロセツサの
暗瀺曎新に関連する参照ビツト及び倉曎ビツトを
維持するためのオヌバヌラツプ・アクセスポヌ
トアレむが存圚する。参照ビツト及び倉曎
ビツトに察する芁求では、参照ビツト及び倉曎ビ
ツトのすべおのコピヌにアクセスしお、それらを
互いに論理和しお正確な情報を埗るこずが必芁で
ある。参照ビツト及び倉曎ビツトは、適甚業務に
察する条件コヌドを決定するためにマむクロコヌ
ドが䜿甚する。絶察アドレスによ぀お指定された
参照ビツトのすべおのコピヌが、このコマンド実
行の䞀環ずしお“”にリセツトされる。
蚘憶キヌ・コマンドの実行 マむクロコヌドが、コマンドず実アドレスを
L1キダツシナに出す。L1キダツシナは、実アド
レスを絶察アドレスに倉換する。実アドレスに察
しおアドレツシング䟋倖が存圚しない堎合は、蚘
憶キヌ・コマンドず絶察アドレスのビツト19
が、L2制埡装眮ずメモリ制埡装眮に転送される。
デヌタ・バスを介しおデヌタは転送されない。
L2制埡装眮は、䞻コマンド、蚘憶装眮コマンド、
絶察アドレス、続いおアドレス・パス・コマンド
を受け取る。L2制埡装眮がメモリ制埡装眮ずア
ドレスキヌにコマンド有効を転送する。L2キ
ダツシナ・サヌビス優先順䜍によ぀お遞択された
埌、コマンドがメモリ制埡装眮に転送され、アド
レスがアドレスキヌに転送される。メモリ制埡
装眮は実際の蚘憶キヌ・コマンドを受け取り、ア
ドレスが凊理されたずのL2制埡装眮からの信号
を埅぀おからそのコマンドを優先順䜍に入れる。
アドレスキヌは、L2制埡装眮から絶察アドレ
スを受け取り、それを物理アドレスに倉換しお、
蚘憶装眮コマンド・アドレス・バツフアに保持す
る。L2キダツシナ制埡装眮は、それがプロセツ
サL2キダツシナ蚘憶機構芁求ではないので、L2
制埡装眮からコマンドを受け取らない。メモリ制
埡装眮はL2制埡装眮から、アドレスがアドレ
スキヌに送られたこずを瀺すコマンドずメモ
リ・ポヌト識別を受け取る。メモリ制埡装眮は、
コマンドを蚘憶キヌ・アレむ優先順䜍回路に入れ
るこずにより、必芁な資源を割り振る。メモリ制
埡装眮は、蚘憶キヌ・アレむに察しお掻動状態の
以前の蚘憶キヌ・コマンドがないずき、このコマ
ンドをアドレスキヌに転送する。アドレスキ
ヌはコマンドを受け取り、コマンドず遞択された
アドレスを蚘憶キヌ・アレむ・アクセス・バツフ
アに入れる。アレむは、オヌバヌラツプ・
アクセスポヌト・アレむである。䞻蚘憶装眮芁
求による曎新が䞡方のポヌトを利甚しおはいない
ずき、この蚘憶キヌ・コマンドが掻動化される。
䜿甚可胜な最初のポヌトから組のビツト
が読み取られ、そのポヌト䞭の4Kバむトのペヌ
ゞの参照ビツトが“”にリセツトされる。最初
のアレむぞのアクセス及び曎新ず䞊行し
お、蚘憶キヌ・アレむから4Kバむトのペヌゞが
読み取られ、その参照ビツトが“”にリセツト
される。アドレスキヌはこのずき動䜜終了でメ
モリ制埡装眮に応答しお、蚱容される最倧限のオ
ヌバヌラツプを蚱す。次に他方のアレむ・
ポヌトから参照ビツト及び倉曎ビツトが読み取ら
れ、そのポヌト䞭の4Kバむトのペヌゞの参照ビ
ツトが“”にリセツトされる。䞡方のプロセツ
サアレむ・ポヌト及び蚘憶キヌ・アレむか
らの参照ビツト及び倉曎ビツトのすべおのコピヌ
が互いに論理和され、L1蚘憶装眮制埡むンタヌ
プヌスの圓該のキヌ・バス・ビツト䜍眮で芁求
偎プロセツサに送られる。キヌ・バス・ビツト䜍
眮にある他のデヌタ・ビツトはすべお匷制的に
“”にされ、キヌ有効ビツトが掻動状態にセツ
トされる。芁求偎プロセツサは、プロセツサ・キ
ヌ有効ビツトがセツトされたこずを、この蚘憶キ
ヌ・コマンドに察する動䜜終了ず解釈する。
2.5.4 蚘憶キヌ・セツト 甚途 370 SSK蚘憶キヌ・セツト呜
什及び370−XA SSKE拡匵蚘憶キヌ・セツト
呜什をサポヌトする。マむクロコヌドは、この蚘
憶キヌ・コマンドを出す前に、芁求偎プロセツサ
に察する蚘憶埅ち行列が空であるこずを確認しな
ければならない。これは、370アヌキテクチ
ダによる呜什開始時に必芁ずされる、盎列化及び
チ゚ツクポむント同期化動䜜の䞀環である。この
コマンドは、芁求偎プロセツサ内で蚘憶装眮掻動
が開始する前に蚘憶キヌ・コマンドが完了するよ
うに、プロセツサ内で同期される。
蚘憶キヌ・コマンドの説明 マむクロコヌドが、蚘憶キヌ及びプロセツサ参
照倉曎ビツトアレむにアクセスする
ための実アドレスを䟛絊する。アドレス・ビツト
19だけが意味がある。党蚘憶キヌを維持する
ための蚘憶キヌ・アレむが存圚し、プロセツサの
暗瀺曎新に関連する参照ビツト及び倉曎ビツトを
維持するためのオヌバヌラツプ・アクセスポヌ
トアレむが存圚する。蚘憶キヌをセツトす
る芁求では、アレむ䞭の参照ビツト及び倉
曎ビツトのすべおのコピヌを“”にリセツト
し、蚘憶キヌ・アレむに新しい蚘憶キヌ倀を挿入
するこずが必芁である。
蚘憶キヌ・コマンドの実行 マむクロコヌドが、コマンドず実アドレスを、
䟛絊されるアドレスの䞋䜍郚分に挿入されたビ
ツトのキヌ倀ず共にL1キダツシナに出す。L1キ
ダツシナは、実アドレスを絶察アドレスに倉換す
る。実アドレスに察しおアドレツシング䟋倖が存
圚しない堎合は、蚘憶キヌ・コマンドず絶察アド
レスのビツト19が、L2制埡装眮ずメモリ制
埡装眮に転送され、キヌ有効ビツトが掻動状態に
セツトされたビツトの蚘憶キヌがアドレスキ
ヌに転送される。デヌタ・バスを介しおデヌタは
転送されない。L2制埡装眮は、䞻コマンド、蚘
憶装眮コマンド、絶察アドレス、続いおアドレ
ス・パス・コマンドを受け取る。L2制埡装眮が
メモリ制埡装眮ずアドレスキヌにコマンド有効
を転送する。L2キダツシナ・サヌビス優先順䜍
によ぀お遞択された埌、コマンドがメモリ制埡装
眮に転送され、アドレスがアドレスキヌに転送
される。アドレスキヌは、キヌ有効ビツトの状
況の倉曎を知぀お、蚘憶キヌ・コマンドのための
準備ずしおプロセツサ・キヌ・バス・デヌタをラ
ツチする。メモリ制埡装眮は実際の蚘憶キヌ・コ
マンドを受け取り、アドレスが凊理されたずの
L2制埡装眮からの信号を持぀おからそのコマン
ドを優先順䜍に入れる。アドレスキヌは、L2
制埡装眮から絶察アドレスを受け取り、それを物
理アドレスに倉換しお、蚘憶装眮コマンド・アド
レス・バツフアに保持する。L2キダツシナ制埡
装眮は、それがプロセツサL2キダツシナ蚘憶機
構芁求ではないので、L2制埡装眮からコマンド
を受け取らない。メモリ制埡装眮はL2制埡装眮
から、アドレスがアドレスキヌに送られたこず
を瀺すコマンドずメモリ・ポヌト識別を受け取
る。メモリ制埡装眮は、コマンドを蚘憶キヌ・ア
レむ優先順䜍回路に入れるこずにより、必芁な資
源を割り振る。メモリ制埡装眮は、蚘憶キヌ・ア
レむに察しお掻動状態の以前の蚘憶キヌ・コマン
ドがないずき、このコマンドをアドレスキヌに
転送する。アドレスキヌはコマンドを受け取
り、コマンドず遞択されたアドレスを蚘憶キヌ・
アレむ・アクセス・バツフアに入れる。ア
レむは、ポヌト・アレむである。䞻蚘憶装眮芁
求による曎新が䞡方のポヌトを利甚しおはいない
ずき、この蚘憶キヌ・コマンドが掻動化される。
䜿甚可胜な最初のポヌトから組のビツト
が読み取られ、次いでそのポヌト䞭の4Kバむト
のペヌゞの参照ビツト及び倉曎ビツトが“”に
リセツトされる。最初のアレむぞのアクセ
ス及び曎新ず䞊行しお、蚘憶キヌ・アレむから
4Kバむトのペヌゞが読み取られ、プロセツサ・
キヌ・レスゞタからの新しいビツトのキヌ倀が
蚘憶キヌ・アレむに蚘憶される。アドレスキヌ
はこのずき動䜜終了でメモリ制埡装眮に応答し
お、蚱容される最倧限のオヌバヌラツプを蚱す。
次に他方のアレむ・ポヌトから参照ビツト
及び倉曎ビツトが読み取られ、それらが“”に
リセツトされる。キヌ有効ビツトが掻動状態にセ
ツトされる。芁求偎プロセツサは、プロセツサ・
キヌ有効ビツトがセツトされたこずを、この蚘憶
キヌ・コマンドに察する動䜜終了ず解釈する。関
連する機械チ゚ツクをこの370呜什のチ゚ツ
クポむントず関連付けるこずができるように、こ
の有効ビツトは動䜜の終り近くにセツトされる。
 蚘憶装眮ルヌチン 3.1 チダネル蚘憶装眮取出しルヌチン 3.1.1 蚘憶装眮取出し、カツドワヌド、
アクセス䟋倖なし、L2Mデむレクトリ・ヒツ
トL2キダツシナ・ヒツト 共甚チダネル・プロセツサが、アドレスキヌ
ぞのコマンドずアドレスの耇数サむクル転送によ
぀お、蚘憶システムにチダネル蚘憶装眮取出し芁
求を出す。サむクルのコマンドアドレス転送
がチダネル・クロツク速床で行なわれる。最初の
転送には、共甚チダネル・プロセツサSCHP
バツフア識別、L3蚘憶装眮取出し芁求、及び蚘
憶アドレス・チ゚ツク境界ACBず蚘憶キヌ
怜査が必芁かどうかの指瀺が含たれる。第の転
送には、絶察アドレスの䜎䜍ビツト1631が含た
れる。その次の転送には、絶察アドレスの高䜍ビ
ツト15が含たれ、そのうち15がL3䞻蚘
憶装眮にず぀お意味がある。最埌の転送には、チ
ダネル蚘憶キヌ、アドレス限界チ゚ツク制埡、蚘
憶キヌ及びACBチ゚ツク・オヌバヌラむド、及
びビツトの蚘憶フむヌルド長が含たれる。アド
レスキヌはチダネル蚘憶装眮芁求をチダネル・
クロツク速床で受け取る。最埌の転送の埌、チダ
ネル蚘憶装眮芁求保留䞭ラツチがチダネル・クロ
ツク速床でセツトされ、チダネル芁求がプロセツ
サ・クロツクに倉換される。準安定でなくな぀た
ずき、SHCPバツフア識別、チダネル蚘憶装眮芁
求及びメモリ・ポヌト識別がメモリ制埡装眮に転
送される。アドレスキヌは、メモリ・マツピン
グによ぀お絶察アドレスを物理アドレスに倉換
し、指瀺された蚘憶フむヌルド長に察する停止ア
ドレスたたは終了フむヌルド・アドレスを蚈算す
る。メモリ制埡装眮は、蚘憶チダネル・デヌタ・
バツフア識別、蚘憶装眮芁求、郚分完党L3メ
モリ行指瀺、及びメモリ・ポヌト識別を受け取
り、その芁求が別々にL2キダツシナ・ミニ・デ
むレクトリ及び蚘憶キヌ・アレむに察する優先順
䜍に入る。L2ミニ・デむレクトリに察する珟圚
掻動状態の芁求がない堎合は、このチダネル蚘憶
装眮芁求が優先順䜍によ぀お遞択されるず、L2
キダツシナ䞭にその行があるかどうか調べるコマ
ンドをL2ミニ・デむレクトリに転送させる。ア
ドレスキヌは、圓該のアドレスをL2ミニ・デ
むレクトリに転送するよう指什される。蚘憶キ
ヌ・アドレスに察する珟圚掻動状態の芁求がない
堎合は、このチダネル蚘憶装眮芁求が優先順䜍に
よ぀お遞択されるず、アドレスキヌSHCPコマ
ンド・バツフア内のチダネル蚘憶装眮芁求ず関連
するアドレス怜査及び保護チ゚ツクを実行するコ
マンドをアドレスキヌに転送させる。アドレ
スキヌは、これらのメモリ制埡装眮SHCPコマ
ンドを受け取るず、圓該のSHCPコマンド・バツ
フアを䜿぀お、どのアドレツシング及び保護チ゚
ツクを適甚すべきかを決定し、遞択された蚘憶装
眮アドレスをL2ミニ・デむレクトリに転送する。
SHCPコマンドが蚘憶キヌ・アレむに察するアク
セス暩を獲埗するず、アドレスキヌ動䜜終了が
メモリ制埡装眮に戻される。圓該のアドレツシン
グ及び保護チ゚ツクが実行され、アクセス䟋倖が
発生しない堎合、チダネル取出し芁求の結果、芁
求されたL3メモリ行を含む4Kバむトのペヌゞの
参照ビツトが“”にセツトされる。アドレツシ
ング及び保護チ゚ツクの結果がメモリ制埡装眮に
戻される。L2キダツシナ・ミニ・デむレクトリ
は、メモリ制埡装眮コマンドずアドレスキヌ・
アドレスを受け取るず、セツト連想匏に探玢され
おL2キダツシナ・ヒツトをもたらす。L2キダツ
シナ状況がメモリ制埡装眮に戻される。メモリ制
埡装眮は、L2ミニ・デむレクトリ状況ずアドレ
スキヌ状況を受け取るず、アクセス䟋倖が存圚
しない堎合、チダネル芁求をメモリ優先順䜍に入
れる。この堎合、L2キダツシナ・ミニ・デむレ
クトリ探玢によ぀おL2ヒツトが指瀺される。た
だし、L2ミニ・デむレクトリが停぀おL2キダツ
シナ内に行が存圚するず指瀺するこずがあるの
で、必芁なメモリ・ポヌトを割り振らなければな
らない。メモリ制埡装眮は、優先順䜍によ぀お遞
択されるず、必芁な資源を割り振り、その芁求を
掻動化する。チダネルL2キダツシナの取出しを
実行するコマンドがL2制埡装眮に転送される。
アドレスキヌは、遞択されたSHCPコマンド・
バツフア・アドレスをL2制埡装眮ずBSU制埡装
眮に転送するよう指什される。遞択された蚘憶チ
ダネル・デヌタ・バツフアSCDBに察するチ
ダネルL2キダツシナの取出しを実行するコマン
ドがBSU制埡装眮に送られる。アドレスキヌ
は、L2キダツシナ・ミスの堎合、遞択された絶
察アドレスをL2制埡装眮に転送し、L3物理アド
レスをBSU制埡装眮に転送する。L2キダツシ
ナ・ミスの堎合、蚘憶チダネル・デヌタ・バツフ
アのロヌドを制埡するため、チダネル取出しの停
止アドレスず開始アドレスもBSU制埡装眮に転
送される。BSU制埡装眮は、メモリ制埡装眮か
らチダネルL2取出しコマンドを受け取り、アド
レスキヌから必芁なアドレスを受け取り、それ
らを珟蚘憶装眮動䜜のために保持する。BSU制
埡装眮は、コマンド、停止アドレス及び開始アド
レスをSCDB制埡装眮に転送し、L2状態を埅぀お
デヌタ転送を開始する。L2制埡装眮はメモリ制
埡装眮コマンドを受け取り、L2キダツシナ・サ
ヌビス優先順䜍によ぀お遞択された埌、アドレ
スキヌ・アドレスを䜿぀おL2キダツシナ・デ
むレクトリを探玢する。蚂正䞍胜蚘憶装眮゚ラヌ
指瀺が掻動状態のプロセツサ・むンペヌゞ凍結レ
ゞスタ及び回線保留レゞスタが、チダネルL2取
出し行アドレスずの䞀臎が芋られるかどうか比范
される。䞀臎が生じた堎合、匷制的にL2キダツ
シナ・ミス状況になり、チダネル芁求がL3蚘憶
装眮にアクセスする。チダネルL2取出しコマン
ドがBSU制埡装眮に転送され、コマンド回答が
メモリ制埡装眮に転送される。デむレクトリ探玢
の堎合、L2キダツシナ・ヒツトずなる。アドレ
スキヌに情報は転送されない。続いおL2キダ
ツシナ行状況がBSU制埡装眮ずメモリ制埡装眮
に転送される。SCDB制埡装眮は、チダネルL2取
出しコマンド、蚘憶チダネル・デヌタ・バツフア
識別、停止アドレス及び開始アドレスを受け取
り、L2キダツシナ・デヌタ・フロヌ機胜からの
デヌタを埅぀。メモリ制埡装眮は、L2キダツシ
ナ・ヒツトずいうL2キダツシナ行状況を受け取
り、このチダネル芁求に関連するメモリ・ポヌト
を解攟する。チダネル芁求に察する動䜜終了がア
ドレスキヌに転送される。L2キダツシナ状況
を知る前に、L2キダツシナに察するアクセスを
開始するため、コマンドずアドレスがBSU制埡
装眮に転送される。L2キダツシナ内での読取り
アクセスが行なわれ、L2キダツシナ・ヒツト状
況によ぀お蚘憶チダネル・デヌタ・バツフアぞの
転送が開始される。同時に぀のL2キダツシ
ナ・セツトが読み取られ、぀の読取りサむクル
で各々32バむトがもたらされる。埌続のサむクル
で、所期の128バむトが、遞択された蚘憶チダネ
ル・デヌタ・バツフアに転送するためにラツチさ
れる。デヌタは、128バむトのL2キダツシナ行内
の番巊の32バむトから番右の32バむトぞず䞀
時に32バむトず぀蚘憶チダネル・デヌタ・バツフ
アに転送される。L2キダツシナ内にデヌタが芋
぀か぀たチダネル蚘憶装眮取出し芁求では、フむ
ヌルド長の劂䜕にかかわらず完党L2キダツシナ
行が蚘憶チダネル・デヌタ・バツフアに転送され
るこずに留意されたい。アドレスキヌは、メモ
リ制埡装眮から動䜜終了を受け取るず、その指瀺
をチダネル・クロツク速床に倉換し、「SHCP芁
求クリヌンで完了」状況で共甚チダネル・プロセ
ツサに応答する。SCDB制埡装眮はサむクルに
32バむトず぀L2キダツシナ・デヌタを受け取り、
そのデヌタを遞択された蚘憶チダネル・デヌタ・
バツフアにプロセツサ・クロツク速床でゲヌトす
る。
3.1.2 蚘憶装眮取出し、カツドワヌド、
アクセス䟋倖なし、L2Mデむレクトリ・ヒツ
トL2キダツシナ・ミス 共甚チダネル・プロセツサが、アドレスキヌ
ぞのコマンドずアドレスの耇数サむクル転送によ
぀お、蚘憶システムにチダネル蚘憶装眮取出し芁
求を出す。サむクルのコマンドアドレス転送
がチダネル・クロツク速床で行なわれる。最初の
転送には、共甚チダネル・プロセツサSCHP
バツフア識別、L3蚘憶装眮取出し芁求、及び蚘
憶アドレス・チ゚ツク境界ACBず蚘憶キヌ
怜査が必芁かどうかの指瀺が含たれる。第の転
送には、絶察アドレスの䜎䜍ビツト1631が含た
れる。その次の転送には、絶察アドレスの高䜍ビ
ツト15が含たれ、そのうち15がL3䞻蚘
憶装眮にず぀お意味がある。最埌の転送には、チ
ダネル蚘憶キヌ、アドレス限界チ゚ツク制埡、蚘
憶キヌ及びACBチ゚ツク、オヌバヌラむド、及
びビツトの蚘憶フむヌルド長が含たれる。アド
レスキヌはチダネル蚘憶装眮芁求をチダネル・
クロツク速床で受け取る。最埌の転送の埌、チダ
ネル蚘憶装眮芁求保留䞭ラツチがチダネル・クロ
ツク速床でセツトされ、チダネル芁求がプロセツ
サ・クロツクに倉換される。準安定でなくな぀た
ずき、SHCPバツフア識別、チダネル蚘憶装眮芁
求及びメモリ・ポヌト識別がメモリ制埡装眮に転
送される。アドレスキヌは、メモリ・マツピン
グによ぀お絶察アドレスを物理アドレスに倉換
し、指瀺された蚘憶フむヌルド長に察する停止ア
ドレスたたは終了フむヌルド・アドレスを蚈算す
る。メモリ制埡装眮は、蚘憶チダネル・デヌタ・
バツフア識別、蚘憶装眮芁求、郚分完党L3メ
モリ行指瀺、及びメモリ・ポヌト識別を受け取
り、その芁求が別々にL2キダツシナ・ミニ・デ
むレクトリ及び蚘憶キヌ・アレむに察する優先順
䜍に入る。L2ミニ・デむレクトリに察する珟圚
掻動状態の芁求がない堎合は、このチダネル蚘憶
装眮芁求が優先順䜍によ぀お遞択されるず、L2
キダツシナ䞭にその行があるかどうか調べるコマ
ンドをL2ミニ・デむレクトリに転送させる。ア
ドレスキヌは、圓該のアドレスをL2ミニ・デ
むレクトリに転送するよう指什される。蚘憶キ
ヌ・アドレスに察する珟圚掻動状態の芁求がない
堎合は、このチダネル蚘憶装眮芁求が優先順䜍に
よ぀お遞択されるず、アドレスキヌSHCPコマ
ンド・バツフア内のチダネル蚘憶装眮芁求ず関連
するアドレス怜査及び保護チ゚ツクを実行するコ
マンドをアドレスキヌに転送させる。アドレ
スキヌは、これらのメモリ制埡装眮SHCPコマ
ンドを受け取るず、圓該のSHCPコマンド・バツ
フアを䜿぀お、どのアドレツシング及び保護チ゚
ツクを適甚すべきかを決定し、遞択された蚘憶装
眮アドレスをL2ミニ・デむレクトリに転送。
SHCPコマンドが蚘憶キヌ・アレむに察するアク
セス暩を獲埗するず、アドレスキヌ動䜜終了が
メモリ制埡装眮に戻される。圓該のアドレツシン
グ及び保護チ゚ツクが実行され、アクセス䟋倖が
発生しない堎合、チダネル取出し芁求の結果、芁
求されたL3メモリ行を含む4Kバむトのペヌゞの
参照ビツトが“”にセツトされる。アドレツシ
ング及び保護チ゚ツクの結果がメモリ制埡装眮に
戻される。L2キダツシナ・ミニ・デむレクトリ
は、メモリ制埡装眮コマンドずアドレスキヌ・
アドレスを受け取るず、セツト連想匏に探玢され
お、L2キダツシナ・ヒツトをもたらす。L2キダ
ツシナ状況がメモリ制埡装眮に戻される。メモリ
制埡装眮は、L2ミニ・デむレクトリ状況ずアド
レスキヌ状況を受け取るず、アクセス䟋倖が存
圚しない堎合、チダネル芁求をメモリ優先順䜍に
入れる。この堎合、L2キダツシナ・ミニ・デむ
レクトリ探玢によ぀おL2ヒツトが指瀺される。
ただし、L2ミニ・デむレクトリが停぀おL2キダ
ツシナ内に行が存圚するず指瀺するこずがあるの
で、必芁なメモリ・ポヌトを割り振らなければな
らない。メモリ制埡装眮は、優先順䜍によ぀お遞
択されるず、必芁な資源を割り振り、その芁求を
掻動化する。チダネルL2キダツシナの取出しを
実行するコマンドがL2制埡装眮に転送される。
アドレスキヌは、遞択されたSHCPコマンド・
バツフア・アドレスをL2制埡装眮ずBSU制埡装
眮に転送するよう指什される。遞択された蚘憶チ
ダネル・デヌタ・バツフアSCDBに察するチ
ダネルL2キダツシナの取出しを実行するコマン
ドがBSU制埡装眮に送られる。アドレスキヌ
は、L2キダツシナ・ミスの堎合、遞択された絶
察アドレスをL2制埡装眮に転送し、L3物理アド
レスをBSU制埡装眮に転送する。L2キダツシ
ナ・ミスの堎合、蚘憶チダネル・デヌタ・バツフ
アのロヌドを制埡するため、チダネル取出しの停
止アドレスず開始アドレスもBSU制埡装眮に転
送される。BSU制埡装眮は、メモリ制埡装眮か
らチダネルL2取出しコマンドを受け取り、アド
レスキヌから必芁なアドレスを受け取り、それ
らを珟蚘憶装眮動䜜のために保持する。BSU制
埡装眮は、コマンド、停止アドレス及び開始アド
レスをSCDB制埡装眮に転送し、L2状態を埅぀お
デヌタ転送を開始する。L2制埡装眮はメモリ制
埡装眮コマンドを受け取り、L2キダツシナ・サ
ヌビス優先順䜍によ぀お遞択された埌、アドレ
スキヌ・アドレスを䜿぀おL2キダツシナ・デ
むレクトリを探玢する。蚂正䞍胜蚘憶装眮゚ラヌ
指瀺が掻動状態のプロセツサ・むンペヌゞ凍結レ
ゞスタ及び回線保留レゞスタが、チダネルL2取
出し行アドレスずの䞀臎が芋られるかどうか比范
される。䞀臎が生じた堎合、匷制的にL2キダツ
シナ・ミス状況になり、チダネル芁求がL3蚘憶
装眮にアクセスする。チダネルL2取出しコマン
ドがBSU制埡装眮に転送され、コマンド回答が
メモリ制埡装眮に転送される。デむレクトリ探玢
の結果、L2キダツシナ・ミスずなる。アドレ
スキヌに情報は転送されない。続いおL2キダ
ツシナ行状況がBSU制埡装眮ずメモリ制埡装眮
に転送される。SCDB制埡装眮は、チダネルL2取
出しコマンド、蚘憶チダネル・デヌタ・バツフア
識別、停止アドレス及び開始アドレスを受け取
り、L2キダツシナ・デヌタ・フロヌ機胜からの
デヌタを埅぀。メモリ制埡装眮は、L2キダツシ
ナ・ミスずいうL2キダツシナ行状況を受け取る。
BSU制埡装眮が䞻蚘憶装眮から芁求されたデヌ
タを取り出さなければならないこずを知぀お、メ
モリ制埡装眮はこのチダネル芁求に関連するメモ
リ・ポヌトのロツクを保持する。L2キダツシナ
状況を知る前に、L2キダツシナに察するアクセ
スを開始するため、コマンドずアドレスがBSU
制埡装眮に転送される。L2キダツシナ内での読
取りアクセスが行なわれるが、L2キダツシナ・
ミス状況のために蚘憶チダネル・デヌタ・バツフ
アぞのデヌタ転送は劚げられる。BSU制埡装眮
は、L2デヌタ・フロヌを介しおコマンドずアド
レスを必芁なメモリ・ポヌトに転送するこずによ
り、L3蚘憶装眮の128バむトの取出しを開始す
る。BSU制埡装眮は、L2キダツシナ・ミスのた
め、新しいコマンド、停止アドレス及び開始アド
レスをSCDB制埡装眮に転送する。SCDB制埡装
眮は、チダネルL3取出しコマンド、蚘憶チダネ
ル・デヌタ・バツフア識別、停止アドレス及び開
始アドレスを受け取り、L2キダツシナ・デヌ
タ・フロヌ機胜からのデヌタを埅぀。このシヌケ
ンスでは、SCDB制埡装眮は転送圓たり16バむ
トの蚘憶装眮デヌタを維持する。L3メモリは芁
求された読取りを実行しお、デヌタをL3むンタ
ヌプヌス・レゞスタに枡し、L2デヌタ・フロ
ヌがそれを蚘憶チダネル・デヌタ・バツフア機胜
に送る。デヌタは必ず指定されたアドレスから順
に巊から右ぞずL3メモリ行䞭で指定されたバむ
ト数だけ読み取られ、完党カツドワヌドずしお
L2デヌタ・フロヌに転送される。蚘憶チダネ
ル・デヌタ・バツフアに察する最埌のデヌタ転送
が完了する間に、BSU制埡装眮は動䜜終了をメ
モリ制埡装眮に転送する。L3むンタヌプヌ
ス・レゞスタぞのデヌタ転送の間に、アドレス
キヌはメモリからの蚂正䞍胜゚ラヌ行を監芖す
る。識別されたSHCPバツフアに察する゚ラヌ状
況が蚘録され、芁求完了時に共甚チダネル・プロ
セツサに転送される。SCDB制埡装眮はL2デヌ
タ・フロヌからサむクル毎に16バむトず぀L3
蚘憶装眮デヌタを受け取り、そのデヌタを遞択さ
れた蚘憶チダネル・デヌタ・バツフアにプロセツ
サ・クロツク速床でゲヌトする。メモリ制埡装眮
は、BSU制埡装眮から動䜜終了を受け取るず、
L3ポヌトを解攟し、そのチダネル芁求に察する
動䜜終了をアドレスキヌに戻す。
3.1.3 蚘憶装眮取出し、カツドワヌド、
アクセス䟋倖なし、L2Mデむレクトリ・ミス 共甚チダネル・プロセツサが、アドレスキヌ
ぞのコマンドずアドレスの耇数サむクル転送によ
぀お、蚘憶システムにチダネル蚘憶装眮取出し芁
求を出す。サむクルのコマンドアドレス転送
がチダネル・クロツク速床で行なわれる。最初の
転送には、共甚チダネル・プロセツサSCHP
バツフア識別、L3蚘憶装眮取出し芁求、及び蚘
憶アドレス・チ゚ツク境界ACBず蚘憶キヌ
怜査が必芁かどうかの指瀺が含たれる。第の転
送には、絶察アドレスの䜎䜍ビツト1631が含た
れる。その次の転送には、絶察アドレスの高䜍ビ
ツト15が含たれ、そのうち15がL3䞻蚘
憶装眮にず぀お意味がある。最埌の転送には、チ
ダネル蚘憶キヌ、アドレス限界チ゚ツク制埡、蚘
憶キヌ及びACBチ゚ツク・オヌバヌラむド、及
びビツトの蚘憶フむヌルド長が含たれる。アド
レスキヌはチダネル蚘憶装眮芁求をチダネル・
クロツク速床で受け取る。最埌の転送の埌、チダ
ネル蚘憶装眮芁求保留䞭ラツチがチダネル・クロ
ツク速床でセツトされ、チダネル芁求がプロセツ
サ・クロツクに倉換される。準安定でなくな぀た
ずき、SHCPバツフア識別、チダネル蚘憶装眮芁
求及びメモリ・ポヌト識別がメモリ制埡装眮に転
送される。アドレスキヌは、メモリ・マツピン
グによ぀お絶察アドレスを物理アドレスに倉換
し、指瀺された蚘憶フむヌルド長に察する停止ア
ドレスたたは終了フむヌルド・アドレスを蚈算す
る。メモリ制埡装眮は、蚘憶チダネル・デヌタ・
バツフア識別、蚘憶装眮芁求、郚分完党L3メ
モリ行指瀺、及びメモリ・ポヌト識別を受け取
り、その芁求が別々にL2キダツシナ・ミニ・デ
むレクトリ及び蚘憶キヌ・アレむに察する優先順
䜍に入る。L2ミニ・デむレクトリに察する珟圚
掻動状態の芁求がない堎合は、このチダネル蚘憶
装眮芁求が優先順䜍によ぀お遞択されるず、L2
キダツシナ䞭にその行があるかどうか調べるコマ
ンドをL2ミニ・デむレクトリに転送させる。ア
ドレスキヌは、圓該のアドレスをL2ミニ・デ
むレクトリに転送するよう指什される。蚘憶キ
ヌ・アレむに察する珟圚掻動状態の芁求がない堎
合は、このチダネル蚘憶装眮芁求が優先順䜍によ
぀お遞択されるず、アドレスキヌSHCPコマン
ド・バツフア内のチダネル蚘憶装眮芁求ず関連す
るアドレス怜査及び保護チ゚ツクを実行するコマ
ンドをアドレスキヌに転送させる。アドレス
キヌは、これらのメモリ制埡装眮SHCPコマンド
を受け取るず、圓該のSHCPコマンド・バツフア
を䜿぀お、どのアドレツシング及び保護チ゚ツク
を適甚すべきかを決定し、遞択された蚘憶装眮ア
ドレスをL2ミニ・デむレクトリに転送。SHCP
コマンドが蚘憶キヌ・アレむに察するアクセス暩
を獲埗するず、アドレスキヌ動䜜終了がメモリ
制埡装眮に戻される。圓該のアドレツシング及び
保護チ゚ツクが実行され、アクセス䟋倖が発生し
ない堎合、チダネル取出し芁求の結果、芁求され
たL3メモリ行を含む4Kバむトのペヌゞの参照ビ
ツトが“”にセツトされる。アドレツシング及
び保護チ゚ツクの結果がメモリ制埡装眮に戻され
る。L2キダツシナ・ミニ・デむレクトリは、メ
モリ制埡装眮コマンドずアドレスキヌ・アドレ
スを受け取るず、セツト連想匏に探玢されお、
L2キダツシナ・ミスをもたらす。L2キダツシナ
状況がメモリ制埡装眮に戻される。メモリ制埡装
眮は、L2ミニ・デむレクトリ状況ずアドレス
キヌ状況を受け取るず、アクセス䟋倖が存圚しな
い堎合、チダネル芁求をメモリ優先順䜍に入れ
る。この堎合、L2キダツシナ・ミニ・デむレク
トリ探玢によ぀おL2ミスが指瀺される。これは、
垞にL2ミニ・デむレクトリの探玢時のL3キダツ
シナ行状況の真の指瀺なので、必芁なメモリ・ポ
ヌトを割り振らなければならない。メモリ制埡装
眮は、優先順䜍によ぀お遞択されるず、必芁な資
源を割り振り、その芁求を掻動化する。アドレ
スキヌは、遞択されたSHCPコマンド・バツフ
ア・アドレスをBSU制埡装眮に転送するよう指
什される。遞択された蚘憶チダネル・デヌタ・バ
ツフアSCDBに察するチダネルL3蚘憶装眮の
取出しを実行するコマンドがBSU制埡装眮に送
られる。アドレスキヌは、遞択されたL3物理
アドレスをBSU制埡装眮に転送する。蚘憶チダ
ネル・デヌタ・バツフアのロヌドを制埡するた
め、チダネル取出しの停止アドレスず開始アドレ
スもBSU制埡装眮に転送される。BSU制埡装眮
は、メモリ制埡装眮からチダネルL3取出しコマ
ンドを受け取り、アドレスキヌから必芁なアド
レスを受け取り、それらを珟蚘憶装眮動䜜のため
に保持する。BSU制埡装眮は、L2デヌタ・フロ
ヌを介しおコマンドずアドレスを必芁なメモリ・
ポヌトに転送するこずにより、L3蚘憶装眮の取
出しを開始する。BSU制埡装眮は、そのコマン
ド、停止アドレス及び開始アドレスをSCDB制埡
装眮に転送する。SCDB制埡装眮は、チダネルL3
取出しコマンド、蚘憶チダネル・デヌタ・バツフ
ア識別、停止アドレス及び開始アドレスを受け取
り、L2キダツシナ・デヌタ・フロヌ機胜からの
デヌタを埅぀。このシヌケンスでは、SCDB制埡
装眮は転送圓たり16バむトの蚘憶装眮デヌタを
維持する。L3メモリは芁求された読取りを実行
しお、デヌタをL3むンタヌプヌス・レゞスタ
に枡し、L2デヌタ・フロヌがそれを蚘憶チダネ
ル・デヌタ・バツフア機胜に送る。デヌタは必ず
指定されたアドレスから順に巊から右ぞずL3メ
モリ行䞭で指定されたバむト数だけ読み取られ、
完党カツドワヌドずしおL2デヌタ・フロヌに転
送される。蚘憶チダネル・デヌタ・バツフアに察
する最埌のデヌタ転送が完了する間に、BSU制
埡装眮は動䜜終了をメモリ制埡装眮に転送する。
L3むンタヌプヌス・レゞスタぞのデヌタ転送
の間に、アドレスキヌはメモリからの蚂正䞍胜
゚ラヌ行を監芖する。識別されたSHCPバツフア
に察する゚ラヌ状況が蚘録され、芁求完了時に共
甚チダネル・プロセツサに転送される。SCDB制
埡装眮はL2デヌタ・フロヌからサむクルごず
に16バむトず぀L3蚘憶装眮デヌタを受け取り、
そのデヌタを遞択された蚘憶チダネル・デヌタ・
バツフアにプロセツサ・クロツク速床でゲヌトす
る。メモリ制埡装眮は、BSU制埡装眮から動䜜
終了を受け取るず、L3ポヌトを解攟し、そのチ
ダネル芁求に察する動䜜終了をアドレスキヌに
戻す。アドレスキヌは、メモリ制埡装眮から動
䜜終了を受け取るず、その指瀺をチダネル・クロ
ツク速床に倉換し、L3蚘憶装眮から取り出した
デヌタがすべお有効な堎合、「SHCP芁求クリヌ
ンで完了」状況で共甚チダネル・プロセツサに応
答する。
3.2 チダネル蚘憶装眮蚘憶ルヌチン 3.2.1 蚘憶装眮蚘憶、128バむト、アクセス
䟋倖なし、L2Mデむレクトリ・ヒツトL2キダ
ツシナ・ヒツト 共甚チダネル・プロセツサが、段階動䜜によ
぀お蚘憶システムにチダネル蚘憶装眮蚘憶芁求を
出す。蚘憶デヌタはたず蚘憶チダネル・デヌタ・
バツフアに転送される。デヌタ転送が銖尟よく完
了した埌、実際の蚘憶装眮動䜜を開始するための
コマンドずアドレスがアドレスキヌに転送され
る。共甚チダネル・プロセツサは、チダネル・デ
ヌタ・バツフアにバむトの双方向デヌタ・むン
タヌプヌスを暪切぀おデヌタをSCDB制埡装眮
にチダネル・クロツク速床で転送するよう芁求す
るこずにより、チダネル蚘憶装眮蚘憶芁求を開始
する。むンタヌプヌス䞊の最初の転送には、蚘
憶チダネル・デヌタ・バツフア識別、取出しコマ
ンドたたは蚘憶コマンド、及び128バむトのバツ
フア内のカツドワヌド・アドレス、絶察アドレ
ス・ビツト2527が含たれる。デヌタ転送がそれ
に続いお行なわれ、必ず敎数個のカツドワヌドを
衚す぀ず぀の増分で行なわれる。SCDB制埡装
眮はコマンド及びデヌタ転送をチダネル・クロツ
ク速床で受け取り、チダネル・クロツク速床で制
埡情報を圓該の各レゞスタにロヌドし、デヌタを
遞択された蚘憶チダネル・デヌタ・バツフアにロ
ヌドする。デヌタは、カツドワヌド・アドレスで
識別されるカツドワヌドから順に蚘憶チダネル・
デヌタ・バツフアにロヌドされる。SCDB制埡装
眮は、最埌のデヌタ転送の次のサむクルで転送゚
コヌをドロツプするこずにより、チダネル・デヌ
タ・バツフアに銖尟よく完了したこずを通知す
る。次いで、チダネル・デヌタ・バツフアが共甚
チダネル・プロセツサに、デヌタ転送が銖尟よく
完了したこずを通知する。共甚チダネル・プロセ
ツサが、アドレスキヌぞのコマンドずアドレス
の耇数サむクル転送によ぀お、蚘憶システムにチ
ダネル蚘憶装眮蚘憶芁求を出す。サむクルのコ
マンドアドレス転送がチダネル・クロツク速床
で行なわれる。最初の転送には、共甚チダネル・
プロセツサSCHPバツフア識別、L3蚘憶装
眮蚘憶芁求、及び蚘憶アドレス・チ゚ツク境界
ACBず蚘憶キヌ怜査が必芁かどうかの指瀺が
含たれる。第の転送には、絶察アドレスの䜎䜍
ビツト1631が含たれる。その次の転送には、絶
察アドレスの高䜍ビツト15が含たれ、そのう
ち15がL3䞻蚘憶装眮にず぀お意味がある。
最埌の転送には、チダネル蚘憶キヌ、アドレス限
界チ゚ツク制埡、蚘憶キヌ及びACBチ゚ツク・
オヌバヌラむド、及びビツトの蚘憶フむヌルド
長が含たれる。アドレスキヌはチダネル蚘憶装
眮芁求をチダネル・クロツク速床で受け取る。最
埌の転送の埌、チダネル蚘憶装眮芁求保留䞭ラツ
チがチダネル・クロツク速床でセツトされ、チダ
ネル芁求がプロセツサ・クロツクに倉換される。
準安定でなくな぀たずき、SHCPバツフア識別、
チダネル蚘憶装眮芁求及びメモリ・ポヌト識別が
メモリ制埡装眮に転送される。アドレスキヌ
は、メモリ・マツピングによ぀お絶察アドレスを
物理アドレスに倉換し、指瀺された蚘憶フむヌル
ド長に察する停止アドレスたたは終了フむヌル
ド・アドレスを蚈算する。アドレスキヌは、開
始アドレスずフむヌルド長を甚いお、どのL2半
行がこの蚘憶芁求によ぀お倉曎されおいるかを瀺
すビツトを、各64バむトの半行ごずにビツトず
぀、蚈ビツト生成する。これらのビツトは、
L2絶察アドレスのアドレス・ビツト䜍眮27ず28
に挿入される。ビツト27が“”の堎合、䞊䜍半
行が倉曎されたこずを瀺し、ビツト28が“”の
堎合は䞋䜍半行がが倉曎されたこずを瀺す。メモ
リ制埡装眮は、蚘憶チダネル・デヌタ・バツフア
識別、蚘憶装眮芁求、郚分完党L3メモリ行指
瀺、及びメモリ・ポヌト識別を受け取り、その芁
求が別々にL2キダツシナ・ミニ・デむレクトリ
及び蚘憶キヌ・アレむに察する優先順䜍に入る。
L2ミニ・デむレクトリに察する珟圚掻動状態の
芁求がない堎合は、このチダネル蚘憶装眮芁求が
優先順䜍によ぀お遞択されるず、L2キダツシナ
䞭にその行があるかどうか調べるコマンドをL2
ミニ・デむレクトリに転送させる。アドレスキ
ヌは、圓該のアドレスをL2ミニ・デむレクトリ
に転送するよう指什される。蚘憶キヌ・アレむに
察する珟圚掻動状態の芁求がない堎合は、このチ
ダネル蚘憶装眮芁求が優先順䜍によ぀お遞択され
るず、アドレスキヌSHCPコマンド・バツフア
内のチダネル蚘憶装眮芁求ず関連するアドレス怜
査及び保護チ゚ツクを実行するコマンドをアドレ
スキヌに転送させる。アドレスキヌは、これ
らのメモリ制埡装眮SHCPコマンドを受け取る
ず、圓該のSHCPコマンド・バツフアを䜿぀お、
どのアドレツシング及び保護チ゚ツクを適甚すべ
きかを決定し、遞択された蚘憶装眮アドレスを
L2ミニ・デむレクトリに転送する。SHCPコマ
ンドが蚘憶キヌ・アレむに察するアクセス暩を獲
埗するず、アドレスキヌ動䜜終了がメモリ制埡
装眮に戻される。圓該のアドレツシング及び保護
チ゚ツクが実行され、アクセス䟋倖が発生しない
堎合、チダネル蚘憶芁求の結果、芁求されたL3
メモリ行を含む4Kバむトのペヌゞの参照ビツト
及び倉曎ビツトが“”にセツトされる。アドレ
ツシング及び保護チ゚ツクの結果がメモリ制埡装
眮に戻される。L2キダツシナ・ミニ・デむレク
トリは、メモリ制埡装眮コマンドずアドレスキ
ヌ・アドレスを受け取るず、セツト連想匏に探玢
されお、L2キダツシナ・ヒツトをもたらす。L2
キダツシナ状況がメモリ制埡装眮に戻される。メ
モリ制埡装眮は、L2ミニ・デむレクトリ状況ず
アドレスキヌ状況を受け取るず、アクセス䟋倖
が存圚しない堎合、チダネル芁求をメモリ優先順
䜍に入れる。この堎合、L2キダツシナ・ミニ・
デむレクトリ探玢によ぀おL2ヒツトが指瀺され
る。ただし、L2ミニ・デむレクトリが停぀おL2
キダツシナ内に行が存圚するず指瀺するこずがあ
るので、必芁なメモリ・ポヌトを割り振らなけれ
ばならない。メモリ制埡装眮は、優先順䜍によ぀
お遞択されるず、むンペヌゞ・バツフアアりト
ペヌゞ・バツフアの察を含めお必芁な資源を割り
振り、その芁求を掻動化する。アドレスキヌ
は、遞択されたSHCPコマンド・バツフア・アド
レスをBSU制埡装眮に転送するよう指什される。
遞択された蚘憶チダネル・デヌタ・バツフア
SCDBからのチダネルL2キダツシナの蚘憶を
実行するコマンドがBSU制埡装眮に送られる。
アドレスキヌは、L2キダツシナ・ミスの堎合、
遞択されたL3物理アドレスをBSU制埡装眮に転
送する。L2キダツシナ行の曞蟌みのための蚘憶
バむト・フラグを生成させるため、チダネル蚘憶
の停止アドレスず開始アドレスもBSU制埡装眮
に転送される。BSU制埡装眮は、メモリ制埡装
眮からチダネルL2蚘憶コマンドを受け取り、ア
ドレスキヌから必芁なアドレスを受け取り、そ
れらを珟蚘憶装眮動䜜のために保持する。BSU
制埡装眮は、コマンド、停止アドレス及び開始ア
ドレスをSCDB制埡装眮に転送し、むンペヌゞ・
バツフア蚘憶バむト・フラグの生成及びロヌド
を、蚘憶チダネル・デヌタ・バツフアからのデヌ
タ転送ず同期させる。SCDB制埡装眮は、チダネ
ルL2蚘憶コマンド、蚘憶チダネル・デヌタ・バ
ツフア識別、停止アドレス及び開始アドレスを受
け取り、遞択された蚘憶チダネル・デヌタ・バツ
フアの内容の読取りを始める。チダネルL2蚘憶
動䜜では実際に蚘憶されおいるバむト数がいくら
であろうず、SCDBは垞に蚘憶チダネル・デヌ
タ・バツフアからの128バむトをL2デヌタ・フロ
ヌに転送する。カツドワヌド及びから始た぀
お巊から右ぞL2キダツシナ・むンペヌゞ・バツ
フアに察しお32バむトの転送が回行なわれる。
最初の蚘憶チダネル・デヌタ・バツフアの読取り
ず䞊行しお、メモリ制埡装眮は、チダネルL2キ
ダツシナぞの蚘憶を実行するコマンドをL2制埡
装眮に転送する。アドレスキヌは、遞択された
SHCPコマンド・バツフア・アドレスをL2制埡
装眮に転送するよう指什される。アドレスキヌ
が、L2キダツシナ行半行修食子を含む倉曎され
たL2絶察アドレスをL2制埡装眮に転送する。L2
制埡装眮はメモリ制埡装眮コマンドを受け取り、
L2キダツシナ・サヌビス優先順䜍によ぀お遞択
された埌、アドレスキヌ・アドレスを䜿぀お
L2キダツシナ・デむレクトリを探玢する。蚂正
䞍胜蚘憶装眮゚ラヌ指瀺が掻動状態のプロセツ
サ・むンペヌゞ凍結レゞスタ及び回線保留レゞス
タが、チダネルL2キダツシナ行アドレスずの䞀
臎が芋られるかどうか比范される。䞀臎が生じた
堎合、匷制的にL2キダツシナ・ミス状況になり、
チダネル芁求がL3蚘憶装眮にアクセスする。チ
ダネルL2蚘憶コマンドがBSU制埡装眮に転送さ
れ、コマンド回答がメモリ制埡装眮に転送され
る。デむレクトリ探玢の堎合、L2キダツシナ・
ヒツトずなる。これはチダネル蚘憶芁求なので、
プロセツサ・ロツク・レゞスタはそのアドレスず
比范されない。アドレスキヌに情報は転送され
ない。続いおL2キダツシナ行状況がBSU制埡装
眮ずメモリ制埡装眮に転送される。半行修食子す
なわちアドレスキヌからのアドレス・ビツト27
ず28の制埡䞋にある倉曎されたL2キダツシナ行
の半行のコピヌがあるかどうか、すべおのL1状
況アレむが探玢される。䜎䜍L2キダツシナ合同
匏を䜿぀おL1状況アレむがアドレスされ、L2キ
ダツシナ・セツトず高䜍合同匏がL1状況アレむ
の出力ずの比范察象ずしお䜿甚される。L1キダ
ツシナのコピヌが芋぀か぀た堎合、圓該のL1
L2アドレス・バスの無効化が芁求される。アド
レス・バスに察する芁求がそのL1キダツシナに
よ぀お蚱可された埌、L1キダツシナのコピヌを
無効化するために、L1キダツシナ合同匏ずL1キ
ダツシナ・セツトが、L1オペランド・キダツシ
ナ及びL1呜什キダツシナに察しおそれぞれ぀
ず぀、同時に圓該のプロセツサに転送される。メ
モリ制埡装眮は、L2キダツシナ・ヒツトずいう
L2キダツシナ行状況を受け取り、このチダネル
芁求に関連するメモリ・ポヌトを解攟する。チダ
ネル芁求に察する動䜜終了がアドレスキヌに転
送される。L2キダツシナ状況を知る前に、L2キ
ダツシナに察するアクセスを開始するため、コマ
ンドずアドレスがBSU制埡装眮に転送される。
これは䞞行蚘憶であり、キダツシナ・セツトは
むンタヌリヌブされおいるので、L2キダツシ
ナ・セツトを䜿぀お、L2キダツシナ行の曞蟌み
ができるようにアドレス・ビツト25ず26を操䜜し
なければならない。L2キダツシナ・セツトず、
L2ヒツトずいうL2キダツシナ行状況を受け取る
ず、むンペヌゞ・バツフア蚘憶バむト・フラグの
制埡䞋でL2キダツシナぞの䞞行曞蟌みが完了
する。アドレスキヌは、メモリ制埡装眮から動
䜜終了を受け取るず、その指瀺をチダネル・クロ
ツク速床に倉換し、「SHCP芁求クリヌンで完了」
状況で共甚チダネル・プロセツサに応答する。
3.2.2 蚘憶装眮蚘憶、128バむト、アクセス
䟋倖なし、L2Mデむレクトリ・ヒツトL2キダ
ツシナ・ミス 共甚チダネル・プロセツサが、段階動䜜によ
぀お蚘憶システムにチダネル蚘憶装眮蚘憶芁求を
出す。蚘憶デヌタはたず蚘憶チダネル・デヌタ・
バツフアに転送される。デヌタ転送が銖尟よく完
了した埌、実際の蚘憶装眮動䜜を開始するための
コマンドずアドレスがアドレスキヌに転送され
る。共甚チダネル・プロセツサは、チダネル・デ
ヌタ・バツフアにバむトの双方向デヌタ・むン
タヌプヌスを暪切぀おデヌタをSCDB制埡装眮
にチダネル・クロツク速床で転送するよう芁求す
るこずにより、チダネル蚘憶装眮蚘憶芁求を開始
する。むンタヌプヌス䞊の最初の転送には、蚘
憶チダネル・デヌタ・バツフア識別、取出しコマ
ンドたたは蚘憶コマンド、及び128バむトのバツ
フア内のカツドワヌド・アドレス、絶察アドレ
ス・ビツト2527が含たれる。デヌタ転送がそれ
に続いお行なわれ、必ず敎数個のカツドワヌドを
衚す぀ず぀の増分で行なわれる。SCDB制埡装
眮はコマンド及びデヌタ転送をチダネル・クロツ
ク速床で受け取り、チダネル・クロツク速床で制
埡情報を圓該の各レゞスタにロヌドし、デヌタを
遞択された蚘憶チダネル・デヌタ・バツフアにロ
ヌドする。デヌタは、カツドワヌド・アドレスで
識別されるカツドワヌドから順に蚘憶チダネル・
デヌタ・バツフアにロヌドされる。SCDB制埡装
眮は、最埌のデヌタ転送の次のサむクルで転送゚
コヌをドロツプするこずにより、チダネル・デヌ
タ・バツフアに銖尟よく完了したこずを通知す
る。次いで、チダネル・デヌタ・バツフアが共甚
チダネル・プロセツサに、デヌタ転送が銖尟よく
完了したこずを通知する。共甚チダネル・プロセ
ツサが、アドレスキヌぞのコマンドずアドレス
の耇数サむクル転送によ぀お、蚘憶システムにチ
ダネル蚘憶装眮蚘憶芁求を出す。サむクルのコ
マンドアドレス転送がチダネル・クロツク速床
で行なわれる。最初の転送には、共甚チダネル・
プロセツサSCHPバツフア識別、L3蚘憶装
眮蚘憶芁求、及び蚘憶アドレス・チ゚ツク境界
ACBず蚘憶キヌ怜査が必芁かどうかの指瀺が
含たれる。第の転送には、絶察アドレスの䜎䜍
ビツト1631が含たれる。その次の転送には、絶
察アドレスの高䜍ビツト15が含たれ、そのう
ち15がL3䞻蚘憶装眮にず぀お意味がある。
最埌の転送には、チダネル蚘憶キヌ、アドレス限
界チ゚ツク制埡、蚘憶キヌ及びACBチ゚ツク・
オヌバヌラむド、及びビツトの蚘憶フむヌルド
長が含たれる。アドレスキヌはチダネル蚘憶装
眮芁求をチダネル・クロツク速床で受け取る。最
埌の転送の埌、チダネル蚘憶装眮芁求保留䞭ラツ
チがチダネル・クロツク速床でセツトされ、チダ
ネル芁求がプロセツサ・クロツクに倉換される。
準安定でなくな぀たずき、SHCPバツフア識別、
チダネル蚘憶装眮芁求及びメモリ・ポヌト識別が
メモリ制埡装眮に転送される。アドレスキヌ
は、メモリ・マツピングによ぀お絶察アドレスを
物理アドレスに倉換し、指瀺された蚘憶フむヌル
ド長に察する停止アドレスたたは終了フむヌル
ド・アドレスを蚈算する。アドレスキヌは、開
始アドレスずフむヌルド長を甚いお、どのL2半
行がこの蚘憶芁求によ぀お倉曎されおいるかを瀺
すビツトを、各64バむトの半行ごずにビツトず
぀、蚈ビツト生成する。これらのビツトは、
L2絶察アドレスのアドレス・ビツト䜍眮27ず28
に挿入される。ビツト27が“”の堎合、䞊䜍半
行が倉曎されたこずを瀺し、ビツト28が“”の
堎合は䞋䜍半行が倉曎されたこずを瀺す。メモリ
制埡装眮は、蚘憶チダネル・デヌタ・バツフア識
別、蚘憶装眮芁求、郚分完党L3メモリ行指瀺、
及びメモリ・ポヌト識別を受け取り、その芁求が
別々にL2キダツシナ・ミニ・デむレクトリ及び
蚘憶キヌ・アレむに察する優先順䜍に入る。L2
ミニ・デむレクトリに察する珟圚掻動状態の芁求
がない堎合は、このチダネル蚘憶装眮芁求が優先
順䜍によ぀お遞択されるず、L2キダツシナ䞭に
その行があるかどうか調べるコマンドをL2ミ
ニ・デむレクトリに転送させる。アドレスキヌ
は、圓該のアドレスをL2ミニ・デむレクトリに
転送するよう指什される。蚘憶キヌ・アレむに察
する珟圚掻動状態の芁求がない堎合は、このチダ
ネル蚘憶装眮芁求が優先順䜍によ぀お遞択される
ず、アドレスキヌSHCPコマンド・バツフア内
のチダネル蚘憶装眮芁求ず関連するアドレス怜査
及び保護チ゚ツクを実行するコマンドをアドレ
スキヌに転送させる。アドレスキヌは、これ
らのメモリ制埡装眮SHCPコマンドを受け取る
ず、圓該のSHCPコマンド・バツフアを䜿぀お、
どのアドレツシング及び保護チ゚ツクを適甚すべ
きかを決定し、遞択された蚘憶装眮アドレスを
L2ミニ・デむレクトリに転送する。SHCPコマ
ンドが蚘憶キヌ・アレむに察するアクセス暩を獲
埗するず、アドレスキヌ動䜜終了がメモリ制埡
装眮に戻される。圓該のアドレツシング及び保護
チ゚ツクが実行され、アクセス䟋倖が発生しない
堎合、チダネル蚘憶芁求の結果、芁求されたL3
メモリ行を含む4Kバむトのペヌゞの参照ビツト
及び倉曎ビツトが“”にセツトされる。アドレ
ツシング及び保護チ゚ツクの結果がメモリ制埡装
眮に戻される。L2キダツシナ・ミニ・デむレク
トリは、メモリ制埡装眮コマンドずアドレスキ
ヌ・アドレスを受け取るず、セツト連想匏に探玢
されお、L2キダツシナ・ヒツトをもたらす。L2
キダツシナ状況がメモリ制埡装眮に戻される。メ
モリ制埡装眮は、L2ミニ・デむレクトリ状況ず
アドレスキヌ状況を受け取るず、アクセス䟋倖
が存圚しない堎合、チダネル芁求をメモリ優先順
䜍に入れる。この堎合、L2キダツシナ・ミニ・
デむレクトリ探玢によ぀おL2ヒツトが指瀺され
る。ただし、L2ミニ・デむレクトリが停぀おL2
キダツシナ内に行が存圚するず指瀺するこずがあ
るので、必芁なメモリ・ポヌトを割り振らなけれ
ばならない。メモリ制埡装眮は、優先順䜍によ぀
お遞択されるず、むンペヌゞ・バツフアアりト
ペヌゞ・バツフアの察を含めお資源を割り振り、
その芁求を掻動化する。アドレスキヌは、遞択
されたSHCPコマンド・バツフア・アドレスを
BSU制埡装眮に転送するよう指什される。遞択
された蚘憶チダネル・デヌタ・バツフア
SCDBからのチダネルL2キダツシナの蚘憶を
実行するコマンドがBSU制埡装眮に送られる。
アドレスキヌは、L2キダツシナ・ミスの堎合、
遞択されたL3物理アドレスをBSU制埡装眮に転
送する。L2キダツシナ行の曞蟌みのための蚘憶
バむト・フラグを生成させるため、チダネル蚘憶
の停止アドレスず開始アドレスもBSU制埡装眮
に転送される。BSU制埡装眮は、メモリ制埡装
眮からチダネルL2蚘憶コマンドを受け取り、ア
ドレスキヌから必芁なアドレスを受け取り、そ
れらを珟蚘憶装眮動䜜のために保持する。BSU
制埡装眮は、コマンド、停止アドレス及び開始ア
ドレスをSCDB制埡装眮に転送し、むンペヌゞ・
バツフア蚘憶バむト・フラグの生成及びロヌド
を、蚘憶チダネル・デヌタ・バツフアからのデヌ
タ転送ず同期させる。SCDB制埡装眮は、チダネ
ルL2蚘憶コマンド、蚘憶チダネル・デヌタ・バ
ツフア識別、停止アドレス及び開始アドレスを受
け取り、遞択された蚘憶チダネル・デヌタ・バツ
フアの内容の読取りを始める。チダネルL2蚘憶
動䜜では、実際に蚘憶されおいるバむト数がいく
らであろうず、SCDBは垞に蚘憶チダネル・デヌ
タ・バツフアからの128バむトをL2デヌタ・フロ
ヌに転送する。カツドワヌド及びから始た぀
お巊から右ぞL2キダツシナ・むンペヌゞ・バツ
フアに察しお32バむトの転送が回行なわれる。
最初の蚘憶チダネル・デヌタ・バツフアの読取り
ず䞊行しお、メモリ制埡装眮は、チダネルL2キ
ダツシナの蚘憶を実行するコマンドをL2制埡装
眮に転送する。アドレスキヌは、遞択された
SHCPコマンド・バツフア・アドレスをL2制埡
装眮に転送するよう指什される。アドレスキヌ
が、L2キダツシナ行半行修食子を含む倉曎され
たL2絶察アドレスをL2制埡装眮に転送する。L2
制埡装眮はメモリ制埡装眮コマンドを受け取り、
L2キダツシナ・サヌビス優先順䜍によ぀お遞択
された埌、アドレスキヌ・アドレスを䜿぀お
L2キダツシナ・デむレクトリを探玢する。蚂正
䞍胜蚘憶装眮゚ラヌ指瀺が掻動状態のプロセツ
サ・むンペヌゞ凍結レゞスタ及び回線保留レゞス
タが、チダネルL2蚘憶行アドレスずの䞀臎が芋
られるかどうか比范される。䞀臎が生じた堎合、
匷制的にL2キダツシナ・ミス状況になり、チダ
ネル芁求がL3蚘憶装眮にアクセスする。チダネ
ルL2蚘憶コマンドがBSU制埡装眮に転送され、
コマンド回答がメモリ制埡装眮に転送される。デ
むレクトリ探玢の結果、L2キダツシナ・ミスず
なる。アドレスキヌに情報は転送されない。続
いおL2キダツシナ行状況がBSU制埡装眮ずメモ
リ制埡装眮に転送される。L2キダツシナ・ミス
のため、L1状況アレむの比范は阻止される。メ
モリ制埡装眮は、L2キダツシナ・ミスずいうL2
キダツシナ行状況を受け取る。メモリ制埡装眮
は、BSU制埡装眮が芁求されたデヌタを䞻蚘憶
装眮に蚘憶しなければならないこずを知぀お、こ
のチダネル芁求に関連するメモリ・ポヌトのロツ
クを保持する。L2キダツシナ状況を知る前に、
L2キダツシナに察するアクセスを開始するため、
コマンドずアドレスがBSU制埡装眮に転送され
る。これは䞞行蚘憶であり、キダツシナ・セツ
トはむンタヌリヌブされおいるので、L2キダツ
シナ・セツトを䜿぀お、L2キダツシナ行の曞蟌
みができるようにアドレス・ビツト25ず26を操䜜
しなければならない。L2キダツシナ・セツトず、
L2ミスずいうL2キダツシナ行状況を受け取るず、
䞞行曞蟌みが取り消される。BSU制埡装眮は、
L2キダツシナ・ミスのため、新しいコマンド、
停止アドレス及び開始アドレスをSCDB制埡装眮
に転送する。SCDB制埡装眮は、チダネルL3蚘憶
コマンド、蚘憶チダネル・デヌタ・バツフア識
別、停止アドレス及び開始アドレスを受け取り、
遞択された蚘憶チダネル・デヌタ・バツフアの内
容の読取りを始める。チダネルL3蚘憶動䜜では、
SCDBは、必芁なカツドワヌドだけを、埌でL3蚘
憶装眮に転送すべく蚘憶チダネル・デヌタ・バツ
フアからL2デヌタ・フロヌに転送する。カツド
ワヌドの転送は開始アドレスから始たり、停止ア
ドレスたで順次進行する。BSU制埡装眮はメモ
リ・ポヌトを遞択し、蚘憶チダネル・デヌタ・バ
ツフアから最初のカツドワヌドがL2デヌタ・フ
ロヌ䞊にラツチされサむクル前に、コマンドず
アドレスをメモリ・カヌドに転送する。次いで、
BSU装眮は、圓該数のカツドワヌドを蚘憶チダ
ネル・デヌタ・バツフアからL3むンタヌプヌ
ス・レゞスタを介しおL3メモリにゲヌトする。
遞択されたメモリ・ポヌトに最埌のデヌタが転送
された埌、BSU制埡装眮はメモリ制埡装眮に動
䜜終了を転送する。メモリ制埡装眮は、䞞行蚘
憶が進行䞭の堎合、BSU動䜜終了に基づいおメ
モリ・ポヌトを解攟しお、メモリ・ポヌトに察す
るオヌバヌラツプしたアクセスを可胜にし、その
チダネル芁求に察する動䜜終了をアドレスキヌ
に転送する。䞞行蚘憶が進行䞭でない堎合、メ
モリ制埡装眮は、遞択されたメモリ・ポヌトから
L3䜿甚䞭がドロツプされるのを埅぀おからL3メ
モリ・ポヌトを解攟するが、BSU動䜜終了に基
づいおそのチダネル芁求に察する動䜜終了をアド
レスキヌに転送する。アドレスキヌは、メモ
リ制埡装眮から動䜜終了を受け取るず、その指瀺
をチダネル・クロツク速床に倉換し、「SHCP芁
求クリヌンで完了」状況で共甚チダネル・プロセ
ツサに応答する。
3.2.3 蚘憶装眮蚘憶、128バむト、アクセス
䟋倖なし、L2Mデむレクトリ・ミス 共甚チダネル・プロセツサが、段階動䜜によ
぀お蚘憶システムにチダネル蚘憶装眮蚘憶芁求を
出す。蚘憶デヌタはたず蚘憶チダネル・デヌタ・
バツフアに転送される。デヌタ転送が銖尟よく完
了した埌、実際の蚘憶装眮動䜜を開始するための
コマンドずアドレスがアドレスキヌに転送され
る。共甚チダネル・プロセツサは、チダネル・デ
ヌタ・バツフアにバむトの双方向デヌタ・むン
タヌプヌスを暪切぀おデヌタをSCDB制埡装眮
にチダネル・クロツク速床で転送するよう芁求す
るこずにより、チダネル蚘憶装眮蚘憶芁求を開始
する。むンタヌプヌス䞊の最初の転送には、蚘
憶チダネル・デヌタ・バツフア識別、取出しコマ
ンドたたは蚘憶コマンド、及び128バむトのバツ
フア内のカツドワヌド・アドレス、絶察アドレ
ス・ビツト2527が含たれる。デヌタ転送がそれ
に続いお行なわれ、必ず敎数個のカツドワヌドを
衚す぀ず぀の増分で行なわれる。SCDB制埡装
眮はコマンド及びデヌタ転送をチダネル・クロツ
ク速床で受け取り、チダネル・クロツク速床で制
埡情報を圓該の各レゞスタにロヌドし、デヌタを
遞択された蚘憶チダネル・デヌタ・バツフアにロ
ヌドする。デヌタは、カツドワヌド・アドレスで
識別されたカツドワヌドから順に蚘憶チダネル・
デヌタ・バツフアにロヌドされる。SCDB制埡装
眮は、最埌のデヌタ転送の次のサむクルで転送゚
コヌをドロツプするこずにより、チダネル・デヌ
タ・バツフアに銖尟よく完了したこずを通知す
る。次いで、チダネル・デヌタ・バツフアが共甚
チダネル・プロセツサに、デヌタ転送が銖尟よく
完了したこずを通知する。共甚チダネル・プロセ
ツサが、アドレスキヌぞのコマンドずアドレス
の耇数サむクル転送によ぀お、蚘憶システムにチ
ダネル蚘憶装眮蚘憶芁求を出す。サむクルのコ
マンドアドレス転送がチダネル・クロツク速床
で行なわれる。最初の転送には、共甚チダネル・
プロセツサSCHPバツフア識別、L3蚘憶装
眮蚘憶芁求、及び蚘憶アドレス・チ゚ツク境界
ACBず蚘憶キヌ怜査が必芁かどうかの指瀺が
含たれる。第の転送には、絶察アドレスの䜎䜍
ビツト1631が含たれる。その次の転送には、絶
察アドレスの高䜍ビツト15が含たれ、そのう
ち15がL3䞻蚘憶装眮にず぀お意味がある。
最埌の転送には、チダネル蚘憶キヌ、アドレス限
界チ゚ツク制埡、蚘憶キヌ及びACBチ゚ツク・
オヌバヌラむド、及びビツトの蚘憶フむヌルド
長が含たれる。アドレスキヌはチダネル蚘憶装
眮芁求をチダネル・クロツク速床で受け取る。最
埌の転送の埌、チダネル蚘憶装眮芁求保留䞭ラツ
チがチダネル・クロツク速床でセツトされ、チダ
ネル芁求がプロセツサ・クロツクに倉換される。
準安定でなくな぀たずき、SHCPバツフア識別、
チダネル蚘憶装眮芁求及びメモリ・ポヌト識別が
メモリ制埡装眮に転送される。アドレスキヌ
は、メモリ・マツピングによ぀お絶察アドレスを
物理アドレスに倉換し、指瀺された蚘憶フむヌル
ド長に察する停止アドレスたたは終了フむヌル
ド・アドレスを蚈算する。アドレスキヌは、開
始アドレスずフむヌルド長を甚いお、どのL2半
行がこの蚘憶芁求によ぀お倉曎されおいるかを瀺
すビツトを、各64バむトの半行ごずにビツトず
぀、蚈ビツト生成する。これらのビツトは、
L2絶察アドレスのアドレス・ビツト䜍眮27ず28
に挿入される。ビツト27が“”の堎合、䞊䜍半
行が倉曎されたこずを瀺し、ビツト28が“”の
堎合は䞋䜍半行が倉曎されたこずを瀺す。メモリ
制埡装眮は、蚘憶チダネル・デヌタ・バツフア識
別、蚘憶装眮芁求、郚分完党L3メモリ行指瀺、
及びメモリ・ポヌト識別を受け取り、その芁求が
別々にL2キダツシナ・ミニ・デむレクトリ及び
蚘憶キヌ・アレむに察する優先順䜍に入る。L2
ミニ・デむレクトリに察する珟圚掻動状態の芁求
がない堎合は、このチダネル蚘憶装眮芁求が優先
順䜍によ぀お遞択されるず、L2キダツシナ䞭に
その行があるかどうか調べるコマンドをL2ミ
ニ・デむレクトリに転送させる。アドレスキヌ
は、圓該のアドレスをL2ミニ・デむレクトリに
転送するよう指什される。蚘憶キヌ・アレむに察
する珟圚掻動状態の芁求がない堎合は、このチダ
ネル蚘憶装眮芁求が優先順䜍によ぀お遞択される
ず、アドレスキヌSHCPコマンド・バツフア内
のチダネル蚘憶装眮芁求ず関連するアドレス怜査
及び保護チ゚ツクを実行するコマンドをアドレ
スキヌに転送させる。アドレスキヌは、これ
らのメモリ制埡装眮SHCPコマンドを受け取る
ず、圓該のSHCPコマンド・バツフアを䜿぀お、
どのアドレツシング及び保護チ゚ツクを適甚すべ
きかを決定し、遞択された蚘憶装眮アドレスを
L2ミニ・デむレクトリに転送する。SHCPコマ
ンドが蚘憶キヌ・アレむに察するアクセス暩を獲
埗するず、アドレスキヌ動䜜終了がメモリ制埡
装眮に戻される。圓該のアドレツシング及び保護
チ゚ツクが実行され、アクセス䟋倖が発生しない
堎合、チダネル蚘憶芁求の結果、芁求されたL3
メモリ行を含む4Kバむトのペヌゞの参照ビツト
及び倉曎ビツトが“”にセツトされる。アドレ
ツシング及び保護チ゚ツクの結果がメモリ制埡装
眮に戻される。L2キダツシナ・ミニ・デむレク
トリは、メモリ制埡装眮コマンドずアドレスキ
ヌ・アドレスを受け取るず、セツト連想匏に探玢
されお、L2キダツシナ・ミスをもたらす。L2キ
ダツシナ状況がメモリ制埡装眮に戻される。メモ
リ制埡装眮は、L2ミニ・デむレクトリ状況ずア
ドレスキヌ状況を受け取るず、アクセス䟋倖が
存圚しない堎合、チダネル芁求をメモリ優先順䜍
に入れる。この堎合、L2キダツシナ・ミニ・デ
むレクトリ探玢によ぀おL2ミスが指瀺される。
これは、垞にL2ミニ・デむレクトリの探玢時の
L3キダツシナ行状況の真の指瀺なので、必芁な
メモリ・ポヌトを割り振らなければならない。メ
モリ制埡装眮は、優先順䜍によ぀お遞択される
ず、むンペヌゞ・バツフアアりトペヌゞ・バツ
フアの察を含めお資源を割り振り、その芁求を掻
動化する。アドレスキヌは、遞択されたSHCP
コマンド・バツフア・アドレスをBSU制埡装眮
に転送するよう指什される。遞択された蚘憶チダ
ネル・デヌタ・バツフアSCDBからのチダネ
ルL3蚘憶装眮の蚘憶を実行するコマンドがBSU
制埡装眮に送られる。アドレスキヌは、遞択さ
れたL3物理アドレスをBSU制埡装眮に転送する。
L3蚘憶装眮ぞのカツドワヌド転送数を識別する
ため、チダネル蚘憶の停止アドレスず開始アドレ
スもBSU制埡装眮に転送される。BSU制埡装眮
は、メモリ制埡装眮からチダネルL3蚘憶コマン
ドを受け取り、アドレスキヌから必芁なアドレ
スを受け取り、それらを珟蚘憶装眮動䜜のために
保持する。BSU制埡装眮は、コマンド、停止ア
ドレス及び開始アドレスをSCDB制埡装眮に転送
する。BSU制埡装眮は、L2キダツシナ・ミスの
ための、新しいコマンド、停止アドレス及び開始
アドレスをSCDB制埡装眮に転送する。SCDB制
埡装眮は、チダネルL3蚘憶コマンド、蚘憶チダ
ネル・デヌタ・バツフア識別、停止アドレス及び
開始アドレスを受け取り、遞択された蚘憶チダネ
ル・デヌタ・バツフアの内容の読取りを始める。
チダネルL3蚘憶動䜜では、SCDBは、必芁なカツ
ドワヌドだけを、埌でL3蚘憶装眮に転送すべく
蚘憶チダネル・デヌタ・バツフアからL2デヌ
タ・フロヌに転送する。カツドワヌドの転送は開
始アドレスから始たり、停止アドレスたで順次進
行する。BSU制埡装眮はメモリ・ポヌトを遞択
し、蚘憶チダネル・デヌタ・バツフアから最初の
カツドワヌドがL2デヌタ・フロヌ䞊にラツチさ
れるサむクル前に、コマンドずアドレスをメモ
リ・カヌドに転送する。次いで、BSU装眮は、
圓該数のカツドワヌドを蚘憶チダネル・デヌタ・
バツフアからL3むンタヌプヌス・レゞスタを
介しおL3メモリにゲヌトする。遞択されたメモ
リ・ポヌトに最埌のデヌタが転送された埌、
BSU制埡装眮はメモリ制埡装眮に動䜜終了を転
送する。メモリ制埡装眮は、䞞行蚘憶が進行䞭
の堎合、BSU動䜜終了に基づいおメモリ・ポヌ
トを解攟しお、メモリ・ポヌトに察するオヌバヌ
ラツプしたアクセスを可胜にし、そのチダネル芁
求に察する動䜜終了をアドレスキヌに転送す
る。䞞行蚘憶が進行䞭でない堎合、メモリ制埡
装眮は、遞択されたメモリ・ポヌトからL3䜿甚
䞭がドロツプされるのを埅぀おからL3メモリ・
ポヌトを解攟するが、BSU動䜜終了に基づいお
そのチダネル芁求に察する動䜜終了をアドレス
キヌに転送する。アドレスキヌは、メモリ制埡
装眮から動䜜終了を受け取るず、その指瀺をチダ
ネル・クロツク速床に倉換し、「SHCP芁求クリ
ヌンで完了」状況で共甚チダネル・プロセツサに
応答する。
3.3 チダネル蚘憶装眮コマンド 3.3.1 L4行ぞの蚘憶チダネル・デヌタ・バツフア
転送 甚途 チダネル入出力装眮から拡匵蚘憶機構
ぞの盎接デヌタ転送の370−XAサポヌト。蚱可
及び保護チ゚ツクがチダネル・マむクロコヌドに
よ぀お行なわれる。チダネル・マむクロコヌド
は、このコマンドを出す前に、チダネル・コマン
ド・ワヌドのデヌタ・アドレス・フむヌルドで指
瀺されたL4拡匵蚘憶機構ブロツク番号が構成内
で利甚できるこずを確認しなければならない。拡
匵蚘憶機構ブロツク番号は、マむクロコヌドによ
぀おL4拡匵蚘憶機構の絶察アドレスに倉換され
なければならない。このアドレスがひずたび生成
されるず、蚘憶システムに䟛絊され、L4アドレ
ス・ビツト24が蚘憶装眮のアドレス・ビツト
䜍眮24に入れられる。
蚘憶コマンドの説明 このコマンドは、共甚チダネル・プロセツサ
に、デヌタを入出力装眮からチダネル・サブシス
テムを介しおL4拡匵蚘憶機構に移動させる。こ
のコマンドは、L4拡匵蚘憶機構の128バむトのデ
ヌタを、遞択された蚘憶チダネル・デヌタ・バツ
フアから、この蚘憶装眮コマンド䞭で指定された
L4絶察アドレスに移すように蚭蚈されおいる。
このL4絶察アドレスは128バむトの境界䞊になけ
ればならない。このコマンドず、L3䞻蚘憶装眮
ぞの128バむト・チダネル蚘憶装眮蚘憶コマンド
の重芁な違いは、デヌタの宛先が異なるこず、及
びL4拡匵蚘憶機構の堎合には蚘憶サブシステム
偎でアドレス怜査及び保護チ゚ツクが必芁でない
こずだけである。
蚘憶装眮コマンドの実行 共甚チダネル・プロセツサは、チダネル・デヌ
タ・バツフアに、バむトの双方向デヌタ・むン
タヌプヌスを暪切぀おSCDB制埡装眮にデヌタ
をチダネル・クロツク速床で転送するよう芁求す
るこずにより、L4行ぞのチダネル・バツフア転
送コマンドを開始する。むンタヌプヌス䞊の最
初の転送には、蚘憶チダネル・デヌタ・バツフア
識別、取出しコマンドたたは蚘憶コマンド、及び
128バむトのバツフア内のカツドワヌド・アドレ
ス、絶察アドレス・ビツト2527■000■でなけ
ればならないが含たれる。続いお16回のデヌタ
転送が行なわれる。SCDB制埡装眮はコマンド及
びデヌタ転送をチダネル・クロツク速床で受け取
り、チダネル・クロツク速床で制埡情報を圓該の
レゞスタにロヌドし、デヌタを遞択された蚘憶チ
ダネル・デヌタ・バツフアにロヌドする。デヌタ
は、カツドワヌド・アドレスで識別されるカツド
ワヌドから順に蚘憶チダネル・デヌタ・バツフア
にロヌドされる。SCDB制埡装眮は、最埌のデヌ
タ転送のサむクル埌に転送゚コヌをドロツプす
るこずにより、銖尟よく完了したこずをチダネ
ル・デヌタ・バツフアに通知する。次いでチダネ
ル・デヌタ・バツフアは、デヌタ転送が銖尟よく
完了したこずを共甚チダネル・プロセツサに通知
する。共甚チダネル・プロセツサが、アドレス
キヌぞのコマンドずアドレスの耇数サむクル転送
によ぀お、蚘憶システムにチダネル蚘憶装眮コマ
ンドを出す。サむクルのコマンドアドレス転
送がチダネル・クロツク速床で行なわれる。最初
の転送には、共甚チダネル・プロセツサ
SCHPバツフア識別、及びL4蚘憶機構ぞのチ
ダネル・バツフア転送コマンドが含たれる。第
の転送には、絶察アドレスの䜎䜍ビツト1631が
含たれる。そのうち、1624がL4拡匵蚘憶機構
にず぀お意味がある。アドレス・ビツト2531は
れロでなければならない。その次の転送には、絶
察アドレスの高䜍ビツト15が含たれ、そのう
ち15がL4拡匵蚘憶機構にず぀お意味がある。
最埌の転送には、ビツトの蚘憶フむヌルド長が
含たれる。フむヌルド長は長さ128バむトに指定
しなければならない。アドレスキヌはチダネル
蚘憶装眮コマンドをチダネル・クロツク速床で受
け取る。最埌の転送の埌、チダネル蚘憶装眮芁求
保留䞭ラツチがチダネル・クロツク速床でセツト
され、チダネル・コマンドがプロセツサ・クロツ
クに倉換される。準安定でなくな぀たずき、
SHCPバツフア識別、チダネル蚘憶装眮コマンド
及及びメモリ・ポヌト識別がメモリ制埡装眮に転
送される。メモリ制埡装眮は、蚘憶チダネル・デ
ヌタ・バツフア識別、L4行ぞのチダネル・バツ
フア転送蚘憶装眮コマンド、及びL4メモリ・ポ
ヌト識別を受け取り、その芁求の蚘憶キヌアレむ
に察する優先順䜍に入る。この優先順䜍経路は、
メモリ制埡装眮がアドレスキヌによ぀おこれが
有効な芁求であるこずを確認できるようにするの
に䜿甚される。蚘憶キヌ・アレむに察する珟圚掻
動状態の芁求がない堎合は、このチダネル蚘憶装
眮芁求が優先順䜍によ぀お遞択されるず、アドレ
スキヌSHCPコマンド・バツフア内のチダネル
蚘憶装眮コマンドに関連する劥圓性状況を転送す
るコマンドをアドレスキヌに転送させる。アド
レスキヌは、このメモリ制埡装眮SHCPコマン
ドを受け取るず、動䜜終了でメモリ制埡装眮に応
答する。SHCP蚘憶装眮コマンドの劥圓性状況が
メモリ制埡装眮に転送される。メモリ制埡装眮
は、アドレスキヌ状況を受け取るず、それが有
効なコマンドである堎合、そのチダネル・コマン
ドをメモリ優先順䜍に入れる。メモリ制埡装眮
は、優先順䜍によ぀お遞択されるず、必芁な資源
を割り振り、そのコマンドを掻動化する。アドレ
スキヌは、遞択されたSHCPコマンド・バツフ
ア・アドレスをBSU制埡装眮に転送するよう指
什される。遞択された蚘憶チダネル・デヌタ・バ
ツフアSCDBからの䞞行L4蚘憶機構の蚘憶
を実行するコマンドがBSU制埡装眮に送られる。
アドレスキヌは、遞択されたL4絶察アドレス
ずカヌド察の遞択をBSU制埡装眮に転送する。
BSU制埡装眮は、メモリ制埡装眮からL4行ぞの
チダネル・バツフア転送コマンドを受け取り、ア
ドレスキヌからL4絶察アドレスずL4カヌド察
の遞択を受け取る。BSU制埡装眮は、コマンド
をSCDB制埡装眮に転送する。SCDB制埡装眮
は、L4行ぞのチダネル・バフア転送コマンド、
蚘憶チダネル・デヌタ・バツフア識別を受け取
り、遞択された蚘憶チダネル・デヌタ・バツフア
の内容の読取りを開始する。SCDB制埡装眮は、
蚘憶チダネル・デヌタ・バツフアからカツドワヌ
ドをからたで順次転送する。BSU制埡装眮
は、コマンドずアドレスをL2デヌタ・フロヌを
介しおL4メモリ・ポヌトに転送するこずにより、
L4蚘憶機構ぞの128バむトの蚘憶を開始する。次
いでBSU制埡装眮は、SCDB制埡装眮からL4ã‚€
ンタヌプヌス・レゞスタを介しおL4メモリぞ
のデヌタ転送をゲヌトする。BSU制埡装眮は、
遞択されたL4メモリ・カヌド察に察する最埌の
デヌタ転送の埌、メモリ制埡装眮に動䜜終了を転
送する。メモリ制埡装眮は、BSU制埡装眮から
動䜜終了を受け取るず、アドレスキヌにそのチ
ダネル芁求に察する動䜜終了を転送し、䞞行蚘
憶が進行䞭であるこずを知぀お、BSU動䜜終了
に基づいおL4メモリ・ポヌトを遅れお解攟しお、
メモリ・ポヌトに察する蚱容最倧オヌバヌラツ
プ・アクセスを可胜にする。アドレスキヌは、
メモリ制埡装眮から動䜜終了を受け取るず、その
指瀺をチダネル・クロツク速床に倉換し、共甚チ
ダネル・プロセツサに「SHCP芁求クリヌンで完
了」状況で応答する。
3.3.2 蚘憶チダネル・デヌタ・バツフアぞのL4
行転送 甚途 拡匵蚘憶機構からチダネル入出力装眮
ぞの盎接デヌタ転送の370−XAサポヌト。蚱可
及び保護チ゚ツクがチダネル・マむクロコヌドに
よ぀お行なわれる。チダネル・マむクロコヌド
は、このコマンドを出す前に、チダネル・コマン
ド・ワヌドのデヌタ・アドレス・フむヌルドで指
定されたL4拡匵蚘憶機構ブロツク番号が構成内
で利甚できるこずを確認しなければならない。拡
匵蚘憶機構ブロツク番号は、マむクロコヌドによ
぀おL4拡匵蚘憶機構の絶察アドレスに倉換され
なければならない。このアドレスがひずたび生成
されるず、蚘憶システムに䟛絊され、L4アドレ
ス・ビツト24が蚘憶装眮のアドレス・ビツト
䜍眮24に入れられる。
蚘憶コマンドの説明 このコマンドは、共甚チダネル・プロセツサ
に、デヌタをL4拡匵蚘憶機構からチダネル・サ
ブシステムを介しお入出力装眮に移動させる。こ
のコマンドは、L4拡匵蚘憶機構の128バむトのデ
ヌタを、128バむトの境界䞊の指定されたL4絶察
アドレスから、遞択された蚘憶チダネル・デヌ
タ・バツフアに移すように蚭蚈されおいる。その
埌、共甚チダネル・プロセツサは、蚘憶チダネ
ル・デヌタ・バツフアをチダネル・サブシステム
にアンロヌドするこずができる。このコマンド
ず、L3䞻蚘憶装眮からの128バむト・チダネル蚘
憶装眮取出しコマンドの重芁な違いは、デヌタの
䟛絊元が異なるこず、及びL4拡匵蚘憶機構の堎
合には蚘憶サブシステム偎でアドレス怜査及び保
護チ゚ツクが必芁でないこずだけである。
蚘憶コマンドの実行 共甚チダネル・プロセツサが、アドレスキヌ
ぞのコマンドずアドレスの耇数サむクル転送によ
぀お、蚘憶システムにチダネル蚘憶装眮コマンド
を出す。サむクルのコマンドアドレス転送が
チダネル・クロツク速床で行なわれる。最初の転
送には、共甚チダネル・プロセツサSCHPバ
ツフア識別、及びチダネル・バツフアぞのL4行
蚘憶装眮転送コマンドが含たれる。第の転送に
は、絶察アドレスの䜎䜍ビツト1631が含たれ
る。そのうち1624がL4拡匵蚘憶機構にず぀お
意味がある。アドレス・ビツト2531はれロでな
ければならない。その次の転送には、絶察アドレ
スの高䜍ビツト15が含たれ、そのうち15
がL4拡匵蚘憶機構にず぀お意味がある。最埌の
転送には、ビツトの蚘憶フむヌルド長が含たれ
る。フむヌルド長は長さ128バむトに指定しなけ
ればならない。アドレスキヌはチダネル蚘憶装
眮コマンドをチダネル・クロツク速床で受け取
る。最埌の転送の埌、チダネル蚘憶装眮芁求保留
䞭ラツチがチダネル・クロツク速床でセツトさ
れ、チダネル・コマンドがプロセツサ・クロツク
に倉換される。準安定でなくな぀たずき、SHCP
バツフア識別、チダネル蚘憶装眮コマンド及びメ
モリ・ポヌト識別がメモリ制埡装眮に転送され
る。メモリ制埡装眮は、蚘憶チダネル・バツフア
識別、チダネル・バツフアぞのL4行転送蚘憶装
眮コマンド、及びL4メモリ・ポヌト識別を受け
取り、その芁求が蚘憶キヌ・アレむに察する優先
順䜍に入る。この優先順䜍経路は、メモリ制埡装
眮がアドレスキヌによ぀おこれが有効な芁求で
あるこずを確認できるようにするのに䜿甚され
る。蚘憶キヌ・アレむに察する珟圚掻動状態の芁
求がない堎合は、このチダネル蚘憶装眮芁求が優
先順䜍によ぀お遞択されるず、アドレスキヌ
SHCPコマンド・バツフア内のチダネル蚘憶装眮
コマンドに関連する劥圓性状況を転送するコマン
ドをアドレスキヌに転送させる。アドレスキ
ヌは、このメモリ制埡装眮SHCPコマンドを受け
取るず、動䜜終了でメモリ制埡装眮に応答する。
SHCP蚘憶装眮コマンドの劥圓性状況がメモリ制
埡装眮に転送される。メモリ制埡装眮は、アドレ
スキヌ状況を受け取るず、それが有効なコマン
ドである堎合、そのチダネル・コマンドをメモリ
優先順䜍に入れる。メモリ制埡装眮は、優先順䜍
によ぀お遞択されるず、必芁な資源を割り振り、
そのコマンドを掻動化する。アドレスキヌは、
遞択されたSHCPコマンド・バツフア・アドレス
をBSU制埡装眮に転送するよう指什される。遞
択された蚘憶チダネル・デヌタ・バツフア
SCDBぞのL4蚘憶機構の䞞行取出しを実行
するコマンドがBSU制埡装眮に送られる。アド
レスキヌは、遞択された絶察アドレスずカヌド
察の遞択をBSU制埡装眮に転送する。BSU制埡
装眮は、メモリ制埡装眮からチダネル・バツフア
ぞのL4行転送コマンドを受け取り、アドレス
キヌからL4絶察アドレスずL4カヌド察の遞択を
受け取る。BSU制埡装眮は、このコマンドを
SCDB制埡装眮に転送する。BSU制埡装眮は、
L2デヌタ・フロヌを介しおコマンドずアドレス
をL4メモリ・ポヌトに転送するこずにより、L4
蚘憶機構の128バむトの取出しを開始する。
SCDB制埡装眮は、チダネル・・バツフアぞのL4
行転送コマンド、蚘憶チダネル・デヌタ・バツフ
ア識別を受け取り、L2キダツシナ・デヌタ・フ
ロヌ機胜からのデヌタを埅぀。SCDB制埡装眮は
転送圓たり16バむトの蚘憶装眮デヌタを期埅す
る。遞択されたL4メモリ・カヌド察は芁求され
た読取りを実行しお、デヌタをL4むンタヌプ
ヌス・レゞスタに枡し、L2デヌタ・フロヌがそ
れを蚘憶チダネル・デヌタ・バツフア機胜に送
る。蚘憶チダネル・デヌタ・バツフアぞの最埌の
デヌタ転送が完了する間に、BSU制埡装眮は動
䜜終了をメモリ制埡装眮に転送する。L4むンタ
ヌプヌス・レゞスタぞのデヌタ転送の間に、ア
ドレスキヌはメモリからの蚂正䞍胜゚ラヌ行を
監芖する。識別されたSHCPバツフアに察する゚
ラヌ状況が蚘録され、芁求完了時に共甚チダネ
ル・プロセツサに転送される。SCDB制埡装眮は
L2デヌタ・フロヌからサむクルごずに16バむ
トず぀L4蚘憶機構デヌタを受け取り、そのデヌ
タを遞択された蚘憶チダネル・デヌタ・バツフア
にプロセツサ・クロツク速床でゲヌトする。メモ
リ制埡装眮は、BSU制埡装眮から動䜜終了を受
け取るず、L4ポヌトを解攟し、そのチダネル芁
求に察する動䜜終了をアドレスキヌに戻す。ア
ドレスキヌは、メモリ制埡装眮から動䜜終了を
受け取るず、L4拡匵蚘憶装眮から取り出された
デヌタがすべお有効な堎合、その指瀺をチダネ
ル・クロツク速床に倉換し、「SHCP芁求クリヌ
ンで完了」状況で共甚チダネル・プロセツサに応
答する。
3.3.3 テスト及びセツト 甚途 チダネルずプロセツサの䞡方が受け
る、䞻蚘憶装眮䜍眮に察する゜フトり゚アでむン
タヌロツクされた曎新。マむクロコヌドは、構成
内の特定プロセツサが静止しおいる堎合、それが
ロツクたたは回線保留をもたない状態に留たるよ
うにしなければならない。そうならないず、静止
プロセツサが、芁求されたL2キダツシナ行にロ
ツク、たたは回線保留をも぀ずき、テスト及びセ
ツト蚘憶装眮コマンドが完了できないので、ロツ
クアりト状態になるこずがある。
蚘憶装眮コマンドの説明 チダネル・マむクロコヌドが、コマンドずバ
むトの境界䞊の絶察アドレス、及びロツク・バむ
トず呌ばれる単䞀デヌタ・バむトを䟛絊する。こ
のロツク・バむトは、぀のフむヌルドを含んで
いる。最初のビツト、すなわちビツトがロツ
ク・ビツトである。そのバむト内の残りのビツ
トは、凊理識別を含んでいる。蚘憶装眮内で芋る
ず、ロツク・ビツトの倀が“”のずきは、関連
する蚘憶フむヌルドが珟圚ロツクされおいず、䜿
甚できるこずを意味する。倀が“”のずきは、
蚘憶フむヌルドがロツクされおいるか、たたはす
でに別の凊理がそれを䜿甚䞭で、その凊理が珟圚
その蚘憶フむヌルドを倉曎しおおり、その内容の
独占的䜿甚を必芁ずしおいるこずを意味する。残
りのビツトは、関連する蚘憶フむヌルドに察す
るロツクの所有者である珟圚のたたは最埌の凊理
を識別する。チダネル・マむクロコヌドがこのコ
マンドを出すずき、その目的は、ロツク・バむト
に関連する蚘憶フむヌルドに察する独占的アクセ
スを獲埗するこずである。マむクロコヌドは、高
䜍ビツトの“”ず芁求偎プロセツサの凊理識別
を䟛絊する。コマンド、絶察アドレス及びロツ
ク・バむトが、蚘憶システムに枡される。ロツ
ク・ビツトの珟状態を知るために、アドレスされ
た蚘憶䜍眮の最近のコピヌが照合される。ロツ
ク・ビツトの倀が“”の堎合、その蚘憶䜍眮に
新しいロツク・バむトが挿入され、新しい倀が共
甚チダネル・プロセツサに戻される。ロツク・ビ
ツトの倀が“”の堎合、その蚘憶䜍眮は倉曎さ
れないたたずなり、元の蚘憶内容が共甚チダネ
ル・プロセツサに戻される。絶察アドレスは、
L2キダツシナ・デむレクトリの探玢に䜿甚され
る。L2ミニ・デむレクトリの探玢の結果、L2キ
ダツシナ・ヒツトずな぀た堎合、L2キダツシナ
内のL3メモリ行のコピヌを陀去しなければなら
ない。そのロツク・バむトを含むL2キダツシナ
行が倉曎されおいる堎合、L2キダツシナ行がL3
䞻蚘憶装眮にフラツシナされおから、テスト及び
セツト動䜜のためにロツク・バむトが取り出され
る。メモリ・ポヌトは共甚䞍胜資源なので、これ
によ぀お、デヌタに察する独占的アクセスが保蚌
される。L2キダツシナ・デむレクトリの項目、
及びL2ミニ・デむレクトリ䞭の察応する項目が
無効にされる。L1状況アレむも探玢され、L1キ
ダツシナ・レベルにそのL2キダツシナ行のコピ
ヌがあればパヌゞされ、圓該のL1状況項目がク
リアされる。続いお、そのロツク・バむトを含む
L3メモリ行がL3䞻蚘憶装眮から遞択された蚘憶
チダネル・デヌタ・バツフアに取り出される。チ
ダネル蚘憶装眮コマンドのフむヌルド長によ぀お
指定される、必芁な数のカツドワヌドだけが蚘憶
装眮から取り出される。このロツク・バむトは、
蚘憶チダネル・デヌタ・バツフアにデヌタをロヌ
ドする前に、その蚘憶䜍眮のロツク・バむトの珟
状態に基づいお条件付きで倉曎される。ロツク・
バむトは無条件でL3䞻蚘憶装眮に再蚘憶される。
共甚チダネル・プロセツサは、最終的に蚘憶チダ
ネル・デヌタ・バツフアから芁求されたデヌタを
獲埗し、凊理識別をテストする。比范の結果コマ
ンドず䞀緒に䟛絊されるロツク・バむトず䞀臎し
た堎合は、芁求偎に察しおロツクが蚱可されたこ
ずを意味し、䞀臎しなか぀た堎合は、䞻蚘憶装眮
から戻されたバむト䞭の凊理識別によ぀お識別さ
れる別の凊理によ぀お、その蚘憶フむヌルが珟圚
ロツクされおいるこずを意味する。
蚘憶装眮コマンドの実行 共甚チダネル・プロセツサは、チダネル・デヌ
タ・バツフアにバむトの双方向デヌタ・むンタ
ヌプヌスを暪切぀おデヌタをSCDB制埡装眮に
チダネル・クロツク速床で転送するよう芁求する
こずにより、テスト及びセツト・コマンドを開始
する。むンタヌプヌス䞊の最初の転送には、蚘
憶チダネル・デヌタ・バツフア識別、取出しコマ
ンドたたは蚘憶コマンド、及び128バむトのバツ
フア内のカツドワヌド・アドレス、絶察アドレ
ス・ビツト2527が含たれる。ロツク・バむトを
含むカツドワヌドを含む回のデヌタ転送がそれ
に続いお行なわれる。SCDB制埡装眮はコマンド
及びデヌタ転送をチダネル・クロツク速床で受け
取り、チダネル・クロツク速床で制埡情報を圓該
の各レゞスタにロヌドし、デヌタを遞択された蚘
憶チダネル・デヌタ・バツフアにロヌドする。デ
ヌタは蚘憶チダネル・デヌタ・バツフア䞭のカツ
ドワヌド・アドレスで識別された䜍眮にロヌドさ
れる。SCDB制埡装眮は、最埌のデヌタ転送の次
のサむクルで転送゚コヌをドロツプするこずによ
り、チダネル・デヌタ・バツフアに銖尟よく完了
したこずを通知する。次いで、チダネル・デヌ
タ・バツフアが共甚チダネル・プロセツサに、デ
ヌタ転送が銖尟よく完了したこずを通知する。共
甚チダネル・プロセツサが、アドレスキヌぞの
コマンドずアドレスの耇数サむクル転送によ぀
お、蚘憶システムにチダネル蚘憶装眮コマンドを
出す。サむクルのコマンドアドレス転送がチ
ダネル・クロツク速床で行なわれる。最初の転送
には、共甚チダネル・プロセツサSCHPバツ
フア識別、テスト及びセツト蚘憶装眮コマンド、
及び蚘憶アドレス・チ゚ツク境界ACBず蚘
憶キヌ怜査が必芁かどうかの指瀺が含たれる。第
の転送には、絶察アドレスの䜎䜍ビツト1631
が含たれる。その次の転送には、絶察アドレスの
高䜍ビツト15が含たれ、そのうち15が
L3䞻蚘憶装眮にず぀お意味がある。最埌の転送
には、チダネル蚘憶キヌ、アドレス限界チ゚ツク
制埡、蚘憶キヌ及びACBチ゚ツク・オヌバヌラ
むド、及びビツトの蚘憶フむヌルド長が含たれ
る。アドレスキヌはチダネル蚘憶装眮コマンド
をチダネル・クロツク速床で受け取る。最埌の転
送の埌、チダネル蚘憶装眮芁求保留䞭ラツチがチ
ダネル・クロツク速床でセツトされ、チダネル・
コマンドがプロセツサ・クロツクに倉換される。
準安定でなくな぀たずき、SHCPバツフア識別、
チダネル蚘憶装眮コマンド及びメモリ・ポヌト識
別がメモリ制埡装眮に転送される。アドレスキ
ヌは、メモリ・マツピングによ぀お絶察アドレス
を論理アドレスに倉換し、指瀺された蚘憶フむヌ
ルド長に察する停止アドレスたたは終了フむヌル
ド・アドレスを蚈算する。メモリ制埡装眮は、蚘
憶チダネル・デヌタ・バツフア識別、蚘憶装眮コ
マンド、及びメモリ・ポヌト識別を受け取り、そ
の芁求が別々にL2キダツシナ・ミニ・デむレク
トリ及び蚘憶キヌ・アレむに察する優先順䜍に入
る。L2ミニ・デむレクトリに察する珟圚掻動状
態の芁求がない堎合は、このチダネル蚘憶装眮芁
求が優先順䜍によ぀お遞択されるず、L2キダツ
シナ䞭にその行があるかどうか調べるコマンドを
L2ミニ・デむレクトリに転送される。アドレ
スキヌは、圓該のアドレスをL2ミニ・デむレ
クトリに転送するよう指什される。蚘憶キヌ・ア
レむに察する珟圚掻動状態の芁求がない堎合は、
このチダネル蚘憶装眮芁求が優先順䜍によ぀お遞
択されるず、アドレスキヌSHCPコマンド・バ
ツフア内のチダネル蚘憶装眮芁求ず関連するアド
レス怜査及び保護チ゚ツクを実行するコマンドを
アドレスキヌに転送させる。アドレスキヌ
は、これらのメモリ制埡装眮SHCPコマンドを受
け取るず、圓該のSHCPコマンド・バツフアを䜿
぀お、どのアドレツシング及び保護チ゚ツクを適
甚すべきかを決定し、遞択された蚘憶装眮アドレ
スをL2ミニ・デむレクトリに転送する。SHCP
コマンドが蚘憶キヌ・アレむに察するアクセス暩
を獲埗するず、アドレスキヌ動䜜終了がメモリ
制埡装眮に戻される。圓該のアドレツシング及び
保護チ゚ツクが実行され、アクセス䟋倖が発生し
ない堎合、チダネル・テスト及びセツト・コマン
ドの結果、芁求されたL3メモリ行を含む4Kバむ
トのペヌゞの参照ビツト及び倉曎ビツトが“”
にセツトされる。アドレツシング及び保護チ゚ツ
クの結果がメモリ制埡装眮に戻される。L2キダ
ツシナ・ミニ・デむレクトリは、メモリ制埡装眮
コマンドずアドレスキヌ・アドレスを受け取る
ず、セツト連想匏に探玢される。L2ミニ・デむ
レクトリの探玢の結果、次の぀の条件のどちら
かが生じる。L2キダツシナ行状況がメモリ制埡
装眮に戻される。
ケヌス  メモリ制埡装眮は、L2ミニ・デむレクトリ状
況ずアドレスキヌ状況を受け取るず、アクセス
䟋倖が存圚しない堎合、チダネル芁求をメモリ優
先順䜍に入れる。この堎合、L2キダツシナ・ミ
ニ・デむレクトリ探玢によ぀おL2ミスが指瀺さ
れる。これは、垞にL2ミニ・デむレクトリ探玢
時のL3の状況の真の指瀺であるので、必芁なメ
モリ・ポヌトを割り振らなければならない。メモ
リ制埡装眮は、優先順䜍によ぀お遞択されるず、
必芁な資源を割り振り、その芁求を掻動化する。
アドレスキヌは、遞択されたSHCPコマンド・
バツフア・アドレスをBSU制埡装眮に転送する
よう指什される。遞択された蚘憶チダネル・デヌ
タ・バツフアSCDBを甚いおチダネルL3メモ
リのテスト及びセツトを実行するコマンドが
BSU制埡装眮に送られる。アドレスキヌは、
遞択されたL3物理アドレスをBSU制埡装眮に転
送する。蚘憶チダネル・デヌタ・バツフアのロヌ
ドを制埡するため、チダネルL3テスト及びセツ
ト取出しの停止アドレスず開始アドレスもBSU
制埡装眮に転送される。BSU制埡装眮は、メモ
リ制埡装眮からチダネルL3テスト及びセツト・
コマンドを受け取り、アドレスキヌから必芁な
アドレスを受け取り、それらを珟蚘憶装眮動䜜の
ために保持する。BSU制埡装眮は、コマンド及
びアドレスをL2デヌタ・フロヌを介しお必芁な
メモリ・ポヌトに転送するこずにより、L3蚘憶
装眮の取出しを開始する。BSU制埡装眮は、コ
マンド、停止アドレス、開始アドレス及び絶察ア
ドレスのビツト28をSCDB制埡装眮に転送する。
ケヌス  メモリ制埡装眮は、L2ミニ・デむレクトリ状
況ずアドレスキヌ状況を受け取るず、アクセス
䟋倖が存圚しない堎合、チダネル芁求をメモリ優
先順䜍に入れる。この堎合、L2キダツシナ・ミ
ニ・デむレクトリ探玢によ぀おL2ヒツトが指瀺
される。ただし、L2ミニ・デむレクトリが停぀
おL2キダツシナ内に行が存圚するず指瀺するこ
ずがあるので、必芁なメモリ・ポヌトを割り振ら
ねばならない。メモリ制埡装眮は優先順䜍によ぀
お遞択されたずき、むンペヌゞ・バツフアアり
トペヌゞ・バツフアの察を含めお必芁な資源を割
り振り、芁求を掻動化する。チダネル・テスト及
びセツトのために無効化及びフラツシナを実行す
るコマンドがL2制埡装眮に転送される。アドレ
スキヌは遞択されたSHCPコマンド・バツフ
ア・アドレスをL2制埡装眮ずBSU制埡装眮に転
送するよう指瀺される。メモリ制埡装眮は、「倉
曎枈みで非ロツクの堎合アりトペヌゞ・バツフ
ア・アンロヌド、たたは未倉曎で非ロツクの堎合
チダネル・テスト及びセツト」コマンドを蚘憶チ
ダネル・デヌタ・バツフア識別ず䞀緒にBSU制
埡装眮に転送する。蚘憶チダネル・デヌタ・バツ
フアのロヌドを制埡するため、チダネル・テスト
及びL3取出しの停止アドレスず開始アドレスも
BSU制埡装眮に転送される。BSU制埡装眮は、
メモリ制埡装眮から「倉曎枈みで非ロツクの堎合
アりトペヌゞ・バツフア・アンロヌドたたは未倉
曎で非ロツクの堎合チダネル・テスト及びセツ
ト」コマンドを受け取り、アドレスキヌから必
芁なアドレスを受け取り、それらを珟蚘憶装眮動
䜜のために保持する。BSU制埡装眮は次いでL2
状況を埅぀。L2制埡装眮は、チダネル・テスト
及びセツトのためにL2キダツシナ行を無効化し
フラツシナするメモリ制埡装眮コマンドを受け取
り、L2キダツシナ・サヌビス優先順䜍によ぀お
遞択された埌、アドレスキヌのアドレスを䜿぀
おL2キダツシナ・デむレクトリを探玢する。「倉
曎枈みで非ロツクの堎合アりトペヌゞ・バツフ
ア・ロヌド」コマンドがBSU制埡装眮に転送さ
れ、コマンド回答がメモリ制埡装眮に転送され
る。L2キダツシナ・デむレクトリの探玢から、
次の぀の状態のいずれかが生じる。
ケヌス  L2キダツシナ・デむレクトリの探玢でL2キダ
ツシナ・ミスになる。アドレスキヌに情報は枡
されない。続いおL2キダツシナ行状況がBSU制
埡装眮ずメモリ制埡装眮に転送される。L2キダ
ツシナ・ミスのため、匷制的に未倉曎状況にな
る。BSU制埡装眮は未倉曎で非ロツクずいうL2
キダツシナ行状況を受け取り、チダネルL3テス
ト及びセツト取出し動䜜を開始する。BSU制埡
装眮は、コマンドずアドレスをL2デヌタ・フロ
ヌを介しお必芁なメモリ・ポヌトに転送するこず
により、L3蚘憶装眮の取出しを開始する。BSU
制埡装眮は、コマンド、停止アドレス、開始アド
レス及び絶察アドレス・ビツト28をSCDB制埡装
眮に転送する。メモリ制埡装眮は、L2ミスずい
うL2キダツシナ行状況を受け取り、BSU制埡装
眮がチダネルL3テスト及びセツト動䜜を開始し
たこずを知る。
ケヌス  遞択されたL2キダツシナ行に察しおロツクた
たは回線保留が掻動状態である。アドレスキヌ
に情報は転送されない。続いおL2キダツシナ行
状況がBSU制埡装眮ずメモリ制埡装眮に転送さ
れる。BSU制埡装眮は、ロツクずいうL2キダツ
シナ行状況を受け取り、メモリ制埡装眮コマンド
をドロツプする。メモリ制埡装眮は、ロツクずい
うL2キダツシナ行状況を受け取り、珟圚のこの
コマンドの実行を打ち切る。チダネル蚘憶装眮コ
マンドは䞀時保留にな぀おロツク衝突をクリアす
るための時間を䞎え、その埌コマンド党䜓の実行
を詊みお再床メモリ制埡装眮の優先順䜍に入る。
ケヌス  L2キダツシナ・デむレクトリの探玢でL2キダ
ツシナ・ヒツトずなるが、アドレスされたL2キ
ダツシナ行に察しお、プロセツサの、蚘憶装眮蚂
正䞍胜゚ラヌ指瀺を䌎うむンペヌゞ凍結レゞスタ
が掻動状態である。アドレスキヌに情報は転送
されない。続いおL2キダツシナ行状況がBSU制
埡装眮ずメモリ制埡装眮に転送される。匷制的に
未倉曎状況及びL2キダツシナ・ミスになる。
BSU制埡装眮は、未倉曎及び非ロツクずいうL2
キダツシナ行状況を受け取り、チダネルL3テス
ト及びセツト取出し動䜜を開始する。BSU制埡
装眮は、コマンドずアドレスをL2デヌタ・フロ
ヌを介しお必芁なメモリ・ポヌトに転送するこず
により、L3蚘憶装眮取出しを開始する。BSU制
埡装眮は、コマンド、停止アドレス、開始アドレ
ス及び絶察アドレスのビツト28をSCDB制埡装眮
に転送する。メモリ制埡装眮は、L2ミスずいう
L2キダツシナ行状況を受け取り、BSU制埡装眮
がチダネルL3テスト及びセツト動䜜を開始する
こずを知る。
ケヌス  L2キダツシナ・デむレクトリの探玢でL2キダ
ツシナ・ヒツトずなり、キダツシナ行は未倉曎で
ある。L2キダツシナ項目は無効ずマヌクされる。
絶察アドレスずL2キダツシナ・セツトがアドレ
スキヌに転送される。続いおL2キダツシナ行
状況がBSU制埡装眮ずメモリ制埡装眮に転送さ
れる。すべおのL1状況アレむが、無効ずマヌク
されたL2キダツシナ行内に぀のL1キダツシナ
行のコピヌがあるかどうか探玢される。䜎䜍L2
キダツシナ合同匏を䜿぀おL1状況アレむがアド
レスされ、L2キダツシナ・セツトず高䜍合同匏
がL1状況アレむ出力ずの比范察象ずしお䜿甚さ
れる。L1キダツシナのコピヌが芋぀か぀た堎合、
圓該のL1L2アドレス・バスの無効化が芁求さ
れる。アドレス・バスに察する芁求がそのL1キ
ダツシナによ぀お蚱可された埌、L1キダツシナ
のコピヌを無効化するため、L1キダツシナ合同
匏ずL1キダツシナ・セツトが、L1オペランド・
キダツシナずL1呜什キダツシナ甚にそれぞれ
぀ず぀同時に圓該のプロセツサに転送される。ア
ドレスキヌは絶察アドレスずL2キダツシナ・
セツトを受け取る。チダネル動䜜が進行䞭である
こずを知぀お、L2キダツシナ・セツトが圓該の
SHCPアドレス・バツフア䞭でラツチされる。
BSU制埡装眮は、未倉曎及び非ロツクずいうL2
キダツシナ行状況を受け取り、チダネルL3テス
ト及びセツト取出し動䜜を開始する。BSU制埡
装眮は、コマンドずアドレスをL2デヌタ・フロ
ヌを介しお必芁なメモリ・ポヌトに転送するこず
により、L3蚘憶装眮取出しを開始する。BSU制
埡装眮は、コマンド、停止アドレス、開始アドレ
ス及び絶察アドレスのビツト28をSCDB制埡装眮
に転送する。メモリ制埡装眮は、L2ヒツト及び
未倉曎ずいうL2キダツシナ行状況を受け取り、
BSU制埡装眮がチダネルL3テスト及びセツト動
䜜を開始するこずを知る。メモリ制埡装眮は、圓
該のSHCPコマンド・アドレス・バツフアを䜿぀
お、L2ミニ・デむレクトリ䞭の圓該の項目の無
効化を芁求する。
ケヌス  L2キダツシナ・デむレクトリの探玢でL2キダ
ツシナ・ヒツトずなり、キダツシナ行は倉曎枈み
である。L2キダツシナ項目は、その内容がL3äž»
蚘憶装眮に転送䞭なので、無効ずマヌクされる。
絶察アドレスずL2キダツシナ・セツトがアドレ
スキヌに転送される。続いおL2キダツシナ行
状況がBSU制埡装眮ずメモリ制埡装眮に転送さ
れる。すべおのL1状況アレむが、無効ずマヌク
されたL2キダツシナ行内に぀のL1キダツシナ
行のコピヌがあるかどうか探玢される。䜎䜍L2
キダツシナ合同匏を䜿぀おL1状況アレむがアド
レスされ、L2キダツシナ・セツトず高䜍合同匏
がL1状況アレむ出力ずの比范察象ずしお䜿甚さ
れる。L1キダツシナのコピヌが芋぀か぀た堎合、
圓該のL1L2アドレス・バスの無効化が芁求さ
れる。アドレス・バスに察する芁求がそのL1キ
ダツシナによ぀お蚱可された埌、L1キダツシナ
のコピヌを無効化するため、L1キダツシナ合同
匏ずL1キダツシナ・セツトが、L1オペランド・
キダツシナずL1呜什キダツシナ甚にそれぞれ
぀ず぀同時に圓該のプロセツサに転送される。ア
ドレスキヌは絶察アドレスずL2キダツシナ・
セツトを受け取る。チダネル動䜜が進行䞭である
こずを知぀お、L2キダツシナ・セツトが圓該の
SHCPアドレス・バツフア䞭でラツチされる。
BSU制埡装眮は倉曎枈み及び非ロツクずいうL2
キダツシナ行状況を受け取り、廃棄動䜜を開始す
る。BSU制埡装眮は、L2キダツシナに、指定さ
れたL2キダツシナ合同匏ずキダツシナ・セツト
から䞞行をL2制埡装眮によ぀お指定されたア
りトペヌゞ・バツフアに読み出すように指什す
る。メモリ制埡装眮は、L2ヒツト及び倉曎枈み
ずいうL2キダツシナ行状況を受け取り、BSU制
埡装眮が廃棄を開始するこずを知る。メモリ制埡
装眮は、圓該のSHCPコマンド・アドレス・バツ
フアを䜿぀お、L2ミニ・デむレクトリ䞭の圓該
項目の無効化を芁求する。BSU制埡装眮は、コ
マンドずアドレスをL2デヌタ・フロヌを介しお
必芁なメモリ・ポヌトに転送するこずにより、
L3蚘憶装眮蚘憶を開始する。BSU制埡装眮は、
圓該のアりトペヌゞ・バツフアからL3むンタヌ
プヌス・レゞスタを介しおメモリぞのカツドワ
ヌドの転送を制埡する。最埌のデヌタが転送され
た埌、BSU制埡装眮はメモリ制埡装眮に動䜜終
了で応答する。メモリ制埡装眮は、BSU動䜜終
了を受け取るず、バス蚱可優先順䜍サむクルでチ
ダネルL3テスト及びセツト・シヌケンスを開始
する。すべおの資源は前に割振り枈みであり、こ
のずきL2キダツシナ・ミスが保蚌されおいる。
アドレスキヌは、遞択されたSHCPコマンド・
バツフア・アドレスをBSU制埡装眮に転送する
よう指什される。メモリ制埡装眮は、遞択された
蚘憶チダネル・デヌタ・バツフアを甚いおチダネ
ルL3テスト及びセツトを実行するコマンドが
BSU制埡装眮に送られる。アドレスキヌは、
遞択されたL3物理アドレスをBSU制埡装眮に転
送する。蚘憶チダネル・デヌタ・バツフアを制埡
するため、チダネルL3テスト及びセツト取出し
の停止アドレスず開始アドレスもBSU制埡装眮
に転送される。BSU制埡装眮は、メモリ制埡装
眮からチダネルL3テスト及びセツト・コマンド
を受け取り、アドレスキヌから必芁なアドレス
を受け取り、それらを珟蚘憶装眮動䜜のために保
持する。BSU制埡装眮は、コマンドずアドレス
をL2デヌタ・フロヌを介しお必芁なメモリ・ポ
ヌトに転送するこずにより、L3蚘憶装眮取出し
を開始する。BSU制埡装眮は、コマンド、停止
アドレス、開始アドレス及び絶察アドレスのビツ
ト28をSCDB制埡装眮に転送する。
ケヌスB.1B.3B.4B.5 SCDB制埡装眮は、チダネル・テスト及びセツ
ト・コマンド、蚘憶チダネル・デヌタ・バツフア
識別、停止アドレスず開始アドレス、及び絶察ア
ドレスのビツト28を受け取り、L2キダツシナ・
デヌタ・フロヌ機胜からのデヌタを埅぀。SCDB
制埡装眮は、転送圓たり16バむトの蚘録装眮デ
ヌタを期埅する。L3メモリが芁求された読取り
を実行しお、デヌタをL3むンタヌプヌス・レ
ゞスタに枡し、L2デヌタ・フロヌがそれを蚘憶
チダネル・デヌタ・バツフア機胜に送る。デヌタ
は必ず、指定されたアドレスから順に巊から右
ぞ、L3メモリ行内で指定されたバむト数だけ読
み取られ、完党カツドワヌドずしおL2デヌタ・
フロヌに転送される。蚘憶チダネル・デヌタ・バ
ツフアぞの最埌のデヌタ転送が完了する間に、
BSU制埡装眮は同じ蚘憶チダネル・デヌタ・バ
ツフアに察するチダネルL3蚘憶コマンドを発生
する。L3むンタヌプヌス・レゞスタぞのデヌ
タ転送の間、アドレスキヌはメモリからの蚂正
䞍胜゚ラヌ行を監芖する。識別されたSHCPバツ
フアに察する゚ラヌ状況が蚘録され、芁求完了時
に共甚チダネル・プロセツサに転送される。
SCDB制埡装眮はL2デヌタ・フロヌからサむク
ル圓たり16バむトず぀L3蚘憶装眮デヌタを受け
取り、そのデヌタを遞択された蚘憶チダネル・デ
ヌタ・バツフア䞭にプロセツサ・クロツク速床で
ゲヌトする。最初のカツドワヌド転送には、絶察
アドレス・ビツト28で識別される蚘憶装眮ロツ
ク・バむトが含たれる。ロツク・ビツトがテスト
され、それが“”の堎合は、蚘憶䜍眮ロツク・
バむトが蚘憶チダネル・デヌタ・バツフアの適切
な䜍眮にロヌドされる。そうでない堎合は、共甚
チダネル・プロセツサから䟛絊された、チダネ
ル・テスト及びセツト・コマンド甚のそのバむト
䜍眮に察するデヌタが、蚘憶チダネル・デヌタ・
バツフア内に留たる。SCDB制埡装眮は、蚘憶チ
ダネル・デヌタ・バツフアぞの最埌の曞蟌みに続
いお、開始アドレスで識別されるカツドワヌドを
曞き蟌み、そのデヌタをL2デヌタ・フロヌに転
送する。それず䞊行しお、BSU制埡装眮は蚘憶
チダネル・デヌタ・バツフアのカツドワヌドが
L2デヌタ・フロヌ䞊でラツチされる前のサむク
ルでは、メモリ・フむヌルド長を匷制的にバむ
トにさせ、メモリ・ポヌトを遞択し、蚘憶コマン
ドずアドレスをメモリ・カヌドに転送する。次い
でBSU制埡装眮は、蚘憶チダネル・デヌタ・バ
ツフアから単䞀のカツドワヌドをL3むンタヌフ
゚ヌス・レゞスタを介しおL3メモリにゲヌトす
る。BSU制埡装眮は、遞択されたメモリ・ポヌ
トぞのカツドワヌド・デヌタの転送に続いお、メ
モリ制埡装眮に動䜜終了を転送する。メモリ制埡
装眮は、チダネル・テスト及びセツト動䜜が進行
䞭であるこずを知぀お、BSU動䜜終了に基づき
そのチダネル芁求に察する動䜜終了をアドレス
キヌに転送するが、遞択されたメモリ・ポヌトか
らドロツプするためにL3䜿甚䞭を埅぀おから、
L3ポヌトを解攟する。アドレスキヌは、メモ
リ制埡装眮から動䜜終了を受け取るず、その指瀺
をチダネル・クロツク速床に倉換し、L3蚘憶装
眮から取り出したデヌタがすべお有効な堎合、
「SHCP芁求クリヌンで完了」状況で共甚チダネ
ル・プロセツサに応答する。
3.4 ベクトル蚘憶装眮取出しルヌチン 3.4.1 蚘憶装眮取出し、TLBミス 実行ナニツトが、L1キダツシナ及び倖郚機胜
にある芁玠たたは64バむト行に察するベクトル蚘
憶装眮取出し芁求を出す。セツト連想匏TLB探
玢で、その芁求によ぀お提瀺された論理アドレス
に察する絶察アドレスがもたらされない。実行ナ
ニツトに動的アドレス倉換芁求が提瀺され、その
結果が出るたで珟蚘憶装眮動䜜は保留になる。
TLBミス条件により、芁求はL2キダツシナたた
はベクトル・プロセツサに転送されない。アドレ
スが銖尟よく倉換された堎合は、続いお芁求が再
実行される。
3.4.2 蚘憶装眮取出し、TLBヒツト、アクセス
䟋倖 実行ナニツトが、L1キダツシナ及び倖郚機胜
にある芁玠たたは64バむト行に察するベクトル蚘
憶装眮取出し芁求を出す。セツト連想匏TLB探
玢で、その芁求によ぀お提瀺された論理アドレス
に察する絶察アドレスがもたらされる。しかし、
TLBアクセスの結果、アクセス䟋倖、すなわち
保護たたはアドレツシングが怜出される。実行ナ
ニツトにアドレス䟋倖が通知され、珟蚘憶装眮動
䜜が無効にされる。アクセス䟋倖により、芁求は
L2キダツシナたたはベクトル・プロセツサに転
送されない。
3.4.3 蚘憶装眮行取出し、TLBヒツト、アクセ
ス䟋倖なし、L2キダツシナ・ヒツト 実行ナニツトが、L1キダツシナ及び倖郚機胜
にベクトル蚘憶装眮64バむト行取出し芁求を出
す。セツト連想匏TLB探玢で、その芁求によ぀
お提瀺された論理アドレスに察する、アクセス䟋
倖なしの絶察アドレスがもたらされる。L1キダ
ツシナはベクトル蚘憶装眮取出しが芁求するデヌ
タがあるかどうか怜査されない。プロセツサ内で
蚘憶が保留䞭ずなるのを避けるため、ベクトル呜
什を開始する前に、芁求偎プロセツサの蚘憶埅ち
行列がフラツシナされる。したが぀お、ベクトル
行取出し芁求では、保留䞭の蚘憶の衝突はあり埗
ない。倖郚機胜がベクトル取出し芁求をベクト
ル・プロセツサに転送する。ベクトル・プロセツ
サには行が必芁なので、L1キダツシナは、ベ
クトル行取出し芁求ず絶察アドレス・ビツト
28をL2キダツシナに転送する。次のサむクルで、
ベクトル行の取出しを識別するのに䜿われるL1
キダツシナ・セツトが、L1オペランド・キダツ
シナ識別子ず䞀緒にL2キダツシナに転送される。
L1キダツシナぞのむンペヌゞは行なわれおいな
いので、L1キダツシナ項目が眮換すべく遞択さ
れるこずはなく、L1キダツシナ及びむンペヌ
ゞ・バツフアの内容は圱響を受けない。L2キダ
ツシナの優先順䜍により、このベクトル取出し芁
求が凊理すべく遞択される。L2制埡装眮は、プ
ロセツサL2キダツシナ取出しコマンドずL2キダ
ツシナ合同匏をL2キダツシナ制埡装眮に転送し、
プロセツサL2キダツシナ取出しコマンドをメモ
リ制埡装眮に転送する。芁求偎プロセツサのL1
キダツシナぞのむンペヌゞが必芁ずされ、代替プ
ロセツサが所有する、蚂正䞍胜蚘憶装眮゚ラヌ暙
識が掻動状態でないロツクたたは回線保留の有無
にかかわらず、それが蚱可される。L2キダツシ
ナ・ヒツトをもたらしたL2キダツシナ・デむレ
クトリの探玢から、次の぀の条件のどちらかが
生じる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ヒツトにな぀たが、代替プロセツサ
の、蚂正䞍胜゚ラヌ暙識が掻動状態の凍結レゞス
タ、たたは蚂正䞍胜゚ラヌ暙識が掻動状態の回線
保留レゞスタが、芁求されたL2キダツシナ行に
察しおセツトされる。L2制埡装眮は、蚂正䞍胜
な蚘憶装眮゚ラヌを䌎う凍結たたは回線保留が解
陀されるたで、この取出し芁求を保留にする。ア
ドレスキヌに情報は転送されない。L2キダツ
シナ行状況及びキダツシナ・セツトがL2キダツ
シナ制埡装眮に転送され、キダツシナ・セツト修
食子がL2キダツシナに転送され、L2キダツシナ
行状況がメモリ制埡装眮に転送される。蚂正䞍胜
蚘憶゚ラヌ衝突を䌎う代替プロセツサの凍結たた
は回線保留のため、匷制的にロツク状況になる。
デヌタはL1キダツシナではなくベクトル・プロ
セツサに送られるので、芁求偎プロセツサに察す
るL1状況アレむはこのベクトル行取出し芁求の
圱響を受けない。L2キダツシナ制埡装眮が、プ
ロセツサL2キダツシナ取出しコマンドずL2キダ
ツシナ合同匏を受け取り、L2キダツシナに察す
るアクセスを開始する。L2キダツシナ制埡装眮
がそのコマンドをL2デヌタ・フロヌに転送しお、
指定された合同匏の所で぀のL2キダツシナ・
セツトが読み取られる。所期の64バむトのL1キ
ダツシナ行を埗るには、぀の読取りサむクルを
芁する。第の読取りサむクルで、プロセツサが
芁求するダブルワヌドを含む32バむトがもたらさ
れる。L2キダツシナ制埡装眮は、L2ヒツト及び
ロツクずいうL2キダツシナ行状況を受け取るず、
芁求偎L1キダツシナぞのデヌタ転送を阻止し、
コマンドをドロツプする。メモリ制埡装眮がL2
コマンドずL3ポヌト識別を受け取る。L2ヒツト
及びロツクずいうL2キダツシナ行状況を受け取
るず、その芁求はドロツプされる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ヒツトになる。参照ビツト・セツト・
コマンドにより、絶察アドレスがアドレスキヌ
に転送される。L2キダツシナ行状況ずキダツシ
ナ・セツトがL2キダツシナ制埡装眮に転送され、
キダツシナ・セツト修食子がL2キダツシナに転
送され、L2キダツシナ行状況がメモリ制埡装眮
に転送される。デヌタはL1キダツシナではなく
ベクトル・プロセツサに送られるので、芁求偎プ
ロセツサのL1状況アレむはこのベクトル行取出
し芁求の圱響を受けない。L2キダツシナ制埡装
眮がプロセツサL2キダツシナ取出しコマンドず
L2キダツシナ合同匏を受け取぀お、L2キダツシ
ナに察するアクセスを開始する。L2キダツシナ
制埡装眮がそのコマンドをL2デヌタ・フロヌに
転送しお、指定された合同匏の所で぀のL2キ
ダツシナ・セツトが読み取られる。所期の64バむ
トのL1キダツシナ行を埗るために぀の読取り
サむクルを芁する。第の読取りサむクルで、プ
ロセツサが芁求するダブルワヌドを含む32バむト
がもたらされる。L2キダツシナ制埡装眮は、L2
ヒツト及び非ロツクずいうL2キダツシナ行状況
を受け取るず、そのL2キダツシナ・セツトを䜿
぀お、各読取りサむクルで適切な32バむトを遞択
し、最初に芁求されたダブルワヌドから順に転
送サむクルごずにバむトず぀芁求偎L1キダツ
シナにゲヌトする。L1キダツシナは、L2キダツ
シナから各ダブルワヌドを受け取぀たずき、元の
ベクトル行取出し芁求の蚘憶装眮アドレスに応じ
おデヌタを境界合せする。次のサむクルで、境界
合せされたデヌタの各バむトがベクトル・プロ
セツサに転送される。メモリ制埡装眮がL2コマ
ンドずL3ポヌト識別を受け取る。L2ヒツト及び
非ロツクずいうL2キダツシナ行状況を受け取る
ず、その芁求はドロツプされる。アドレスキヌ
が、参照ビツト曎新のために絶察アドレスを受け
取る。プロセツサ取出し芁求が芁求するL1キダ
ツシナ行を含む4Kバむトのペヌゞに察する参照
ビツトが“”にセツトされる。
3.4.4 蚘憶装眮行取出し、TLBヒツト、アクセ
ス䟋倖なし、L2キダツシナ・ミス 実行ナニツトが、L1キダツシナ及び倖郚機胜
にベクトル蚘憶装眮64バむト行取出し芁求を出
す。セツト連想匏TLB探玢で、その芁求によ぀
お提瀺された論理アドレスに察する、アクセス䟋
倖なしの絶察アドレスがもたらされる。L1キダ
ツシナは、ベクトル蚘憶装眮取出しが芁求するデ
ヌタがあるかどうか怜査されない。プロセツサ内
で蚘憶が保留䞭ずなるのを避けるため、ベクトル
呜什を開始する前に、芁求偎プロセツサの蚘憶埅
ち行列がフラツシナされる。したが぀お、ベクト
ル行取出し芁求では保留䞭の蚘憶の衝突はあり埗
ない。倖郚機胜がベクトル取出し芁求をベクト
ル・プロセツサに転送する。ベクトル・プロセツ
サには行が必芁なので、L1キダツシナは、ベ
クトル行取出し芁求ず絶察アドレス・ビツト
28をL2キダツシナに転送する。次のサむクルで、
ベクトル行の取出しを識別するのに䜿われるL1
キダツシナ・セツトが、L1オペランド・キダツ
シナ識別子ず䞀緒にL2キダツシナに転送される。
L1キダツシナぞのむンペヌゞは行なわれおいな
いので、L1キダツシナ項目が眮換すべく遞択さ
れるこずはなく、L1キダツシナ及びむンペヌ
ゞ・バツフアの内容は圱響を受けない。L2キダ
ツシナの優先順䜍により、このベクトル取出し芁
求が凊理すべく遞択される。L2制埡装眮は、プ
ロセツサL2キダツシナ取出しコマンドずL2キダ
ツシナ合同匏をL2キダツシナ制埡装眮に転送し、
プロセツサL2キダツシナ取出しコマンドをメモ
リ制埡装眮に転送する。芁求偎プロセツサのL1
キダツシナぞのむンペヌゞが必芁ずされ、代替プ
ロセツサが所有する、蚂正䞍胜蚘憶装眮゚ラヌ暙
識が掻動状態でないロツクたたは回線保留の有無
にかかわらず、それが蚱可される。L2キダツシ
ナ・ミスをもたらしたL2キダツシナ・デむレク
トリの探玢から、次の぀の条件のいずれかが生
じる。L2キダツシナ・ミスの結果、取出し芁求
は保留にされ、芁求されたL3メモリ行に察する
むンペヌゞが行なわれる間、他の芁求がL2キダ
ツシナで凊理される。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ミスにな぀たが、代替プロセツサに察
する同じL2キダツシナ行ぞの前のL2キダツシ
ナ・むンペヌゞが保留にな぀おいる。L2制埡装
眮は、前のむンペヌゞ芁求が完了するたで、この
取出し芁求を保留にする。アドレスキヌに情報
は転送されない。L2キダツシナ行状況及びキダ
ツシナ・セツトがL2キダツシナ制埡装眮に転送
され、キダツシナ・セツト修食子がL2キダツシ
ナに転送され、L2キダツシナ行状況がメモリ制
埡装眮に転送される。前のむンペヌゞの凍結衝突
のため、匷制的にロツク状況になる。デヌタは
L1キダツシナではなくベクトル・プロセツサに
送られるので、芁求偎プロセツサに察するL1状
況アレむはこのベクトル行取出し芁求の圱響を受
けない。L2キダツシナ制埡装眮が、プロセツサ
L2キダツシナ取出しコマンドずL2キダツシナ合
同匏を受け取り、L2キダツシナに察するアクセ
スを開始する。L2キダツシナ制埡装眮がそのコ
マンドをL2デヌタ・フロヌに転送しお、指定さ
れた合同匏の所で぀のL2キダツシナ・セツト
が読み取られる。所期の64バむトのL1キダツシ
ナ行を埗るには、぀の読取りサむクルを芁す
る。第の読取りサむクルで、プロセツサが芁求
するダブルワヌドを含む32バむトがもたらされ
る。L2キダツシナ制埡装眮は、L2ミス及びロツ
クずいうL2キダツシナ行状況を受け取るず、芁
求偎L1キダツシナぞのデヌタ転送を阻止し、コ
マンドをドロツプする。メモリ制埡装眮がL2コ
マンドずL3ポヌト識別を受け取る。L2ミス及び
ロツクずいうL2キダツシナ行状況を受け取るず、
その芁求はドロツプされる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ミスになる。L2制埡装眮は、この取
出し芁求を保留にしお、プロセツサ・むンペヌゞ
凍結レゞスタをセツトする。絶察アドレスがアド
レスキヌに転送される。L2キダツシナ行状況
及びキダツシナ・セツトがL2キダツシナ制埡装
眮に転送され、キダツシナ・セツト修食子がL2
キダツシナに転送され、L2キダツシナ行状況が
メモリ制埡装眮に転送される。デヌタはL1キダ
ツシナではなくベクトル・プロセツサに送られる
ので、芁求偎プロセツサに察するL1状況アレむ
はこのベクトル行取出し芁求の圱響を受けない。
L2キダツシナ制埡装眮が、プロセツサL2キダツ
シナ取出しコマンドずL2キダツシナ合同匏を受
け取り、L2キダツシナに察するアクセスを開始
する。L2キダツシナ制埡装眮がそのコマンドを
L2デヌタ・フロヌに転送し、指定された合同匏
の所で぀のL2キダツシナ・セツトが読み取ら
れる。所期の64バむトのL1キダツシナ行を埗る
には、぀の読取りサむクルを芁する。第の読
取りサむクルで、プロセツサが芁求するダブルワ
ヌドを含む32バむトがもたらされる。L2キダツ
シナ制埡装眮は、L2ミス及び非ロツクずいうL2
キダツシナ行状況を受け取るず、芁求偎L1キダ
ツシナぞのデヌタ転送を阻止し、コマンドをドロ
ツプする。メモリ制埡装眮がL2コマンドずL3ポ
ヌト識別を受け取る。L2ミス及び非ロツクずい
うL2キダツシナ行状況を受け取るず、その芁求
は必芁なL3メモリ・ポヌトに察する優先順䜍に
入る。むンペヌゞ・バツフアアりトペヌゞ・バ
ツフアの察を含めおすべおの資源が䜿甚可胜なず
き、そのプロセツサに察するL3取出しアクセス
を開始するコマンドがBSU制埡装眮に転送され
る。メモリ制埡装眮は、L2制埡装眮に、保留䞭
のむンペヌゞの堎合に通垞行なわれるようにL2
デむレクトリ状況をセツトするよう指瀺する。ア
ドレスキヌが絶察アドレスを受け取る。芁求さ
れたL2キダツシナ行を含む4Kバむトのペヌゞに
察する参照ビツトが“”にセツトされる。絶察
アドレスがL3物理アドレスに倉換される。L2キ
ダツシナ・ミスの結果、むンタヌプヌスが䜿甚
可胜になるずすぐ、物理アドレスがBSU制埡装
眮に転送される。BSU制埡装眮は、メモリ制埡
コマンドずアドレスキヌのL3物理アドレスを
受け取るず、そのコマンドずアドレスを䞻蚘憶装
眮に送り、所期のポヌトのメモリ・カヌドを遞択
しお、L3メモリ・ポヌトの128バむトの取出しを
開始する。デヌタが、そのL3メモリ・ポヌトか
ら倚重コマンドアドレス及びデヌタ・むンタヌ
プヌスを介しお、䞀時に16バむトず぀転送され
る。128バむトのL2キダツシナ行を埗るには、L3
メモリから回の転送が必芁である。カツドワヌ
ド転送の順序は、その取出しアクセスで芁求され
たダブルワヌドを含むカツドワヌドから始たる。
次の回の転送にL1キダツシナ行の残りの郚分
が含たれる。最埌の回の転送には、L2キダツ
シナ行の残り郚分が含たれる。プロセツサが垌望
するデヌタは、L2キダツシナで受け取぀おL2キ
ダツシナ・むンペヌゞ・バツフアにロヌドされた
ずき、L1キダツシナに転送される。L2キダツシ
ナ・むンペヌゞ・バツフアぞの最埌のデヌタ転送
が完了する間に、BSU制埡装眮は圓該のプロセ
ツサ・むンペヌゞ完了をL2制埡装眮に報告する。
L1キダツシナは、L2キダツシナから各ダブルワ
ヌドを受け取぀たずき、元のベクトル行取出し芁
求の蚘憶装眮アドレスに応じおデヌタを境界合せ
する。次のサむクルで、境界合せされたデヌタの
各バむトがベクトル・プロセツサに転送され
る。L2キダツシナぞのデヌタ転送の間、アドレ
スキヌがL3メモリの蚂正䞍胜゚ラヌ行を監芖
する。むンペヌゞ凊理䞭に蚂正䞍胜な゚ラヌが怜
出された堎合、いく぀かの機胜が実行される。
L1キダツシナぞのダブルワヌドの転送ごずに、
デヌタの状況を識別するL3蚂正䞍胜゚ラヌ信号
が同時に転送される。L2キダツシナ行に含たれ
る残りのカツドワヌドの状況も芁求偎プロセツサ
に報告される。プロセツサは、あるむンペヌゞ芁
求に぀いお、せいぜい個の蚘憶装眮蚂正䞍胜゚
ラヌ指瀺、すなわちアドレスキヌで怜出された
最初のそれを受け取る。アドレスキヌで怜出さ
れた最初の蚘憶装眮蚂正䞍胜゚ラヌのダブルワヌ
ド・アドレスが、芁求偎プロセツサに察しお蚘録
される。そのプロセツサが芁求したL1キダツシ
ナ行䞭のいずれかのデヌタに察しお蚘憶装眮蚂正
䞍胜゚ラヌが生じた堎合、蚘憶装眮蚂正䞍胜゚ラ
ヌを凊理するための暙識がセツトされる。最埌
に、L2キダツシナ・むンペヌゞ・バツフアに転
送されたいずれかのデヌタに察しお蚂正䞍胜゚ラ
ヌが生じた堎合は、アドレスキヌはL2制埡装
眮に、L2キダツシナぞのむンペヌゞの完了を劚
げる信号を送る。L2キダツシナの優先順䜍によ
り、このプロセツサに察するむンペヌゞ完了が凊
理すべく遞択される。L2制埡装眮は、むンペヌ
ゞ・バツフア曞蟌みコマンドずL2キダツシナ合
同匏をL2キダツシナ制埡装眮に送り、むンペヌ
ゞ完了状況の回答をメモリ制埡装眮に送る。L2
キダツシナ・デむレクトリの探玢から、次の぀
の条件のいずれかが生じる。
ケヌス  L2キダツシナ・むンペヌゞ・バツフアぞのむ
ンペヌゞの際に、L3蚘憶装眮蚂正䞍胜゚ラヌが
怜出された。L2制埡装眮は、むンペヌゞ・バツ
フア䞭に䞍良デヌタが入぀おいるこずを知぀お、
L2キダツシナ・デむレクトリの曎新を阻止する。
このL2キダツシナ・ミス・むンペヌゞに察しお
蚭定された凍結レゞスタがクリアされる。蚘憶装
眮蚂正䞍胜゚ラヌを報告するため、そのむンペヌ
ゞを芁求したプロセツサに察するL1オペラン
ド・キダツシナ暙識がセツトされる。アドレス
キヌに情報は転送されない。通垞ならL2キダツ
シナ制埡装眮及びメモリ制埡装眮に転送される
L2キダツシナ行状況が、匷制的にロツク及び未
倉曎になる。遞択されたL2キダツシナ・セツト
がL2キダツシナ制埡装眮に転送され、キダツシ
ナ・セツト修食子がL2キダツシナに転送される。
L1状況アレむは倉曎されない。L2キダツシナ制
埡装眮が、むンペヌゞ・バツフア曞蟌みコマンド
を受け取り、L2制埡装眮からの状況を埅぀おL2
キダツシナ・むンペヌゞを完了すべく、L2キダ
ツシナ行の曞蟌みの準備をする。L2キダツシナ
制埡装眮は、L2キダツシナ・セツトず、ロツク
及び未倉曎ずいうキダツシナ行状況を受け取り、
このむンペヌゞ・バツフア曞蟌みコマンドに関連
するL2キダツシナ・むンペヌゞ・バツフアに関
連する制埡をリセツトする。L2キダツシナの曎
新が取り消され、BSU制埡装眮がメモリ制埡装
眮に動䜜終了を転送する。メモリ制埡装眮はロツ
ク及び未倉曎ずいうL2キダツシナ行状況を受け
取り、プロセツサ・むンペヌゞ芁求で保持されお
いた資源を解攟する。L2ミニ・デむレクトリは
曎新されない。
ケヌス  L2制埡装眮が、眮換すべきL2キダツシナ行を
遞択する。この堎合、眮換される行の状況から、
それが倉曎されおいず、したが぀お廃棄する必芁
はないこずが刀明する。L2デむレクトリが、新
しいL2キダツシナ行が存圚するこずを反映する
ように曎新される。このL2キダツシナ・ミス・
むンペヌゞに察しお蚭定された凍結レゞスタがク
リアされる。遞択されたL2キダツシナ・セツト
がアドレスキヌずL2キダツシナ制埡装眮に転
送される。眮換されたL2キダツシナ行の状況が
L2キダツシナ制埡装眮ずメモリ制埡装眮に転送
され、キダツシナ・セツト修食子がL2キダツシ
ナに転送される。構成内のすべおのL1キダツシ
ナに察するL1状況アレむが、眮換されたL2キダ
ツシナ行のコピヌがあるかどうか怜査される。コ
ピヌが芋぀か぀た堎合、圓該の無効化芁求がL1
キダツシナに転送される。眮換されたL2キダツ
シナ行に察するL1コピヌ状況が、L1キダツシナ
状況からクリアされる。この取出し芁求はベクト
ル・プロセツサに察するものなので、芁求偎プロ
セツサのL1キダツシナのL1状況アレむは曎新さ
れない。L2キダツシナ制埡装眮はむンペヌゞ・
バツフア曞蟌みコマンドを受け取り、L2制埡装
眮からの状況を埅぀おL2キダツシナ・むンペヌ
ゞを完了すべく、L2キダツシナ行の曞蟌みの準
備をする。L2キダツシナ制埡装眮は、L2キダツ
シナ・セツトず眮換された行の状況を受け取る。
眮換された行は倉曎されおいないので、L2キダ
ツシナ制埡装眮はL2キダツシナに、むンペヌ
ゞ・バツフアがL2キダツシナに曞き蟌たれるず
通知する。これは䞞行の曞蟌みであり、キダツ
シナ・セツトがむンタヌリヌブされおいるので、
L2キダツシナ・セツトを䜿぀お、L2キダツシナ
行の曞蟌みが可胜なようにアドレス・ビツト25ず
26を操䜜しなければならない。BSU制埡装眮が
メモリ制埡装眮に動䜜終了を転送する。アドレ
スキヌがL2制埡装眮からL2キダツシナ・セツ
トを受け取る。L2ミニ・デむレクトリ曎新アド
レス・レゞスタがむンペヌゞ・アドレス・バツフ
アからセツトされ、L2キダツシナ・セツトをL2
制埡装眮から受け取る。メモリ制埡装眮が眮換さ
れた行の状況を受け取る。廃棄する必芁がないの
で、メモリ制埡装眮はむンペヌゞ芁求で保持され
おいた資源を解攟する。メモリ制埡装眮は、この
プロセツサに関連するL2ミニ・デむレクトリ曎
新アドレス・レゞスタを甚いおL2ミニ・デむレ
クトリを曎新するコマンドを、アドレスキヌに
転送する。次いで、メモリ制埡装眮が珟動䜜を完
了枈みずマヌクし、芁求偎プロセツサが再床メモ
リ資源優先順䜍に入るこずを蚱す。
ケヌス  L2制埡装眮が、眮換すべきL2キダツシナ行を
遞択する。この堎合、眮換される行の状況から、
それが倉曎されおおり、したが぀お廃棄する必芁
があるこずが刀明する。L2デむレクトリが、新
しいL2キダツシナ行が存圚するこずを反映する
ように曎新される。このL2キダツシナ・ミス・
むンペヌゞに察しお蚭定された凍結レゞスタがク
リアされる。デむレクトリから読み取られたアド
レスが、遞択されたL2キダツシナ・セツトず䞀
緒にアドレスキヌに転送される。遞択された
L2キダツシナ・セツトがL2キダツシナ制埡装眮
に転送される。眮換されたL2キダツシナ行の状
況がL2キダツシナ制埡装眮ずメモリ制埡装眮に
転送され、キダツシナ・セツト修食子がL2キダ
ツシナに転送される。構成内のすべおのL1キダ
ツシナに察するL1状況アレむが、眮換されたL2
キダツシナ行のコピヌがあるかどうか怜査され
る。コピヌが芋぀か぀た堎合、圓該の無効化芁求
がL1キダツシナに転送される。眮換されたL2キ
ダツシナ行に察するL1コピヌ状況が、L1キダツ
シナ状況からクリアされる。この取出し芁求はベ
クトル・プロセツサに察するものなので、芁求偎
プロセツサのL1オペランド・キダツシナのL1状
況アレむは曎新されない。L2キダツシナ制埡装
眮はむンペヌゞ・バツフア曞蟌みコマンドを受け
取り、L2制埡装眮からの状況を埅぀おL2キダツ
シナ・むンペヌゞを完了すべく、L2キダツシナ
行の曞蟌みの準備をする。L2キダツシナ制埡装
眮はL2キダツシナ・セツト及び眮換された行の
状況を受け取る。眮換された行は倉曎されおるの
で、L2キダツシナ制埡装眮はL2キダツシナに、
むンペヌゞ・バツフアのデヌタをL2キダツシナ
に曞き蟌む前に、そのむンペヌゞ・バツフアず察
にな぀たアりトペヌゞ・バツフアに察する䞞行
の読取りが必芁なこずを通知する。これは䞞行
のアクセスであり、キダツシナ・セツトはむンタ
ヌリヌブされおいるので、L2キダツシナ・セツ
トを䜿぀お、L2キダツシナ行のアクセスが可胜
なようにアドレス・ビツト25ず26を操䜜しなけれ
ばならない。アドレスキヌがL2制埡装眮から
アりトペヌゞ・アドレスを受け取り、それを物理
アドレスに倉換し、L2キダツシナ・セツトず䞀
緒にアりトペヌゞ・アドレス・バツフアに保持す
る。L2ミニ・デむレクトリ曎新アドレス・レゞ
スタがむンペヌゞ・アドレス・バツフアからセツ
トされ、L2キダツシナ・セツトをL2制埡装眮か
ら受け取る。アドレスキヌは、L3メモリ行の
曞蟌みの準備ずしお、BSU制埡装眮にアりトペ
ヌゞ物理アドレスを転送する。メモリ制埡装眮
が、眮換された行の状況を受け取る。廃棄する必
芁があるので、メモリの曎新が完了するたで、メ
モリ蚘憶装眮はL3資源を解攟するこずができな
い。むンペヌゞに䜿われたのず同じメモリ・ポヌ
トに察しお廃棄が行なわれるこずが保蚌される。
メモリ制埡装眮は、このプロセツサに関連する
L2ミニ・デむレクトリ曎新アドレス・レゞスタ
を甚いおL2ミニ・デむレクトリを曎新するコマ
ンドを、アドレスキヌに転送する。次いで、メ
モリ制埡装眮は珟動䜜を完了枈みずマヌクし、芁
求偎プロセツサが再床メモリ資源優先順䜍に入る
こずを蚱す。BSU制埡装眮は、眮換されたL2キ
ダツシナ行が倉曎されおいるこずを知぀お、アド
レスキヌからアりトペヌゞ・アドレスを受け取
぀た埌、廃棄手順を開始しお、遞択されたメモ
リ・ポヌトにL2キダツシナ・デヌタ・フロヌを
介しお䞞行曞蟌みずコマンドずアドレスを転送
する。デヌタは、アりトペヌゞ・バツフアからメ
モリに䞀時に16バむトず぀転送される。最埌のカ
ツドワヌドがメモリに転送された埌、BSU制埡
装眮はメモリ制埡装眮に動䜜終了を転送する。メ
モリ制埡装眮は、BSU制埡装眮から動䜜終了を
受け取るず、L3ポヌトを解攟しお、メモリ・ポ
ヌトぞのオヌバヌラツプしたアクセスを可胜にす
る。
3.4.5 蚘憶装眮芁玠取出し、TLBヒツト、アク
セス䟋倖なし、L2キダツシナ・ヒツト 実行ナニツトが、L1キダツシナ及び倖郚機胜
にベクトル蚘憶装眮芁玠取出し芁求を出す。セツ
ト連想匏TLB探玢で、その芁求によ぀お提瀺さ
れた論理アドレスに察する、アクセス䟋倖なしの
絶察アドレスがもたらされる。L1キダツシナは
ベクトル蚘憶装眮取出しが芁求するデヌタがある
かどうか怜査されない。プロセツサ内で蚘憶が保
留䞭ずなるのを避けるため、ベクトル呜什を開始
する前に、芁求偎プロセツサの蚘憶埅ち行列がフ
ラツシナされる。したが぀お、ベクトル芁玠取出
し芁求では、保留䞭の蚘憶の衝突はあり埗ない。
倖郚機胜がベクトル取出し芁求をベクトル・プロ
セツサに転送する。L1キダツシナは、ベクトル
芁玠取出し芁求に必芁な境界合せ情報を緩衝蚘憶
する。L1キダツシナは、ベクトル芁玠取出し芁
求ず絶察アドレス・ビツト28をベクトル・プ
ロセツサのL2キダツシナに転送する。L1キダツ
シナぞのむンペヌゞが行なわれないので、L1キ
ダツシナ項目は眮換すべく遞択されず、L1キダ
ツシナ及びむンペヌゞ・バツフアの内容は圱響を
受けない。L2制埡装眮がベクトル芁玠取出し芁
求を受け取る。L2蚘憶埅ち行列が空の堎合、こ
の芁求はL2キダツシナ優先順䜍によ぀お、遞択
されれば盎ちに凊理を受けるこずができる。この
プロセツサに察するL2蚘憶埅ち行列が空でない
堎合、このプロセツサに察する先行するすべおの
ベクトル芁玠取出し芁求がL2キダツシナ䞭で完
了するたで、この芁求は蚘憶埅ち行列で埅機しな
ければならない。いずれにせよ、L2蚘憶埅ち行
列に芁求偎プロセツサに察する項目が䜜成され
る。L2キダツシナ蚘憶埅ち行列は物理的に制埡
郚ずデヌタ郚の぀の郚分に分かれおいる。絶察
アドレスずベクトル芁玠取出し芁求制埡は、L2
制埡機胜䞭に維持される。L2キダツシナ・デヌ
タ・フロヌ䞭のデヌタ蚘憶埅ち行列は、このベク
トル芁玠取出し芁求の圱響を受けない。L2キダ
ツシナの優先順䜍により、このベクトル取出し芁
求が凊理すべく遞択される。L2制埡装眮は、L2
キダツシナ・ベクトル芁玠取出しコマンドずL2
キダツシナ合同匏をL2キダツシナ制埡装眮に転
送し、プロセツサL2キダツシナ取出しコマンド
をメモリ制埡装眮に転送する。芁求偎プロセツサ
のL1キダツシナぞの回のダブルワヌド転送が
必芁ずされ、代替プロセツサが所有する、蚂正䞍
胜蚘憶装眮゚ラヌ暙識が掻動状態でないロツクた
たは回線保留の有無にかかわらず、それが蚱可さ
れる。L2制埡装眮は、このプロセツサに察する
L2キダツシナ蚘憶埅ち行列の制埡郚分から、こ
のベクトル芁玠取出し芁求をはずす。L2キダツ
シナ・ヒツトをもたらしたL2キダツシナ・デむ
レクトリの探玢から、次の぀の条件のどちらか
が生じる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ヒツトにな぀たが、代替プロセツサ
の、蚂正䞍胜蚘憶装眮゚ラヌ暙識が掻動状態の凍
結レゞスタ・たたは蚂正䞍胜蚘憶装眮゚ラヌ暙識
が掻動状態の回線保留レゞスタが、芁求された
L2キダツシナ行に察しおセツトされる。L2制埡
装眮は、蚂正䞍胜な蚘憶装眮゚ラヌを䌎う凍結た
たは回線保留が解陀されるたで、この取出し芁求
を保留にする。このベクトル芁玠取出し芁求は、
このプロセツサに察するL2キダツシナ蚘憶埅ち
行列の制埡郚分に埩元される。アドレスキヌに
情報は転送されない。L2キダツシナ行状況及び
キダツシナ・セツトがL2キダツシナ制埡装眮に
転送され、キダツシナ・セツト修食子がL2キダ
ツシナに転送され、L2キダツシナ行状況がメモ
リ制埡装眮に転送される。蚂正䞍胜蚘憶装眮゚ラ
ヌ衝突を䌎う代替プロセツサの凍結たたは回線保
留のため、匷制的にロツク状況になる。デヌタは
L1キダツシナではなくベクトル・プロセツサに
送られるので、芁求偎プロセツサに察するL1状
況アレむはこのベクトル芁玠取出し芁求の圱響を
受けない。L2キダツシナ制埡装眮が、L2キダツ
シナ・ベクトル芁玠取出しコマンドずL2キダツ
シナ合同匏を受け取り、L2キダツシナに察する
アクセスを開始する。L2キダツシナ制埡装眮が
そのコマンドをL2デヌタ・フロヌに転送しお、
指定された合同匏の所で぀のL2キダツシナ・
セツトが読み取られる。行取出しの堎合ず同じく
぀の読取りサむクルを利甚するが、パむプラむ
ンが考慮されおいるため、必芁なのはバむトだ
けである。第の読取りサむクルで、プロセツサ
が芁求するダブルワヌドを含む32バむトがもたら
される。L2キダツシナ制埡装眮は、L2ヒツト及
びロツクずいうL2キダツシナ行状況を受け取る
ず、芁求偎L1キダツシナぞのデヌタ転送を阻止
し、コマンドをドロツプする。メモリ制埡装眮が
L2コマンドずL3ポヌト識別を受け取る。L2ヒツ
ト及びロツクずいうL2キダツシナ行状況を受け
取るず、その芁求はドロツプされる。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ヒツトになる。参照ビツト・セツト・
コマンドにより、絶察アドレスがアドレスキヌ
に転送される。L2キダツシナ行状況ずキダツシ
ナ・セツトがL2キダツシナ制埡装眮に転送され、
キダツシナ・セツト修食子がL2キダツシナに転
送され、L2キダツシナ行状況がメモリ制埡装眮
に転送される。デヌタはL1キダツシナではなく
ベクトル・プロセツサに送られるので、芁求偎プ
ロセツサのL1状況アレむはこのベクトル芁玠取
出し芁求の圱響を受けない。L2キダツシナ制埡
装眮がL2キダツシナ・ベクトル芁玠取出しコマ
ンドずL2キダツシナ合同匏を受け取぀お、L2キ
ダツシナに察するアクセスを開始する。L2キダ
ツシナ制埡装眮がそのコマンドをL2デヌタ・フ
ロヌに転送しお、指定された合同匏の所で぀の
L2キダツシナ・セツトが読み取られる。行取出
しの堎合ず同じく぀の読取りサむクルを利甚す
るが、パむプラむンが考慮されおいるため、必芁
なのはバむトだけである。第の読取りサむク
ルで、プロセツサが芁求するダブルワヌドを含む
32バむトがもたらされる。L2キダツシナ制埡装
眮は、L2ヒツト及び非ロツクずいうL2キダツシ
ナ行状況を受け取るず、そのL2キダツシナ・セ
ツトを䜿぀お、各読取りサむクルで適切な32バむ
トを遞択するが、開始アドレスによ぀お芁求され
たバむトだけをL1キダツシナにゲヌトする。
このずき、コマンドは、L2キダツシナ䞭で完了
しおいる。L1キダツシナは、L2キダツシナから
各ダブルワヌドを受け取぀たずき、元のベクトル
芁玠取出し芁求の緩衝蚘憶された境界合せ情報に
応じおデヌタを境界合せする。次のサむクルで、
境界合せされたデヌタのバむトがベクトル・プ
ロセツサに転送される。メモリ制埡装眮がL2コ
マンドずL3ポヌト識別を受け取る。L2ヒツト及
び非ロツクずいうL2キダツシナ行状況を受け取
るず、その芁求はドロツプされる。アドレスキ
ヌが、参照ビツト曎新のために絶察アドレスを受
け取る。ベクトル取出し芁求が芁求するL1キダ
ツシナ行を含む4Kバむトのペヌゞに察する参照
ビツトが“”にセツトされる。
3.4.6 蚘憶装眮芁玠取出し、TLBヒツト、アク
セス䟋倖なし、L2キダツシナ・ミス 実行ナニツトが、L1キダツシナ及び倖郚機胜
にベクトル蚘憶装眮芁玠取出し芁求を出す。セツ
ト連想匏TLB探玢で、その芁求によ぀お提瀺さ
れた論理アドレスに察する、アクセス䟋倖なしの
絶察アドレスがもたらされる。L1キダツシナは、
ベクトル蚘憶装眮取出しが芁求するデヌタがある
かどうか怜査されない。プロセツサ内で蚘憶が保
留䞭ずなるのを避けるため、ベクトル呜什を開始
する前に、芁求偎プロセツサの蚘憶埅ち行列がフ
ラツシナされる。したが぀お、ベクトル芁玠取出
し芁求では保留䞭の蚘憶の衝突はあり埗ない。倖
郚機胜がベクトル取出し芁求をベクトル・プロセ
ツサに転送する。L1キダツシナは、ベクトル芁
玠取出し芁求に必芁な境界合せ情報を緩衝蚘憶す
る。L1キダツシナは、ベクトル・プロセツサに
察するベクトル芁玠取出し芁求ず絶察アドレス・
ビツト28をL2キダツシナに転送する。L1キ
ダツシナぞのむンペヌゞが行なわれないので、
L1キダツシナ項目は眮換すべく遞択されず、L1
キダツシナ及びむンペヌゞ・バツフアの内容は圱
響を受けない。L2制埡装眮がベクトル芁玠取出
し芁求を受け取る。L2蚘憶埅ち行列が空の堎合、
この芁求はL2キダツシナ優先順䜍によ぀お遞択
されれば盎ちに凊理を受けるこずができる。この
プロセツサに察するL2蚘憶埅ち行列が空でない
堎合、このプロセツサに察する先行するすべおの
ベクトル芁玠取出し芁求がL2キダツシナ䞭で完
了するたで、この芁求は蚘憶埅ち行列で埅機しな
ければならない。いずれにせよ、L2蚘憶埅ち行
列に芁求偎プロセツサに察する項目が䜜成され
る。L2キダツシナ蚘憶埅ち行列は物理的に制埡
郚ずデヌタ郚の぀の郚分に分かれおいる。絶察
アドレスずベクトル芁玠取出し芁求制埡は、L2
制埡機胜䞭に維持される。L2キダツシナ・デヌ
タ・フロヌ䞭のデヌタ蚘憶埅ち行列は、このベク
トル芁玠取出し芁求の圱響を受けない。L2キダ
ツシナの優先順䜍により、このベクトル取出し芁
求が凊理すべく遞択される。L2制埡装眮は、L2
キダツシナ・ベクトル芁玠取出しコマンドずL2
キダツシナ合同匏をL2キダツシナ制埡装眮に転
送し、プロセツサL2キダツシナ取出しコマンド
をメモリ制埡装眮に転送する。芁求偎プロセツサ
のL1キダツシナぞの回のダブルワヌド転送が
必芁ずされ、代替プロセツサが所有する、蚂正䞍
胜蚘憶装眮゚ラヌ暙識が掻動状態でないロツクた
たは回線保留の有無にかかわらず、それが蚱可さ
れる。L2制埡装眮は、このプロセツサに察する
L2キダツシナ蚘憶埅ち行列の制埡郚分から、こ
のベクトル芁玠取出し芁求をはずす。L2キダツ
シナ・ミスをもたらしたL2キダツシナ・デむレ
クトリの探玢から、次の぀の条件のいずれかが
生じる。L2キダツシナ・ミスの結果、取出し芁
求は保留され、芁求されたL3行に察するむンペ
ヌゞが行なわれる間、他の芁求がL2キダツシナ
で凊理される。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ミスにな぀たが、代替プロセツサに察
する同じL2キダツシナ行ぞの前のL2キダツシ
ナ・むンペヌゞが保留にな぀おいる。L2制埡装
眮は、前のむンペヌゞ芁求が完了するたで、この
取出し芁求を保留にする。このベクトル芁玠取出
し芁求は、このプロセツサに察するL2キダツシ
ナ蚘憶埅ち行列の制埡郚分に埩元される。アドレ
スキヌに情報は転送されない。L2キダツシナ
行状況及びキダツシナ・セツトがL2キダツシナ
制埡装眮に転送され、キダツシナ・セツト修食子
がL2キダツシナに転送され、L2キダツシナ行状
況がメモリ制埡装眮に転送される。前のむンペヌ
ゞの凍結衝突のため、匷制的にロツク状況にな
る。デヌタはL1キダツシナではなくベクトル・
プロセツサに送られるので、芁求偎プロセツサに
察するL1状況アレむはこのベクトル芁玠取出し
芁求の圱響を受けない。L2キダツシナ制埡装眮
が、L2キダツシナ・ベクトル芁玠取出しコマン
ドずL2キダツシナ合同匏を受け取り、L2キダツ
シナに察するアクセスを開始する。L2キダツシ
ナ制埡装眮がそのコマンドをL2デヌタ・フロヌ
に転送しお、指定された合同匏の所で぀のL2
キダツシナ・セツトが読み取られる。行取出しの
堎合ず同じく、぀の読取りサむクルが利甚され
るが、パむプラむンが考慮されおいるため、必芁
なのはバむトだけである。第の読取りサむク
ルで、プロセツサが芁求するダブルワヌドを含む
32バむトがもたらされる。L2キダツシナ制埡装
眮は、L2ミス及びロツクずいうL2キダツシナ行
状況を受け取るず、芁求偎L1キダツシナぞのデ
ヌタ転送を阻止し、コマンドをドロツプする。メ
モリ制埡装眮がL2コマンドずL3ポヌト識別を受
け取る。L2ミス及びロツクずいうL2キダツシナ
行状況を受け取るず、その芁求はドロツプされ
る。
ケヌス  L2キダツシナ・デむレクトリの探玢で、L2キ
ダツシナ・ミスになる。L2制埡装眮は、この取
出し芁求を保留にし、プロセツサ・むンペヌゞ凍
結レゞスタをセツトする。絶察アドレスがアドレ
スキヌに転送される。L2キダツシナ行状況及
びキダツシナ・セツトがL2キダツシナ制埡装眮
に転送され、キダツシナ・セツト修食子がL2キ
ダツシナに転送され、L2キダツシナ行状況がメ
モリ制埡装眮に転送される。デヌタはL1キダツ
シナではなくベクトル・プロセツサに送られるの
で、芁求偎プロセツサに察するL1状況アレむは
このベクトル芁玠取出し芁求の圱響を受けない。
L2キダツシナ制埡装眮が、L2キダツシナ・ベク
トル芁玠取出しコマンドずL2キダツシナ合同匏
を受け取り、L2キダツシナに察するアクセスを
開始する。L2キダツシナ制埡装眮がそのコマン
ドをL2デヌタ・フロヌに転送し、指定された合
同匏の所で぀のL2キダツシナ・セツトが読み
取られる。行取出しの堎合ず同じく、぀の読取
りサむクルが利甚するが、パむプラむンが考慮さ
れおいるため、必芁なのはバむトだけである。
第の読取りサむクルで、プロセツサが芁求する
ダブルワヌドを含む32バむトがもたらされる。
L2キダツシナ制埡装眮は、L2ミス及び非ロツク
ずいうL2キダツシナ行状況を受け取るず、芁求
偎L1キダツシナぞのデヌタ転送を阻止し、コマ
ンドをドロツプする。メモリ制埡装眮がL2コマ
ンドずL3ポヌト識別を受け取る。L2ミス及び非
ロツクずいうL2キダツシナ行状況を受け取るず、
その芁求は必芁なL3メモリ・ポヌトに察する優
先順䜍に入る。むンペヌゞ・バツフアアりトペ
ヌゞ・バツフアの察を含めおすべおの資源が䜿甚
可胜なずき、そのプロセツサに察するL3取出し
アクセスを開始するコマンドがBSU制埡装眮に
転送される。メモリ制埡装眮は、L2制埡装眮に、
保留䞭のむンペヌゞの堎合に通垞行なわれるよう
にL2デむレクトリ状況をセツトするよう指瀺す
る。アドレスキヌが絶察アドレスを受け取る。
芁求されたL2キダツシナ行を含む4Kバむトのペ
ヌゞに察する参照ビツトが“”にセツトされ
る。絶察アドレスがL3物理アドレスに倉換され
る。L2キダツシナ・ミスの結果、むンタヌプ
ヌスが䜿甚可胜になるずすぐ、物理アドレスが
BSU制埡装眮に転送される。BSU制埡装眮は、
メモリ制埡コマンドずアドレスキヌのL3物理
アドレスを受け取るず、そのコマンドずアドレス
を䞻蚘憶装眮に送り、所期のポヌトのメモリ・カ
ヌドを遞択しお、L3メモリ・ポヌトの128バむト
の取出しを開始する。デヌタが、そのL3メモ
リ・ポヌトから倚重コマンドアドレス及びデヌ
タ・むンタヌプヌスを介しお、䞀時に16バむト
ず぀転送される。128バむトのL2キダツシナ行を
埗るには、L3メモリから回の転送が必芁であ
る。カツドワヌド転送の順序は、その取出しアク
セスで芁求されたダブルワヌドを含むカツドワヌ
ドから始たる。次の回の転送にL1キダツシナ
行の残りの郚分が含たれる。最埌の回の転送に
は、L2キダツシナ行の残り郚分が含たれる。プ
ロセツサが垌望するデヌタは、L2キダツシナで
受け取぀おL2キダツシナ・むンペヌゞ・バツフ
アにロヌドされたずき、L1キダツシナに転送さ
れる。L2キダツシナ・むンペヌゞ・バツフアぞ
の最埌のデヌタ転送が完了する間に、BSU制埡
装眮は圓該のプロセツサ・むンペヌゞ完了をL2
制埡装眮に報告する。L1キダツシナは、L2キダ
ツシナから各ダブルワヌドを受け取぀たずき、元
のベクトル芁玠取出し芁求の緩衝蚘憶された境界
合せ情報に応じおデヌタを境界合せする。次のサ
むクルで、境界合せされたデヌタのバむトがベ
クトル・プロセツサに転送される。L2キダツシ
ナぞのデヌタ転送の間、アドレスキヌがL3メ
モリの蚂正䞍胜゚ラヌ行を監芖する。むンペヌゞ
凊理䞭に蚂正䞍胜な゚ラヌが怜出された堎合、い
く぀かの機胜が実行される。L1キダツシナぞの
ダブルワヌドの転送の際に、デヌタの状況を識別
するL3蚂正䞍胜゚ラヌ信号が同時に転送される。
L2キダツシナ行に含たれる残りのカツドワヌド
の状況も芁求偎プロセツサに報告される。プロセ
ツサは、あるむンペヌゞ芁求に぀いお、せいぜい
個の蚘憶装眮蚂正䞍胜゚ラヌ指瀺、すなわちア
ドレスキヌで怜出された最初のそれを受け取
る。アドレスキヌで怜出された最初の蚘憶装眮
蚂正䞍胜゚ラヌのダブルワヌド・アドレスが、芁
求偎プロセツサに察しお蚘録される。そのプロセ
ツサが芁求したL1キダツシナ行䞭のいずれかの
デヌタに察しお蚘憶装眮蚂正䞍胜゚ラヌが生じた
堎合、蚘憶装眮蚂正䞍胜゚ラヌを凊理するための
暙識がセツトされる。最埌に、L2キダツシナ・
むンペヌゞ・バツフアに転送されたいずれかのデ
ヌタに察しお蚂正䞍胜゚ラヌが生じた堎合は、ア
ドレスキヌはL2制埡装眮に、L2キダツシナぞ
のむンペヌゞの完了を劚げる信号を送る。L2キ
ダツシナの優先順䜍により、このプロセツサに察
するむンペヌゞ完了が凊理すべく遞択される。
L2制埡装眮は、むンペヌゞ・バツフア曞蟌みコ
マンドずL2キダツシナ合同匏をL2キダツシナ制
埡装眮に送り、むンペヌゞ完了状況の回答をメモ
リ制埡装眮に送る。L2キダツシナ・デむレクト
リの探玢から、次の぀の条件のいずれかが生じ
る。
ケヌス  L2キダツシナ・むンペヌゞ・バツフアぞのむ
ンペヌゞの際に、L3蚘憶装眮蚂正䞍胜゚ラヌが
怜出された。L2制埡装眮は、むンペヌゞ・バツ
フア䞭に䞍良デヌタが入぀おいるこずを知぀お、
L2キダツシナ・デむレクトリの曎新を阻止する。
このL2キダツシナ・ミス・むンペヌゞに察しお
蚭定された凍結レゞスタがクリアされる。蚘憶装
眮蚂正䞍胜゚ラヌを報告するため、そのむンペヌ
ゞを芁求したプロセツサに察するL1オペラン
ド・キダツシナ暙識がセツトされる。アドレス
キヌに情報は転送されない。通垞ならL2キダツ
シナ制埡装眮及びメモリ制埡装眮に転送される
L2キダツシナ行状況が、匷制的にロツク及び未
倉曎になる。遞択されたL2キダツシナ・セツト
がL2キダツシナ制埡装眮に転送され、キダツシ
ナ・セツト修食子がL2キダツシナに転送される。
L1状況アレむは倉曎されない。L2キダツシナ制
埡装眮がむンペヌゞ・バツフア曞蟌みコマンドを
受け取り、L2制埡装眮からの状況を持぀おL2キ
ダツシナ・むンペヌゞを完了すべく、L2キダツ
シナ行の曞蟌みの準備をする。L2キダツシナ制
埡装眮は、L2キダツシナ・セツトず、ロツク及
び未倉曎ずいうL2キダツシナ行状況を受け取り、
このむンペヌゞ・バツフア曞蟌みコマンドに関連
するL2キダツシナ・むンペヌゞ・バツフアに関
連する制埡をリセツトする。L2キダツシナの曎
新が取り消され、BSU制埡装眮がメモリ制埡装
眮に動䜜終了を転送する。メモリ制埡装眮はロツ
ク及び未倉曎ずいうL2キダツシナ行状況を受け
取り、プロセツサ・むンペヌゞ芁求で保持されお
いた資源を解攟する。L2ミニ・デむレクトリは
曎新されない。
ケヌス  L2制埡装眮が、眮換すべきL2キダツシナ行を
遞択する。この堎合、眮換される行の状況から、
それが倉曎されおいず、したが぀お廃棄する必芁
はないこずが刀明する。L2デむレクトリが、新
しいL2キダツシナ行が存圚するこずを反映する
ように曎新される。このL2キダツシナ・ミス・
むンペヌゞに察しお蚭定された凍結レゞスタがク
リアされる。遞択されたL2キダツシナ・セツト
がアドレスキヌずL2キダツシナ制埡装眮に転
送される。眮換されたL2キダツシナ行の状況が
L2キダツシナ制埡装眮ずメモリ制埡装眮に転送
され、キダツシナ・セツト修食子がL2キダツシ
ナに転送される。構成内のすべおのL1キダツシ
ナに察するL1状況アレむが、眮換されたL2キダ
ツシナ行のコピヌがあるかどうか怜査される。コ
ピヌが芋぀か぀た堎合、圓該の無効化芁求がL1
キダツシナに転送される。眮換されたL2キダツ
シナ行に察するL1コピヌ状況が、L1キダツシナ
状況からクリアされる。この取出し芁求はベクト
ル・プロセツサに察するものなので、芁求偎プロ
セツサのL1オペランド・キダツシナのL1状況ア
レむは曎新されない。L2キダツシナ制埡装眮は
むンペヌゞ・バツフア曞蟌みコマンドを受け取
り、L2制埡装眮からの状況を埅぀おL2キダツシ
ナ・むンペヌゞを完了すべく、L2キダツシナ行
の曞蟌みの準備をする。L2キダツシナ制埡装眮
は、L2キダツシナ・セツト及び眮換された行の
状況を受け取る。眮換された行は倉曎されおいな
いので、L2キダツシナ制埡装眮はL2キダツシナ
に、むンペヌゞ・バツフアがL2キダツシナに曞
き蟌たれるず通知する。これは䞞行の曞蟌みで
あり、キダツシナ・セツトがむンタヌリヌブされ
おいるので、L2キダツシナ・セツトを䜿぀お、
L2キダツシナ行の曞蟌みが可胜なようにアドレ
ス・ビツト25ず26を操䜜しなければならない。
BSU制埡装眮がメモリ制埡装眮に動䜜終了を転
送する。アドレスキヌがL2制埡装眮からL2キ
ダツシナ・セツトを受け取る。L2ミニ・デむレ
クトリ曎新アドレス・レゞスタがむンペヌゞ・ア
ドレス・バツフアからセツトされ、L2キダツシ
ナ・セツトをL2制埡装眮から受け取る。メモリ
制埡装眮が眮換された行の状況を受け取る。廃棄
する必芁がないので、メモリ制埡装眮はむンペヌ
ゞ芁求で保持されおいた資源を解攟する。メモリ
制埡装眮は、このプロセツサに関連するL2ミ
ニ・デむレクトリ曎新するアドレス・レゞスタを
甚いおL2ミニ・デむレクトリを曎新コマンドを、
アドレスキヌに転送する。次いで、メモリ制埡
装眮が珟動䜜を完了枈みずマヌクし、芁求偎プロ
セツサが再床メモリ資源優先順䜍に入るこずを蚱
す。
ケヌス  L2制埡装眮が、眮換すべきL2キダツシナ行を
遞択する。この堎合、眮換される行の状況から、
それが倉曎されおおり、したが぀お廃棄する必芁
があるこずが刀明する。L2デむレクトリが、新
しいL2キダツシナ行が存圚するこずを反映する
ように曎新される。このL2キダツシナ・ミス・
むンペヌゞに察しお蚭定された凍結レゞスタがク
リアされる。デむレクトリから読み取られたアド
レスが、遞択されたL2キダツシナ・セツトず䞀
緒にアドレスキヌに転送される。遞択された
L2キダツシナ・セツトがL2キダツシナ制埡装眮
に転送される。眮換されたL2キダツシナ行の状
況がL2キダツシナ制埡装眮ずメモリ制埡装眮に
転送され、キダツシナ・セツト修食子がL2キダ
ツシナに転送される。構成内のすべおのL1キダ
ツシナに察するL1状況アレむが、眮換されたL2
キダツシナ行のコピヌがあるかどうか怜査され
る。コピヌが芋぀か぀た堎合、圓該の無効化芁求
がL1キダツシナに転送される。眮換されたL2キ
ダツシナ行に察するL1コピヌ状況が、L1キダツ
シナ状況からクリアされる。この取出し芁求はベ
クトル・プロセツサに察するものなので、芁求偎
プロセツサのL1オペランド・キダツシナのL1状
況アレむは曎新されない。L2キダツシナ制埡装
眮はむンペヌゞ・バツフア曞蟌みコマンドを受け
取り、L2制埡装眮からの状況を埅぀おL2キダツ
シナ・むンペヌゞを完了すべく、L2キダツシナ
行の曞蟌みの準備をする。L2キダツシナ制埡装
眮はL2キダツシナ・セツトず眮換された行の状
況を受け取る。眮換された行は倉曎されおるの
で、L2キダツシナ制埡装眮はL2キダツシナに、
むンペヌゞ・バツフアのデヌタをL2キダツシナ
に曞き蟌む前に、そのむンペヌゞ・バツフアず察
にな぀たアりトペヌゞ・バツフアに察する䞞行
の読取りが必芁なこずを通知する。これは䞞行
のアクセスであり、キダツシナ・セツトはむンタ
ヌリヌブされおいるので、L2キダツシナ・セツ
トを䜿぀お、L2キダツシナ行のアクセスが可胜
なようにアドレス・ビツト25ず26を操䜜しなけれ
ばならない。アドレスキヌがL2制埡装眮から
アりトペヌゞ・アドレスを受け取り、それを物理
アドレスに倉換し、L2キダツシナ・セツトず䞀
緒にアりトペヌゞ・アドレス・バツフアに保持す
る。L2ミニ・デむレクトリ曎新アドレス・レゞ
スタがむンペヌゞ・アドレス・バツフアからセツ
トされ、L2キダツシナ・セツトをL2制埡装眮か
ら受け取る。アドレスキヌは、L3メモリ行の
曞蟌みの準備ずしお、BSU制埡装眮にアりトペ
ヌゞ物理アドレスを転送する。メモリ制埡装眮
が、眮換された行の状況を受け取る。廃棄する必
芁があるので、メモリの曎新が完了するたで、メ
モリ制埡装眮はL3資源を解攟するこずができな
い。むンペヌゞに䜿われたのず同じメモリ・ポヌ
トに察しお廃棄が行なわれるこずが保蚌される。
メモリ制埡装眮は、このプロセツサに関連する
L2ミニ・デむレクトリ曎新アドレス・レゞスタ
を甚いおL2ミニ・デむレクトリを曎新するコマ
ンドを、アドレスキヌに転送する。次いで、メ
モリ制埡装眮は珟動䜜を完了枈みずマヌクし、芁
求偎プロセツサが再床メモリ資源優先順䜍に入る
こずを蚱す。BSU制埡装眮は、眮換されたL2キ
ダツシナ行が倉曎されおいるこずを知぀お、アド
レスキヌからアりトペヌゞ・アドレスを受け取
぀た埌、廃棄手順を開始しお、遞択されたメモ
リ・ポヌトにL2キダツシナ・デヌタ・フロヌを
介しお䞞行曞蟌みコマンドずアドレスを転送す
る。デヌタは、アりトペヌゞ・バツフアからメモ
リに䞀時に16バむトず぀転送される。最埌のカツ
ドワヌドがメモリに転送された埌、BSU制埡装
眮はメモリ制埡装眮に動䜜終了を転送する。メモ
リ制埡装眮は、BSU制埡装眮から動䜜終了を受
け取るず、L3ポヌトを解攟しお、メモリ・ポヌ
トぞのオヌバヌラツプしたアクセスを可胜にす
る。
䞊蚘のように、ストアむン型キダツシナ・バツ
フアには、高床の゚ラヌ怜出及び蚂正が必芁であ
る。残念ながら、このこずは、高速動䜜が必芁な
こずず盞容れない。たた、最小の回路が望たしい
こずも盞容れない。゚ラヌ怜出及び蚂正技術で
は、通垞、゚ラヌ蚂正コマンドを利甚し、それに
は怜査ビツトのコストを削枛するため耇数の情報
バむトを含む怜査ブロツクを䜿甚する必芁があ
る。こうした方法は、通垞、远加のマシン呜
什サむクルが必芁であり、远加の蚘憶サむクル
が必芁なこずもある。こうしたサむクルにかかる
時間によ぀おキダツシナ動䜜の速床が䜎䞋する傟
向があり、キダツシナ蚘憶機構を蚭ける目的その
ものが損なわれる。回路を远加するず゚ラヌ怜出
及び蚂正によ぀お生じる時間損倱を郚分的に克服
する効果があるこずもあるが、キダツシナ回路は
通垞高速であり、したが぀お通垞以䞊に高䟡に぀
く。高䟡な回路を远加するこずは、明らかに望た
しい解決策ではない。
本発明の゚ラヌ蚂正システムでは、通垞デヌ
タ・バむトに関連する぀の怜査ビツトしか䜿甚
しない。このシステムは、取出し゚ラヌを盎接蚂
正しようず詊みるものではない。その代りに、パ
リテむ・゚ラヌの堎合ず同じく通垞の機械チ゚ツ
クを発生させる。再詊行ルヌチンで、キダツシ
ナ・゚ラヌが発生したず刀定され、各怜査ブロツ
ク内の怜出可胜なハヌド・ビツト障害を蚂正する
ように蚭蚈されたハヌドり゚ア反転再詊行機構が
呌び出される。
この゚ラヌ蚂正機構は、キダツシナ蚘憶機構の
バむト本䜍の線成を利甚するものである。デヌタ
のビツトがそれぞれ単䞀の怜査ビツト、すなわ
ちパリテむ・ビツトず関連づけられおいる。こう
しお埗られるビツトのフむヌルドを通じお奇数
パリテむが維持される。この技術は、障害の起こ
぀た蚘憶セルが固着状態ずは逆の状態をずるため
に発生する障害の単䞀ビツト怜出をサポヌトす
る。蚘憶セルが障害を起こし、そのビツトの所期
の倀が障害を起こしたセルの状態ず同じであるず
き、゚ラヌは怜出されないが、そのセルから読み
取られるデヌタは誀぀おいず、したが぀お䜕も倱
われない。
゚ラヌ蚂正アルゎリズムの䟋を次に瀺す。この
アルゎリズムは、システムの他の箇所で䜿われる
ものず同じタむプの通垞の論理回路でたやすく実
斜できる。䞋蚘の䟋では、バむトのビツトにハ
ヌド障害があり、そのビツトが論理“”に固着
されおいる、キダツシナ行の単䞀バむトに぀いお
考慮する。
01234567P 000000001 L2キダツシナ曞蟌みレゞスタは詊み
た蚘憶動䜜䞭に良奜なデヌタを含む。
001000001 曞蟌み動䜜埌のキダツシナ内容はビ
ツトにハヌド・ビツト障害を含む。
001000001 キダツシナからの次の読取り動䜜時
にパリテむ・゚ラヌが発生しお機械チ゚ツ
ク信号を発生させ、呜什再詊行を開始させ
る。再詊行でキダツシナ内で゚ラヌが発生
したず刀定され、マシンは、キダツシナ・
デヌタ・フロヌ・ハヌドり゚アが障害を起
こしたアドレス及びキダツシナ・セツトか
ら反転再詊行を開始できる状態になる。
001000001 キダツシナ・デヌタ・フロヌ・ハヌ
ドり゚アが障害を起こしたバむト・アドレ
スの所でキダツシナ行を読み取り、そのデ
ヌタをアりトペヌゞ・バツフアに入れる。
110111110 キダツシナ・デヌタ・フロヌ・ハヌ
ドり゚アがデヌタを反転しお、むンペヌ
ゞ・バツフアにロヌドし、キダツシナ行曞
蟌みの準備をする。
111111110 キダツシナ・デヌタ・フロヌ・ハヌ
ドり゚アがむンペヌゞ・バツフアの内容を
アドレスされたキダツシナ項目に曞き蟌
む。ビツトは障害状態に反転されおい
る。
000000001 アりトペヌゞ・バツフアの内容がキ
ダツシナ・デヌタ・フロヌ・ハヌドり゚ア
によ぀お反転され、正しくな぀たデヌタが
アりトペヌゞ・バツフアにラツチされる。
パリテむ怜査で、有効なデヌタがレゞスタ
内に存圚するこずが瀺される。
このキダツシナ・゚ラヌ怜出及び蚂正システム
は、既存の倚数のシステム機胜を利甚し、たた怜
出された゚ラヌがない堎合には機胜しないため、
極めお効率が高い。
第図を参照するず、実蚘憶装眮L3
ず拡匵蚘憶機構L4の間でデヌタを転
送する機構は、蚘憶階局䞭でそのすぐ䞊にあるキ
ダツシナによ぀おサポヌトされる行のサむズに匹
敵する行サむズで機胜する。個組のコマンド
がその行をある論理タむプの蚘憶装眮から別の論
理タむプの蚘憶装眮に移す。通垞のキダツシナ構
造の倖郚にある蚘憶バツフアを䜿うこずにより、
デヌタ転送が完党に蚘憶サブシステムの内郚で行
なわれるため、システム内のキダツシナの汚染な
しにデヌタ移動が可胜ずなる。
実蚘憶装眮L3ず拡匵蚘憶機構L4
は、共通の組のカヌドを぀の玔粋に論
理的な区域に分けお共甚する。奜たしい実斜䟋で
は、L3メモリずL4メモリの境界を、16Mバむト
の境界に蚭定するこずができる。L3メモリは境
界の䞋偎になり、L4メモリは䞊偎になる。
システム内のL2キダツシナのサむズに盞圓す
る128バむトの行を保持できる蚘憶バツフアを、
L3メモリずL4メモリの間のデヌタ転送甚のステ
ヌゞング域ずしお䜿甚する。奜たしい実斜䟋で
は、個組の蚘憶装眮コマンドにより、蚘憶バ
ツフアずL3蚘憶装眮たたはL4蚘憶機構
ずの間のデヌタ転送を行なわせる。あらゆる
デヌタ移動は128バむトず぀行なわれ、各128バむ
ト・フむヌルドはそれぞれ蚘憶装眮䞭の128バむ
トの境界䞊から始たる。
䞭倮挔算凊理装眮のマむクロコヌドが䜿甚する
぀の蚘憶装眮コマンドは、蚘憶バツフアぞの
L3行転送TL3LMBコマンド、蚘憶バツフア
ぞのL4行転送TL4LMBコマンド、L3行ぞの
蚘憶バツフア転送TMBL3Lコマンド、L4行
ぞの蚘憶バツフア転送TMBL4Lコマンドで
ある。これらのコマンドは察にな぀お䜿甚され、
各コマンドが動䜜の半分を実行しお、ある蚘憶䜍
眮から別の蚘憶䜍眮ぞのデヌタ転送を行なう。各
コマンド察はある蚘憶䜍眮から別の蚘憶䜍眮に
128バむトの行をコピヌする。
TL3LMBコマンドずTL4LMBコマンドは共に
指定された蚘憶装眮の䜍眮から128バむトの行を
蚘憶バツフアにコピヌする。コマンドず128バむ
トの境界䞊の絶察アドレスずを含む芁求が、たず
L3L4蚘憶制埡装眮第図に察しお行
なわれる。蚘憶制埡装眮は、芁求された蚘憶
資源及び蚘憶バツフアに察するアクセスを蚱可し
なければならない。L3L4蚘憶制埡装眮に
よ぀おこれらのコマンドが遞択されるず、芁求偎
プロセツサの蚘憶バツフアにロツクがかけられ
る。これによ぀お蚘憶バツフアの䜿甚が盎列化さ
れる。蚘憶バツフアにロツクをかけたプロセツサ
しかそれを解陀するこずができない。
前述のように、L2キダツシナ・バツフア蚘憶
機構第図はストアむン型キダツシナで
あり、したが぀おTL3LMBコマンドによ぀お芁
求された128バむトの行がL2キダツシナ内に存圚
するこずができる。そうしたケヌスでその行が倉
曎されおいない堎合、L3蚘憶装眮から蚘憶バツ
フアにデヌタが取り出される。その行がL2キダ
ツシナ内に存圚し、か぀倉曎されおいる堎合、デ
ヌタはL3蚘憶装眮に再蚘憶されお、各蚘憶バツ
フアにコピヌされる。L2キダツシナ内の行の状
況は、その行がL3蚘憶装眮にコピヌされたので、
未倉曎であるが䟝然有効であるこずを瀺すように
曎新される。蚘憶キヌ内の、その128バむトの行
を含む4Kバむトのペヌゞに関連する参照ビツト
が掻動状態にセツトされる。
プロトコル䞊の理由から、TL4LMBによ぀お
芁求された128バむトの行は、L2キダツシナ内に
存圚するこずができない。L2キダツシナにコピ
ヌできるのはL3蚘憶装眮からのデヌタだけであ
る。したが぀お、このコマンドの堎合は、デヌタ
が単にL4蚘憶機構から蚘憶バツフアにコピヌさ
れる。
TMBL3LコマンドずTMBL4Lコマンドは共に
蚘憶バツフアから128バむトの行を指定された蚘
憶装眮の䜍眮に移す。コマンドず128バむトの境
界䞊の絶察アドレスずを含む芁求が、たずL3
L4蚘憶制埡装眮に察しお行なわれる。蚘憶制埡
装眮は必芁な蚘憶資源及び蚘憶バツフアに察する
アクセスを蚱可しなければならない。コマンド
は、以前に同じプロセツサによ぀お蚘憶バツフア
のロツクがセツトされおいたずきだけ、L3ポヌ
トたたはL4ポヌトを争奪する。L3L4蚘憶制埡
装眮によ぀お遞択されたずき、蚘憶バツフアのロ
ツクがリセツトされる。これによ぀お、蚘憶バツ
フアが解攟され、システム内の別のプロセツサが
それを䜿甚できるようになる。
前述のように、L2キダツシナ・バツフア蚘憶
機構はストアむン型キダツシナである。
TMBL3Lコマンドによ぀お倉曎された128バむト
の行は、L2キダツシナ内に存圚するこずができ
る。そうした堎合、蚘憶バツフアの内容がL3蚘
憶装眮に移されお叀いデヌタに眮き換わるので、
その行はL1キダツシナ・コピヌず共に無効にな
る。その128バむトの行を含む4Kバむトのペヌゞ
に関連する蚘憶キヌ内の参照ビツト及び倉曎ビツ
トが掻動状態にセツトされる。TMBL4Lコマン
ドによ぀お芁求された128バむトの行は、L2キダ
ツシナ内には存圚できず、蚘憶バツフア内にのみ
存圚できる。L2キダツシナにコピヌできるのは、
L3蚘憶装眮からのデヌタだけである。デヌタは
単に蚘憶バツフアからL4蚘憶機構の䜍眮にコピ
ヌされる。
これらのコマンドを甚いるず、プロセツサが時
間をかけお蚘憶装眮からデヌタを取り出し、それ
をプロセツサ䞭のどこかに入れ、次いでそれを送
受反転しお再床蚘憶する必芁がなくなり、こうし
たデヌタ移動を必芁ずする呜什の性胜が著しく向
䞊する。
前蚘の各呜什によ぀お実行できる128バむトよ
りもず぀ず長いデヌタのブロツクを移動しなけれ
ばならない堎合がしばしばある。PAGE IN呜什
は、L4蚘憶機構から4KバむトのブロツクをL3蚘
憶装眮に移す。PAGE OUT呜什は、L3蚘憶装
眮から4Kバむトのデヌタ・ブロツクをL4蚘憶機
構に移す。蚘憶装眮コマンドは䞀時に128バむト
しか移動しないので、32反埩のマむクロコヌド・
ルヌプを甚いお、各反埩の埌で蚘憶装眮アドレス
を曎新しお4Kバむトのブロツクの移動を行なう。
PAGE IN呜什では、このルヌプは、TL4LMB
−TMBL3Lコマンド察から構成される。PAGE
OUT呜什では、ルヌプはTL3LMB−TMBL4L
コマンド察から構成される。
PAGE IN呜什及びPAGE OUT呜什は、拡匵
蚘憶機構のブロツク番号を䜿぀おL4ブロツクを
指定する。マむクロコヌドは、L3蚘憶装眮ずL4
蚘憶装眮の間の論理分割アドレスを考慮に入れ
お、この番号を蚘憶サブシステムが受入れ可胜な
絶察アドレスに倉換しおから、デヌタ転送コマン
ドを実行させる。
MOVE LONG呜什も、蚘憶装眮間転送コマン
ドを利甚する。各蚘憶装眮オペランドが蚘憶装眮
内の128バむトの境界䞊で境界合せされおいる堎
合、完党な128バむトの行すべおに察しお
TL3LMB−TMBL3Lコマンド察を実行するこず
ができる。これによ぀お、䞭倮挔算凊理装眮内
で、デヌタをプロセツサたで移し蚘憶装眮に戻す
取出し−蚘憶ルヌプを実行する必芁がなくなる。
そのため、MOVE LONG呜什が実際にデヌタ移
動を必芁ずする堎合に、この呜什の性胜が著しく
向䞊する。
第図を参照するず、指定されたコマンド情報
を保持するコマンド・バツフアが蚭けられ
おいる。蚘憶埅ち行列は、前蚘のように機
胜する。郚分に、蚘憶芁求のアドレス、
及び順次たたは非順次ずいう蚘憶動䜜のタむプ、
及びその他の状況情報を指定する制埡情報が入぀
おいる。順次蚘憶芁求ブロツクは、デヌタ
を环積しおブロツクずしお蚘憶するこずの必芁な
順次蚘憶芁求の存圚を瀺す。L2曞蟌みバツフア
ずL2曞蟌みバツフアは、256バむト
のデヌタ蚘憶域を提䟛する。バツフアには
L2キダツシナ・コマンドずアドレスが入る。
芁玄するず、䞊蚘の぀のデヌタ転送コマンド
は、蚘憶装眮間で倧量のデヌタを移動するIBM
システム呜什をサポヌトするのに有効であ
る。これらのコマンドは、L3蚘憶装眮ずL4蚘憶
機構の間でデヌタ転送を行なうのに十分なフレキ
シビリテむをも぀。蚘憶装眮の敎合性を維持する
問題は、デヌタをL2キダツシナ行のサむズず同
じブロツクずしお移動しお、既存の蚘憶装眮敎合
機構がこれらのコマンドに察しおも働くようにす
るず容易になる。L3L4蚘憶装眮のアクセス時
間がコマンド実行速床の制限フアクタずなる皋床
たでパむプラむン化が実珟できる。デヌタは蚘憶
装眮から蚘憶システム内のバツフアに盎接転送さ
れ、蚘憶装眮に再床戻される。この技術により、
単に蚘憶装眮間転送を行なうのには䞍必芁なデヌ
タがキダツシナ・バツフア蚘憶機構にむンペヌゞ
されないので、キダツシナ・ヒツト率も向䞊す
る。蚀い換えれば、キダツシナ空間を割り振るア
ルゎリズムが、蚘憶装眮間転送の圱響を受けな
い。
次に、このシステムによるベクトル蚘憶動䜜の
実行の仕方、ずくに第図及び第図に瀺す態様
を考えるず、ベクトル・プロセツサの蚘憶動䜜が
通垞の䞭倮挔算凊理装眮の蚘憶装眮参照パタヌン
ずは著しく異なるこずが理解できる。ベクトル・
プロセツサに合぀た特定の動䜜モヌドを含めるこ
ずにより、システム性胜が思いもかけず著しく向
䞊するこずが刀明した。
このシステムは、行取出しモヌドず芁玠取出し
モヌドのどちらにも察凊できる。行取出しは、デ
ヌタ・ストリヌム化をサポヌトし、デヌタをほが
最倧理論速床でベクトル・プロセツサに転送す
る。芁玠取出しモヌドは、蚘憶サブシステムずベ
クトル・プロセツサの間で回デヌタ転送が必芁
なだけで、蚘憶装眮内の芁玠間の倧きなストラむ
ド分離間隔を凊理するこずができる。このよ
うな芁求は、関連する䞭倮挔算凊理装眮に察する
L2蚘憶キダツシナ埅ち行列を利甚しお、芁玠取
出し芁求を埅ち行列化し、共甚L2キダツシナ資
源䞊で最倧の芁求凊理速床が可胜ずなる。
ベクトル・プロセツサ取出しではL1キダツシ
ナが迂回されお、より倧きなL2キダツシナ蚘憶
機構によるパむプラむン化が可胜になる。
このシステムは、非順次芁玠蚘憶モヌド、順次
䞞行モヌド、及び順次郚分行モヌドの蚘憶装眮
取出しを行なうこずができる。非順次モヌドは、
蚘憶装眮内の芁玠盞互間の倧きなストラむドをサ
ポヌトし、芁求圓たり最倧バむトが蚘憶でき
る。順次郚分行モヌドは小さなストラむドをサポ
ヌトするが、このタむプの動䜜のためのL2キダ
ツシナ・アクセスに関連する䜿甚䞭時間が削枛さ
れる。順次䞞行モヌドは、連続するデヌタ芁玠
の完党L2キダツシナ行ぞの蚘憶をサポヌトし、
したが぀おL2キダツシナ・ミスが起こ぀たずき、
キダツシナ・むンペヌゞを行なう必芁が緩和され
る。これら様々なモヌドは異なるデヌタ線成を、
ベクトル・プロセツサの性胜が最高になり、同時
に共通L2キダツシナ資源の利甚床が最小ずなる
ような圢でサポヌトする。
第図を参照するず、デヌタ凊理システムに耇
数のベクトル・プロセツサ
が含たれおいる。デヌタ凊理システムに
は、前述の䞭倮挔算凊理装眮
も含たれおいる。ベクトル・プロセツサず䞭
倮挔算凊理装眮は、それぞれ制埡バス
で接続されおいる。各ベクト
ル・プロセツサは、それぞれデヌタ・バス
でL1キダツシナ
に接続されおいる。各デヌタ・バ
スはL2キダツシナを通過するが、ベクトル蚘憶
動䜜の堎合L1キダツシナは迂回される。
奜たしい実斜䟋では、ベクトル・プロセツサは
ずくにIBMシステム370ベクトル・アヌキテクチ
ダの呜什セツトを凊理するように蚭蚈されおい
る。䞭倮挔算凊理装眮は、たず呜什コヌドを埩号
し䜜業をベクトル・プロセツサに枡すこずによ
り、こうした呜什の実行に関䞎する。䞭倮挔算凊
理装眮は、ベクトル・プロセツサがそのための䜜
業を実行しおいる間も掻動状態であるが、ベクト
ル・プロセツサが特定のベクトル呜什に必芁な䜜
業を完了するたで、次の呜什に進たない。
䞭倮挔算凊理装眮は、ベクトル・プロセツサに
察するすべおの蚘憶装眮参照を凊理する。ベクト
ル取出しは、䞭倮挔算凊理装眮がベクトル・プロ
セツサに代わ぀お出す芁求である。䞭倮挔算凊理
装眮が䜿甚するハヌドり
゚ア経路は、ベクトル取出し䞭も䜿甚される。各
䞭倮挔算凊理装眮は、ベクトル取出し動䜜の間、
L2キダツシナに接続された制埡バス
を介しおL2キダツシ
ナにコマンドを出す。
ベクトル取出し動䜜の間、L1キダツシナは、
ベクトル・プロセツサに枡された蚘憶装眮デヌタ
を蚘録しない。すべおのベクトル取出しでL1キ
ダツシナは迂回されるので、L2キダツシナ・バ
ツフア蚘憶機構がベクトル取出し芁求パむプラむ
ン䞭でデヌタ䟛絊源ずなる。
ベクトル蚘憶動䜜は、䞭倮挔算凊理装眮がベク
トル・プロセツサに代わ぀お出す芁求である。
L1蚘憶埅ち行列ずベクトル・プロセツサに察し
お同時に芁求が出される。ベクトル・プロセツサ
からくる、蚘憶芁求に関連するデヌタは、コマン
ド及びアドレスの埌にL1蚘憶埅ち行列に入る。
ベクトル蚘憶芁求に必芁なすべおの情報がL1蚘
憶埅ち行列に入぀おいるずき、それは続いおL2
キダツシナ・バツフア蚘憶機構に蚘憶するため、
L2蚘憶埅ち行列に枡される。L1キダツシナは、
ストア・スルヌ型蚭蚈なので、L1キダツシナ䞭
にコピヌが芋぀か぀たずき、ベクトル蚘憶芁求に
よ぀おそれを曎新するこずができ、たた蚘憶芁求
がL2キダツシナに入぀たずき無効にするこずが
できる。L2キダツシナは、ベクトル蚘憶芁求甚
のストアむン型キダツシナであり、蚘憶装眮の敎
合性は既存のL2キダツシナ・ハヌドり゚アによ
぀お維持される。
ベクトル動䜜は、様々なデヌタ・タむプ及びデ
ヌタ線成に関連する。ベクトルは、蚘憶装眮内の
同様のデヌタ芁玠の集たりであるず定矩される。
ベクトルは共通の芁玠長ずデヌタ圢匏をも぀。そ
の長さはバむト、バむトたたはバむトであ
り、蚘憶装眮内の䞀䜓的境界䞊に境界合せされ
お、半ワヌド芁玠HWE、フルワヌド芁玠
FWE及びダブルワヌド芁玠DWEを䜜成
する。ベクトル䞭の各芁玠間の分離間隔をストラ
むドず呌ぶ。ベクトル内の連続する芁玠のストラ
むドはである。
耇玠数は、同䞀芁玠の実数郚ず虚数郚が蚘憶装
眮内の連続する䜍眮に蚘憶される。耇玠数が蚘憶
装眮内でベクトルの連続する芁玠ずしお蚘憶され
るずき、実数郚及び虚数郚はのストラむドで分
離されるこずになる。耇玠数ベクトルを凊理する
には、実数郚ず虚数郚を別々に凊理する必芁があ
る。したが぀お、のストラむドを凊理できるこ
ずは、このシステムの重芁な態様である。
行列のデヌタは、行本䜍たたは列本䜍で蚘憶さ
れる。蚘憶が行本䜍で、ある行のすべおの芁玠に
アクセスするこずが望たれる堎合、ある行のすべ
おの芁玠は蚘憶装眮䞭で連続しお蚘憶されるの
で、デヌタはのストラむドでアクセスされる。
ある列のすべおの芁玠にアクセスするこずが望た
れるずきは、列の数に等しいストラむドで各芁玠
が分離される。倧きな行列では、所期の各芁玠が
それぞれ異なるキダツシナ行䞭にあるように分離
するこずができる。最適の性胜を実珟するには、
キダツシナ行の党䜓ではなくお所期の芁玠だけに
アクセスするこずが䞍可欠である。
以䞊の議論から、芁玠サむズずストラむドがベ
クトル蚘憶装眮アクセス動䜜における重芁なフア
クタであるこずが容易に理解できる。
ベクトル取出しには、行取出しず芁玠取出しが
ある。行取出しはL1キダツシナのサむズに関係
するもので、このサむズは奜たしい実斜䟋では64
バむトである。このタむプの各取出しアクセスは
L1キダツシナを有効に迂回しお、L2キダツシナ
に盎接送られる。各行取出しは、L2キダツシ
ナ・ハヌドり゚アにず぀おプロセツサL1キダツ
シナ・むンペヌゞ芁求に芋える。各行取出しに
は、L2キダツシナ読取りサむクルが必芁であり、
各サむクルで所期のL1キダツシナ行の32バむト
にアクセスする。デヌタはサむクルかか぀お芁
求偎プロセツサのL1キダツシナを経お関連する
ベクトル・プロセツサに転送される。
芁玠取出しも぀のL2キダツシナ読取りサむ
クルを利甚するが、読取りアクセスはただ぀で
よい。これは、サむクルL2キダツシナ蚭蚈ず
な぀おいるためである。L1キダツシナを介しお
その芁玠を関連するベクトル・プロセツサに送る
のに、ただ぀のデヌタ転送サむクルでよい。
芁玠取出し及び行取出しのL2キダツシナ・ミ
スは、芁玠取出し時にL1キダツシナに行なわれ
るデヌタ転送の回数以倖の点では、L2キダツシ
ナ・ミスの堎合のプロセツサL1キダツシナ・む
ンペヌゞ芁求ず同様に凊理される。
プロセツサ・マむクロコヌドを䜿぀お、どのタ
むプの芁求を䜿甚するか決定する。連匏システ
ム、すなわちプロセツサ・システムでは、回転
朚銬型優先順䜍アルゎリズムが、L2キダツシナ
に察するプロセツサのアクセスを制埡する。すな
わち、各プロセツサが優先順䜍サむクルごずに
回アクセスでき、各アクセスにサむクルを芁
する堎合、各プロセツサはサむクルに回L2
キダツシナにアクセスできるこずになる。行取出
しにデヌタ転送サむクルを芁する堎合、L2キ
ダツシナの凊理速床ではなくお転送サむクルが、
デヌタ転送速床に察する制限芁因ずなる。非連続
の芁玠が行取出しを䜿甚する取出しのずき、その
䜙分のデヌタは単にベクトル・プロセツサによ぀
お廃棄される。
芁玠取出しでは、L2キダツシナが぀のプロ
セツサすべおによ぀お完党に利甚される堎合、
サむクルごずにただ回の芁玠転送が行なわれ
る。最良のケヌスでは、芁求偎プロセツサがあら
ゆる優先順䜍サむクルでL2キダツシナに察する
アクセスを蚱可される堎合、サむクルごずに
回のデヌタ転送が起こる。行取出しでは、可胜な
らより倧きな垯域幅がもたらされる。
ハヌドり゚アによる行取出し動䜜の実斜態様で
は、プロセツサL1キダツシナ・むンペヌゞ芁求
の堎合ず同じコマンド・バツフアを利甚する。コ
マンドず所期の最初の芁玠のダブルワヌド・アド
レスがL2キダツシナに転送される。オペラン
ド・キダツシナを瀺すL1キダツシナ識別子ず、
実際のL1キダツシナではなくベクトル・プロセ
ツサをデヌタの宛先ずしお識別するL1キダツシ
ナ・セツトが、行取出し芁求の䞀郚である。デヌ
タはL1キダツシナにむンペヌゞされず、接続さ
れたベクトル・プロセツサ䞭に存圚するデヌタの
レコヌドはL2キダツシナ・レベルで維持されな
い。
芁玠取出し䞭のL2キダツシナの利甚床を高め
るため、芁求はプロセツサの蚘憶埅ち行列を利甚
する。こうした動䜜では、蚘憶埅ち行列が芁玠取
出し埅ち行列ずしお働く。デヌタは各L2キダツ
シナ取出しアクセスで転送されるので、コマンド
ずアドレスだけが埅ち行列に入れられる。その利
点は、取出し芁求が、プロセツサ蚘憶の芁求源䞭
のL2キダツシナ芁求優先順䜍ぞの入力端でスタ
ツクされるこずである。L2キダツシナ優先順䜍
に察する芁求タむプを識別するベクトル芁玠取出
しビツトが、蚘憶埅ち行列に加えられる。IBM
システム370ベクトル呜什の環境では、あるシス
テム370呜什のための蚘憶埅ち行列内で、ベクト
ル取出し及び蚘憶混合芁求を扱う必芁はない。芁
玠取出しは、サむクルごずに回の最倧速床で
蚘憶埅ち行列から凊理を受けるこずができる。
ベクトル蚘憶芁求は、芁玠蚘憶、郚分行蚘憶、
䞞行蚘憶の぀のモヌドで扱われる。芁玠蚘憶
は、蚘憶サブシステム䞭ではプロセツサ非順次蚘
憶及び動䜜終了ず同様にしお凊理される。唯䞀の
違いは、L1キダツシナ・レベルにある。䞭倮挔
算凊理装眮蚘憶芁求のためのデヌタはベクトル・
プロセツサからくるので、コマンド及びアドレス
の埌でL1蚘憶埅ち行列に入る。デヌタを受け取
るず、芁求を共通蚘憶レベルで凊理するためL2
蚘憶埅ち行列に転送するこずができる。L2キダ
ツシナ・ヒツトの各芁玠蚘憶には、぀のL2キ
ダツシナ曞蟌みサむクルを芁する。第のサむク
ルは遞択されたキダツシナ・セツト情報がキダツ
シナ曞蟌みコマンド制埡を凊理できるようにする
ために必芁であり、第サむクルでバむト芁玠
に正しいバむトが曞き蟌たれる。
郚分行蚘憶は、蚘憶サブシステム䞭でプロセツ
サ順次蚘憶芁求ず同様に扱われるが、䟋倖が点
ある。第に、プロセツサ順次蚘憶芁求は蚘憶フ
むヌルド内のすべおのバむトを倉曎するが、郚分
行蚘憶は蚘憶されるバむトにギダツプを蚭けお、
結果をのストラむドで蚘憶できるようにする。
L1蚘憶埅ち行列内で、芁求は真の順次蚘憶ず同
様に扱われる。この盞違は、蚘憶埅ち行列から結
果が陀去されるずき、L2蚘憶曞蟌みバツフア内
で凊理される。圓該のデヌタ・バむトず蚘憶バむ
ト・フラグがL2順次蚘憶曞蟌みバツフアにロヌ
ドされる。L2キダツシナが曎新されるず、蚘憶
バむト・フラグの制埡䞋でL2キダツシナ行内の
所期のバむトだけを修正しお、128バむトのキダ
ツシナ行の曞蟌みが行なわれる。
第の盞違点は、L2キダツシナ曎新のタむミ
ングに関するものである。IBMシステム370ベク
トル呜什は、蚘憶装眮内の256バむトよりはるか
に倚くのバむトをも倉曎するこずができる。L2
順次蚘憶曞蟌みバツフアは、長さ256バむトであ
る。したが぀お、ベクトル蚘憶フむヌルド䞭で
256バむトの境界を暪切る床に、ハヌドり゚アに
よ぀お匷制的に内郚順次蚘憶が動䜜終了になり、
L2順次蚘憶曞蟌みバツフア䞭で䜜成されたL2キ
ダツシナ行がL2キダツシナに曞き蟌たれる。そ
のため、ベクトル呜什に察する蚘憶埅ち行列のあ
ふれが、有効に防止される。
䞞行蚘憶は、アクセスされたL2キダツシナ
行内のすべおを倉曎する蚘憶動䜜に等しいストラ
むドに察しおしか䜿甚されないこず以倖は、郚分
行蚘憶ず同様に扱われる。䞞行蚘憶は最終的に
L2キダツシナ行の党䜓を曎新するので、旧デヌ
タを埌で重ね曞きするためだけにむンペヌゞする
必芁がない。そのため、通垞ならL2キダツシナ
䞭での順次蚘憶凊理に関連するL2キダツシナ・
ミスに必芁な、L3取出しアクセスを迂回するこ
ずができ、したが぀おL3䜿甚䞭時間が枛り、そ
れに応じおベクトル蚘憶応答時間が改善される。
この動䜜は、回線保留レゞスタに関連するnot−
in−hereビツトを利甚する。
マむクロコヌドは、IBMシステム370ベクトル
呜什の芁件に基づいお、䜿甚する蚘憶芁求のタむ
プを決定する。芁玠蚘憶は、よりも倧きなスト
ラむドを必芁ずするベクトル呜什に䜿甚される。
こうした動䜜は、そのマスク・ビツトが掻動状態
にセツトされおいる芁玠に察しおのみ蚘憶を実行
させる、マスク・レゞスタの制埡䞋でベクトル呜
什の結果を蚘憶するこずを含むこずがある。郚分
行蚘憶は、耇玠数のようにその芁玠がのストラ
むドで分離されおいるベクトルに䜿甚される。郚
分行蚘憶はたた、ストラむドはであるが、L2
キダツシナ行党䜓が曎新されるこずはない堎合に
も䜿甚される。䞞行蚘憶は、ストラむドがで
あり、完了したL2キダツシナ行が倉曎される堎
合にのみ䜿甚される。
L2キダツシナ・ヒツトの堎合、芁玠蚘憶を甚
いるず、サむクルごずに芁玠個ずいう最倧蚘
憶速床が可胜ずなる。もちろん、プロセツサが利
甚可胜なあらゆるサむクルで優先順䜍を埗るず仮
定しおの話である。最悪の堎合、プロセツサは
優先順䜍サむクルごずに回優先順䜍を埗るこず
が保蚌されおいる。その堎合、サむクルごずに
芁玠぀の蚘憶速床になる。順次蚘憶の堎合、郚
分行蚘憶でも䞞行蚘憶でも、蚘憶速床はサむ
クル圓たり芁玠である。倧郚分の蚘憶芁求では
L2キダツシナに察するアクセスが䞍芁なので、
この速床は基本的にL2キダツシナ䞭の他のプロ
セツサの動䜜ずは独立しおいる。L2キダツシナ
に蚘憶された各128バむトごずに、぀のL2キダ
ツシナ・サむクルしか芁さない。぀は所期L2
キダツシナ行怜査のためであり、぀はL2キダ
ツシナぞの実際の行曞蟌みのためである。
ベクトル芁玠蚘憶をサポヌトするため、それが
ベクトル蚘憶非順次蚘憶芁求であるこずを瀺す特
定のビツトを蚘憶埅ち行列に入れる。L1蚘憶埅
ち行列䞭で転送ポむンタは曎新されず、ベクト
ル・プロセツサからデヌタを受け取るたで、この
芁求がL2キダツシナに転送されるこずが劚げら
れる。L2キダツシナ芁求優先順䜍䞭では、ベク
トル非順次蚘憶が動䜜終了を䌎うプロセツサ非順
次蚘憶ずしお珟われ、L2蚘憶埅ち行列化時に凊
理可胜な蚘憶ずなる。
ベクトル行の蚘憶では、蚘憶芁求が順次郚分行
蚘憶芁求たたは順次䞞行蚘憶芁求ずいうベクト
ル蚘憶であるこずを瀺す蚘憶埅ち行列項目制埡ビ
ツトを加える必芁がある。たた、256バむトの蚘
憶域境界を暪切るたびに、L2蚘憶埅ち行列順次
蚘憶凊理ハヌドり゚アが内郚動䜜終了を発生す
る。not−in−hereビツトは、䞞行凊理䞭に、
L2キダツシナ・ミスに䌎う䞍利益を枛らすため
に利甚される。
L2キダツシナ・ヒツトの堎合のベクトル・プ
ロセツサ芁玠取出しのタむミング図を、第図に
瀺す。前蚘の様々な信号のタむミングず信号列が
瀺されおいる。
 発明の効果 本発明により、その反転−再詊行技術は、゚ラ
ヌが発生しない限りシステムの性胜に圱響を䞎え
ない。すなわち、システムの正垞動䜜はた぀たく
圱響を受けず、䜙分の時間がかからない。それ
に、本発明は、ハヌド・ビツト・゚ラヌから回埩
し、短い回埩アルゎリズムの実行に必芁な最小限
のハヌドり゚アでデヌタを回埩させる胜力をもた
らす。
【図面の簡単な説明】
第図は、単䞀プロセツサ・コンピナヌタ・シ
ステムの抂略図である。第図は、連匏コンピ
ナヌタ・システムの抂略図でる。第図は、第
図及び第図に瀺したキダツシナL1、
ナニツト、ナニツト、制埡蚘憶装眮
の詳现構成図である。第図は、第図の
連匏コンピナヌタ・システムの別の抂略図であ
る。第図は、第図の蚘憶サブシステムの詳现
構成図である。第図は、䞻蚘憶装眮内の実蚘憶
装眮ず拡匵蚘憶機構の配眮図である。第図は、
蚘憶バツフア甚制埡装眮の構成図である。第図
は、ベクトル・プロセツサを䞭倮挔算凊理装眮に
接続する仕方を瀺す構成図である。第図は、ベ
クトル・プロセツサの取出し動䜜のタむミング図
である。   L3メモリ、  蚘憶制埡装眮
SCL、  統合入出力サブシステム、
  統合アダプタ単䞀カヌド・チダネル、
  呜什デヌタキダツシナL1、
  制埡蚘憶装眮呜什実行ナニツト、
  ベクトル・プロセツサVP、  
倚重システム・チダネル通信ナニツト、  
蚘憶サブシステムBSU、  
L2キダツシナバス切換えナニツト、
  共甚チダネル・プロセツサ。

Claims (1)

  1. 【特蚱請求の範囲】  䞭倮凊理装眮ず、䞻蚘憶装眮ず、前蚘䞭倮凊
    理装眮ず前蚘䞻蚘憶装眮ずの間に論理的に配眮さ
    れたデヌタ・キダツシナず、前蚘䞻蚘憶装眮ずの
    間でデヌタを転送する拡匵蚘憶装眮ずを有するデ
    ヌタ凊理システムであ぀お、 前蚘デヌタ・キダツシナのデヌタ・ラむンず同
    じサむズを有する専甚蚘憶バツフアず、 前蚘拡匵蚘憶装眮から前蚘専甚蚘憶バツフアぞ
    のデヌタ転送の呜什に応じお、前蚘拡匵蚘憶装眮
    からデヌタを取り出しお圓該取り出したデヌタを
    前蚘専甚蚘憶バツフアぞロヌドするデヌタ転送手
    段ず、 前蚘専甚蚘憶バツフアから前蚘䞻蚘憶装眮ぞの
    デヌタ転送の呜什に応じお、前蚘専甚蚘憶バツフ
    アからデヌタを取り出しお圓該取り出したデヌタ
    を前蚘䞻蚘憶装眮ぞロヌドするデヌタ転送手段
    ず、 前蚘デヌタ転送時に、転送デヌタの前蚘䞻蚘憶
    装眮䞭のコピヌ、前蚘拡匵蚘憶装眮䞭のコピヌお
    よび前蚘デヌタ・キダツシナ䞭のコピヌの間の䞍
    䞀臎を怜出する手段ず を含む前蚘デヌタ凊理システム。  䞭倮凊理装眮ず、䞻蚘憶装眮ず、前蚘䞭倮凊
    理装眮ず前蚘䞻蚘憶装眮ずの間に論理的に配眮さ
    れたデヌタ・キダツシナず、前蚘䞻蚘憶装眮ずの
    間でデヌタを転送する拡匵蚘憶装眮ずを有するデ
    ヌタ凊理システムであ぀お、 前蚘デヌタ・キダツシナのデヌタ・ラむンず同
    じサむズを有する専甚蚘憶バツフアず、 前蚘䞻蚘憶装眮から前蚘専甚蚘憶バツフアぞの
    デヌタ転送の呜什に応じお、前蚘䞻蚘憶装眮から
    デヌタを取り出しお圓該取り出したデヌタを前蚘
    専甚蚘憶バツフアぞロヌドするデヌタ転送手段
    ず、 前蚘専甚蚘憶バツフアから前蚘拡匵蚘憶装眮ぞ
    のデヌタ転送の呜什に応じお、前蚘専甚蚘憶バツ
    フアからデヌタを取り出しお圓該取り出したデヌ
    タを前蚘拡匵蚘憶装眮ぞロヌドするデヌタ転送手
    段ず、 前蚘デヌタ転送時に、転送デヌタの前蚘䞻蚘憶
    装眮䞭のコピヌ、前蚘拡匵蚘憶装眮䞭のコピヌお
    よび前蚘デヌタ・キダツシナ䞭のコピヌの間の䞍
    䞀臎を怜出する手段ず を含む前蚘デヌタ凊理システム。
JP1155987A 1988-06-28 1989-06-20 デヌタ凊理システム Granted JPH0245845A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US21243288A 1988-06-28 1988-06-28
US212432 1988-06-28

Publications (2)

Publication Number Publication Date
JPH0245845A JPH0245845A (ja) 1990-02-15
JPH0574101B2 true JPH0574101B2 (ja) 1993-10-15

Family

ID=22790982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1155987A Granted JPH0245845A (ja) 1988-06-28 1989-06-20 デヌタ凊理システム

Country Status (4)

Country Link
EP (1) EP0348616B1 (ja)
JP (1) JPH0245845A (ja)
BR (1) BR8903173A (ja)
DE (1) DE68924501T2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269009A (en) * 1990-09-04 1993-12-07 International Business Machines Corporation Processor system with improved memory transfer means
US5717895A (en) * 1994-12-01 1998-02-10 Cray Research, Inc. Associative scalar data cache with write-through capabilities for a vector processor
JP3153765B2 (ja) * 1996-06-24 2001-04-09 矢厎総業株匏䌚瀟 平型回路䜓ずコネクタの接続構造
GB2390700B (en) * 2002-04-15 2006-03-15 Alphamosaic Ltd Narrow/wide cache
US6922754B2 (en) 2002-12-09 2005-07-26 Infabric Technologies, Inc. Data-aware data flow manager
DE102012203640A1 (de) 2012-03-08 2013-09-12 Robert Bosch Gmbh Verfahren zum Lösen einer RÃŒckhalteeinrichtung fÃŒr einen Aufsaßen auf einem Fahrzeug und ein diesbezÃŒgliches Fahrzeug
US11296467B2 (en) 2012-11-06 2022-04-05 Server Technology, Inc. High outlet density power distribution unit
US9477550B2 (en) 2013-10-24 2016-10-25 Globalfoundries Inc. ECC bypass using low latency CE correction with retry select signal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138653A (ja) * 1983-12-27 1985-07-23 Hitachi Ltd 階局蚘憶制埡方匏
JPS61169949A (ja) * 1985-01-22 1986-07-31 Fujitsu Ltd バツフアメモリ制埡方匏
JPS6237754A (ja) * 1985-08-13 1987-02-18 Fujitsu Ltd 仮想拡匵蚘憶方匏

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084236A (en) * 1977-02-18 1978-04-11 Honeywell Information Systems Inc. Error detection and correction capability for a memory system
US4445174A (en) * 1981-03-31 1984-04-24 International Business Machines Corporation Multiprocessing system including a shared cache

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138653A (ja) * 1983-12-27 1985-07-23 Hitachi Ltd 階局蚘憶制埡方匏
JPS61169949A (ja) * 1985-01-22 1986-07-31 Fujitsu Ltd バツフアメモリ制埡方匏
JPS6237754A (ja) * 1985-08-13 1987-02-18 Fujitsu Ltd 仮想拡匵蚘憶方匏

Also Published As

Publication number Publication date
EP0348616A2 (en) 1990-01-03
JPH0245845A (ja) 1990-02-15
EP0348616B1 (en) 1995-10-11
BR8903173A (pt) 1990-03-06
EP0348616A3 (en) 1991-03-13
DE68924501D1 (de) 1995-11-16
DE68924501T2 (de) 1996-06-13

Similar Documents

Publication Publication Date Title
US6161208A (en) Storage subsystem including an error correcting cache and means for performing memory to memory transfers
US5276848A (en) Shared two level cache including apparatus for maintaining storage consistency
EP0375950B1 (en) Method and hardware implementation of complex data transfer instructions
EP0329942B1 (en) Store queue for a tightly coupled multiple processor configuration with two-level cache buffer storage
US9594565B2 (en) Hardware acceleration of a write-buffering software transactional memory
US4995041A (en) Write back buffer with error correcting capabilities
KR100264401B1 (ko) 마읎크로프로섞서낎의 메몚늬 종류 정볎 처늬 방법 및 장치
EP0348652B1 (en) Checkpoint retry system
JP2557174B2 (ja) デヌタのセット䜍眮の予枬装眮
EP0303661B1 (en) Central processor unit for digital data processing system including write buffer management mechanism
US10572179B2 (en) Speculatively performing memory move requests with respect to a barrier
US5930832A (en) Apparatus to guarantee TLB inclusion for store operations
US7620954B2 (en) Mechanism for handling load lock/store conditional primitives in directory-based distributed shared memory multiprocessors
JPH02166539A (ja) フェッチ方法
US5269009A (en) Processor system with improved memory transfer means
US10241945B2 (en) Memory move supporting speculative acquisition of source and destination data granules including copy-type and paste-type instructions
US5339397A (en) Hardware primary directory lock
JPH0567976B2 (ja)
EP0348616B1 (en) Storage subsystem including an error correcting cache
US7234027B2 (en) Instructions for test & set with selectively enabled cache invalidate
EP0375892B1 (en) Data processing system
Blackmon et al. EXA Memory/IO Controller