JP2523653B2 - 仮想計算機システム - Google Patents
仮想計算機システムInfo
- Publication number
- JP2523653B2 JP2523653B2 JP62168636A JP16863687A JP2523653B2 JP 2523653 B2 JP2523653 B2 JP 2523653B2 JP 62168636 A JP62168636 A JP 62168636A JP 16863687 A JP16863687 A JP 16863687A JP 2523653 B2 JP2523653 B2 JP 2523653B2
- Authority
- JP
- Japan
- Prior art keywords
- guest
- host
- address
- resource
- local memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は仮想計算機に係り、特にホスト・ゲスト間の
切換を高速に処理するハードウェア資源管理を行う仮想
計算機システムに関する。
切換を高速に処理するハードウェア資源管理を行う仮想
計算機システムに関する。
仮想計算機では、アーキテクチャ上ホスト資源とゲス
ト資源が定義される。一般に、これらの資源は２重化し
てインプリメントされる。ホストとゲストで命令の実行
制御（例えば、マイクロプログラム）を共用化する為に
は、これらの２重化された資源に対してホストとゲスト
で同一のアクセス法によりアクセスできることが必要で
ある。例えば、ローカル記憶のＡ番地に制御レジスタ
（CR）が格納されている仮想計算機システムでは、Ａ番
地を指定した時、ホストモードではホストCRが読出さ
れ、ゲストモードではゲストCRが読出されることが必要
である。
ト資源が定義される。一般に、これらの資源は２重化し
てインプリメントされる。ホストとゲストで命令の実行
制御（例えば、マイクロプログラム）を共用化する為に
は、これらの２重化された資源に対してホストとゲスト
で同一のアクセス法によりアクセスできることが必要で
ある。例えば、ローカル記憶のＡ番地に制御レジスタ
（CR）が格納されている仮想計算機システムでは、Ａ番
地を指定した時、ホストモードではホストCRが読出さ
れ、ゲストモードではゲストCRが読出されることが必要
である。
従来の仮想計算機では、ホスト・ゲストにおいて２重
化資源に対する同一のアクセス法を提供する為、ホスト
からゲストへの切換時にはホスト資源をマイクロプログ
ラムによりアクセスされる領域（アクセス領域と呼ぶ）
から退避領域に移動した後アクセス領域へゲスト資源を
設定し、ゲストからホストへの切換時にはホスト資源を
退避領域からアクセス領域へ回復している。
化資源に対する同一のアクセス法を提供する為、ホスト
からゲストへの切換時にはホスト資源をマイクロプログ
ラムによりアクセスされる領域（アクセス領域と呼ぶ）
から退避領域に移動した後アクセス領域へゲスト資源を
設定し、ゲストからホストへの切換時にはホスト資源を
退避領域からアクセス領域へ回復している。
なお、この種の仮想計算機として関連するものには例
えば特開昭57-212680号公報等が挙げられる。
えば特開昭57-212680号公報等が挙げられる。
従来技術では上述したように、ホスト・ゲストにおい
て２重化資源に対して同一のアクセス法を提供する為
に、ホスト・ゲスト切換時のホスト資源の退避・回復の
オーバーヘッドが大きいという問題点がある。
て２重化資源に対して同一のアクセス法を提供する為
に、ホスト・ゲスト切換時のホスト資源の退避・回復の
オーバーヘッドが大きいという問題点がある。
本発明の目的は、ホスト・ゲストにおいて同一のアク
セス法を提供するとともに、本オーバーヘッドを取除
き、ホスト・ゲスト切換の高速化を計る仮想計算機シス
テムを提供することにある。
セス法を提供するとともに、本オーバーヘッドを取除
き、ホスト・ゲスト切換の高速化を計る仮想計算機シス
テムを提供することにある。
上記目的は、当該資源に対してホスト用資源とゲスト
用資源を設け、又、ホストであるかゲストであるかを示
すモード線を設け、本モードがホストを示している時に
当該資源をアクセスした時はホスト用資源をアクセス
し、本モードがゲストを示している時に当該資源をアク
セスした時はゲスト用資源をアクセスするようアドレス
を修飾することにより、ホスト・ゲスト切換時は本モー
ド線を設定するだけで当該資源に対する共通のアクセス
法が提供できる。
用資源を設け、又、ホストであるかゲストであるかを示
すモード線を設け、本モードがホストを示している時に
当該資源をアクセスした時はホスト用資源をアクセス
し、本モードがゲストを示している時に当該資源をアク
セスした時はゲスト用資源をアクセスするようアドレス
を修飾することにより、ホスト・ゲスト切換時は本モー
ド線を設定するだけで当該資源に対する共通のアクセス
法が提供できる。
ホストからゲストへ切換わる時には、モード線をゲス
トにし、ゲスト資源を設定するだけで良くホスト資源の
退避が不要となり、切換えを高速に行うことができる。
ゲストからホストへ切換わる時には、モード線をホスト
にするだけで良く、ホスト環境の回復を高速に行うこと
ができる。
トにし、ゲスト資源を設定するだけで良くホスト資源の
退避が不要となり、切換えを高速に行うことができる。
ゲストからホストへ切換わる時には、モード線をホスト
にするだけで良く、ホスト環境の回復を高速に行うこと
ができる。
〔実施例〕 以下、本発明の一実施例を第１図により説明する。１
はローカル記憶（LS）であり、この記憶中には、制御レ
ジスタや種々の作業用領域がある。２はアドレスの比較
回路であり、LSアドレスが所定の上限，下限の範囲内か
どうかを調べる。３はLSアドレスに所定のオフセット値
を加算または減算したアドレスか、そのままのアドレス
かを選択するアドレス修飾回路である。LS1上で、11は
ホスト用資源領域であり、これに対してゲスト用資源領
域12を設ける。
はローカル記憶（LS）であり、この記憶中には、制御レ
ジスタや種々の作業用領域がある。２はアドレスの比較
回路であり、LSアドレスが所定の上限，下限の範囲内か
どうかを調べる。３はLSアドレスに所定のオフセット値
を加算または減算したアドレスか、そのままのアドレス
かを選択するアドレス修飾回路である。LS1上で、11は
ホスト用資源領域であり、これに対してゲスト用資源領
域12を設ける。
アドレス比較回路２において、21はホスト資源領域下
限アドレスレジスタ（HLAR）、22はホスト資源領域上限
アドレスレジスタ（HUAR）、23はゲスト資源領域下限ア
ドレスレジスタ（GLAR）、24はゲスト上限アドレスレジ
スタ（GUAR）であり、それぞれの資源領域に対する上下
限アドレスが設定される。
限アドレスレジスタ（HLAR）、22はホスト資源領域上限
アドレスレジスタ（HUAR）、23はゲスト資源領域下限ア
ドレスレジスタ（GLAR）、24はゲスト上限アドレスレジ
スタ（GUAR）であり、それぞれの資源領域に対する上下
限アドレスが設定される。
モード５は現在の状態がホストかゲストかを示し、ゲ
ストの時“1"となる。モード５が“1"の時、LS1に対す
るアドレス４は、比較回路25〜28およびANDゲート29〜3
0によりホスト資源領域11,ゲスト資源領域12に対するア
クセスであるか否かの判定が行われ、それぞれ制御線7,
8に出力される。オフセットレジスタ31にはホスト資源
領域とこれに対するゲスト資源領域とのアドレスの差が
設定される。34は補出回路であり、２の補数が出力され
る。セレクタ33は、制御線７が“1"の時オフセットレジ
スタ31の値を出力し、制御線８が“1"の時補数回路34の
値を出力し、制御線7,8いずれも“0"の時には“0"を出
力する。加算器32はアドレス４とセレクタ33の出力線35
を加算し、修飾LSアドレス６を出力する。修飾LSアドレ
ス６がLS1への実際のアドレスとなる。
ストの時“1"となる。モード５が“1"の時、LS1に対す
るアドレス４は、比較回路25〜28およびANDゲート29〜3
0によりホスト資源領域11,ゲスト資源領域12に対するア
クセスであるか否かの判定が行われ、それぞれ制御線7,
8に出力される。オフセットレジスタ31にはホスト資源
領域とこれに対するゲスト資源領域とのアドレスの差が
設定される。34は補出回路であり、２の補数が出力され
る。セレクタ33は、制御線７が“1"の時オフセットレジ
スタ31の値を出力し、制御線８が“1"の時補数回路34の
値を出力し、制御線7,8いずれも“0"の時には“0"を出
力する。加算器32はアドレス４とセレクタ33の出力線35
を加算し、修飾LSアドレス６を出力する。修飾LSアドレ
ス６がLS1への実際のアドレスとなる。
次に第１図の回路の動作を説明する。LS1の物理的な
割当てを第２図（ａ）に示す。すなわち、ホスト資源領
域がＡ番地〜Ａ＋（L-1）番地，ゲスト資源領域がＢ番
地〜Ｂ＋（L-1）番地とする。この時、HLAR21,HUAR22,G
LAR23,GUAR24にはそれぞれ、A,A＋（L-1）、B,B＋（L-
1）が設定される。オフセット・レジスタ31は（B-A）が
設定される。
割当てを第２図（ａ）に示す。すなわち、ホスト資源領
域がＡ番地〜Ａ＋（L-1）番地，ゲスト資源領域がＢ番
地〜Ｂ＋（L-1）番地とする。この時、HLAR21,HUAR22,G
LAR23,GUAR24にはそれぞれ、A,A＋（L-1）、B,B＋（L-
1）が設定される。オフセット・レジスタ31は（B-A）が
設定される。
ホスト・モードの時、すなわちモード線５が“0"の
時、制御線7,8はいずれも“0"となり、セレクタ33は
“0"を出力する。したがって、修飾LSアドレス６はLSア
ドレス４がそのまま出力され、LS1へのアクセスはその
まま行われる。従って、マイクロ・プログラムからみた
LSスキーマは第２図（ｂ）の様になる。
時、制御線7,8はいずれも“0"となり、セレクタ33は
“0"を出力する。したがって、修飾LSアドレス６はLSア
ドレス４がそのまま出力され、LS1へのアクセスはその
まま行われる。従って、マイクロ・プログラムからみた
LSスキーマは第２図（ｂ）の様になる。
次にゲスト・モードの時、すなわちモード線５が“1"
の時を考える。LSアドレス４がＡ〜Ａ＋（L-1）の範囲
内の時制御線７が“1"となり、修飾アドレス６はLSアド
レス４にオフセット値（B-A）を加えた値となる。した
がって、ゲスト資源領域がアクセスされる。一方、LSア
ドレス４がＢ〜Ｂ＋（L-1）の範囲内の時制御線８が
“1"となり、修飾アドレス６はLSアドレス４からオフセ
ット値（B-A）を減じた値となる。従ってホスト資源領
域がアクセスされる。その他の領域へのアクセスは、ホ
スト・モードの時と同様そのまま行われる。マイクロプ
ログラムからみたLSスキーマは第２図（ｃ）の様にな
る。
の時を考える。LSアドレス４がＡ〜Ａ＋（L-1）の範囲
内の時制御線７が“1"となり、修飾アドレス６はLSアド
レス４にオフセット値（B-A）を加えた値となる。した
がって、ゲスト資源領域がアクセスされる。一方、LSア
ドレス４がＢ〜Ｂ＋（L-1）の範囲内の時制御線８が
“1"となり、修飾アドレス６はLSアドレス４からオフセ
ット値（B-A）を減じた値となる。従ってホスト資源領
域がアクセスされる。その他の領域へのアクセスは、ホ
スト・モードの時と同様そのまま行われる。マイクロプ
ログラムからみたLSスキーマは第２図（ｃ）の様にな
る。
以上、保存すべき資源がローカル記憶にインプリメン
トされている場合について説明したが、レジスタ，ラッ
チなどにインプリメントされている場合も同様である。
トされている場合について説明したが、レジスタ，ラッ
チなどにインプリメントされている場合も同様である。
次に、本発明におけるホストとゲストの切換え時の処
理の流れをIBM370-XAの仮想計算機アーキテクチャ下で
の動作を例にとって説明する。
理の流れをIBM370-XAの仮想計算機アーキテクチャ下で
の動作を例にとって説明する。
IBM社の370/XAアーキテクチャの仮想計算機システム
では、ホスト制御プログラムで仮想計算機実行開始命令
（以下SIE命令と呼ぶ）が実行された後、仮想計算機
（以下、VMと呼ぶ）の動作が開始される。第３図に、SI
E命令の命令形式を示す。SIE命令は、そのB2およびD2フ
ィールドによって位置付けられる状態記述子（以下SDと
呼ぶ）をオペランドとして指定する。中央処理装置（以
下、CPUと呼ぶ。）の命令実行部は、SIE命令を実行する
為に主記憶装置（以下、MSと呼ぶ）からSDの各フィール
ドをCPUのハードウェア資源に設定し、CPUをゲストVMと
して動作させる。この時設定されるハードウェア資源に
は、ゲストモード・ラッチやPSW,制御レジスタ（CR），
汎用レジスタ（CR），プリフィックスおよびMSエクステ
ント・レジスタなどがある。一方、ホストの状態はCPU
内に保存される。かくて、SDはゲスト命令から見たゲス
トVMのアーキテクチャを記述する。
では、ホスト制御プログラムで仮想計算機実行開始命令
（以下SIE命令と呼ぶ）が実行された後、仮想計算機
（以下、VMと呼ぶ）の動作が開始される。第３図に、SI
E命令の命令形式を示す。SIE命令は、そのB2およびD2フ
ィールドによって位置付けられる状態記述子（以下SDと
呼ぶ）をオペランドとして指定する。中央処理装置（以
下、CPUと呼ぶ。）の命令実行部は、SIE命令を実行する
為に主記憶装置（以下、MSと呼ぶ）からSDの各フィール
ドをCPUのハードウェア資源に設定し、CPUをゲストVMと
して動作させる。この時設定されるハードウェア資源に
は、ゲストモード・ラッチやPSW,制御レジスタ（CR），
汎用レジスタ（CR），プリフィックスおよびMSエクステ
ント・レジスタなどがある。一方、ホストの状態はCPU
内に保存される。かくて、SDはゲスト命令から見たゲス
トVMのアーキテクチャを記述する。
SIE命令によって開始されたゲストVMは割込み事象ま
たはインターセプションが発生するまでの間、ゲストプ
ログラムをエミュレートする。割込み事象とは、例えば
入出力割込みや外部割込みなどホストの処理を必要とす
る場合である。インターセプションとは、例えばホスト
処理の必要な命令の実行時に発生する。一部の特権命令
ではインターセプションを発生させるか否かSD内のイン
ターセプション・マスクフィールドで指定できる。
たはインターセプションが発生するまでの間、ゲストプ
ログラムをエミュレートする。割込み事象とは、例えば
入出力割込みや外部割込みなどホストの処理を必要とす
る場合である。インターセプションとは、例えばホスト
処理の必要な命令の実行時に発生する。一部の特権命令
ではインターセプションを発生させるか否かSD内のイン
ターセプション・マスクフィールドで指定できる。
割込み事象またはインターセプションが発生した時、
ゲストVMは終了し、CPUはホスト・モードとなり、SIE命
令実行時の状態に復元される。
ゲストVMは終了し、CPUはホスト・モードとなり、SIE命
令実行時の状態に復元される。
SIE命令でホストの状態を保存し、ゲストの環境を設
定する為に、従来はホスト資源をアクセス領域から退避
領域へ退避し、アクセス領域にSDで定義されたゲスト資
源を設定していた。一方、本発明ではゲスト資源領域に
SDから読み出したゲスト資源を設定し、ゲスト・モード
をオンにすることにより状態の切換えが完了する。従来
例と比較し、ホスト資源の退避動作、例えばLS上のデー
タの転送動作が不要となり処理の高速化が実現される。
定する為に、従来はホスト資源をアクセス領域から退避
領域へ退避し、アクセス領域にSDで定義されたゲスト資
源を設定していた。一方、本発明ではゲスト資源領域に
SDから読み出したゲスト資源を設定し、ゲスト・モード
をオンにすることにより状態の切換えが完了する。従来
例と比較し、ホスト資源の退避動作、例えばLS上のデー
タの転送動作が不要となり処理の高速化が実現される。
その後、ゲストの実行が開始される。ゲスト実行中
は、例えばマイクロプログラムからLS1上の制御レジス
タをアクセスする時のLSアドレスはホスト状態の時と同
じくＡ＋ｘである（０≦ｘ≦（L-1））が、そのアドレ
スは修飾回路３によって修飾されてアドレスＢ＋αにあ
るゲスト用制御レジスタをアクセスする。したがって、
LS1上の制御レジスタに関して、マイクロプログラムに
対してホストとゲストで共通のアクセス法が提供され
る。
は、例えばマイクロプログラムからLS1上の制御レジス
タをアクセスする時のLSアドレスはホスト状態の時と同
じくＡ＋ｘである（０≦ｘ≦（L-1））が、そのアドレ
スは修飾回路３によって修飾されてアドレスＢ＋αにあ
るゲスト用制御レジスタをアクセスする。したがって、
LS1上の制御レジスタに関して、マイクロプログラムに
対してホストとゲストで共通のアクセス法が提供され
る。
前述のホスト割込み、または、インターセプションに
よってゲストVMの実行を終了する時、実行中のゲスト資
源をMS上の所定のSD領域へ格納し、CPUをSIE命令実行時
のホスト状態へ回復しゲスト・モードをオフとする。従
来は、ホスト状態の回復の為にLSに関しては、ホスト資
源をホスト退避領域からアクセス領域へ転送していた。
本発明では上記データの転送が不要であり高速化が実現
される。
よってゲストVMの実行を終了する時、実行中のゲスト資
源をMS上の所定のSD領域へ格納し、CPUをSIE命令実行時
のホスト状態へ回復しゲスト・モードをオフとする。従
来は、ホスト状態の回復の為にLSに関しては、ホスト資
源をホスト退避領域からアクセス領域へ転送していた。
本発明では上記データの転送が不要であり高速化が実現
される。
以上の手順によって、ホスト・ゲストにおける２重化
資源に対する同一のアクセス法を提供し、かつ高速な切
換を可能とする。
資源に対する同一のアクセス法を提供し、かつ高速な切
換を可能とする。
本発明によれば、ホスト・ゲスト切換時のホスト状態
の退避，回復は、モード線の値の変更とゲスト資源に対
する値の設定だけで良く、切換のオーバヘッドを著しく
減少させる効果がある。
の退避，回復は、モード線の値の変更とゲスト資源に対
する値の設定だけで良く、切換のオーバヘッドを著しく
減少させる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の一実施例におけるLSスチーマを示す図、第３図
はSIE命令を示す図である。 １……ローカル記憶（LS）、11……ホスト資源領域、12
……ゲスト資源領域、２……アドレス比較回路、21,23
……上限アドレスレジスタ、22,24……下限アドレスレ
ジスタ、25〜28……比較器、３……LSアドレス修飾回
路、31……オフセットレジスタ、32……加算器、33……
セレクタ、４……LSアドレス、５……モード、６……修
飾LSアドレス。
本発明の一実施例におけるLSスチーマを示す図、第３図
はSIE命令を示す図である。 １……ローカル記憶（LS）、11……ホスト資源領域、12
……ゲスト資源領域、２……アドレス比較回路、21,23
……上限アドレスレジスタ、22,24……下限アドレスレ
ジスタ、25〜28……比較器、３……LSアドレス修飾回
路、31……オフセットレジスタ、32……加算器、33……
セレクタ、４……LSアドレス、５……モード、６……修
飾LSアドレス。
Claims (2)
- 【請求項１】ホスト上にゲストを起動することができる
仮想計算機システムにおいて、 ホスト用資源とゲスト用資源を記憶したローカルメモリ
と、 前記ローカルメモリに記憶したホスト用資源とゲスト用
資源のアドレスを保持するアドレス保持手段と、 現在の状態がホストかゲストのどちらの状態かを示すモ
ード線と、 前記ローカルメモリにアクセスするときのアドレスと前
記アドレス保持手段に保持されたアドレスとを比較する
アドレス比較回路を設け、 前記ローカルメモリのアクセスに際し、前記モード線の
状態と前記アドレス比較回路による比較結果に対応して
前記ローカルメモリの前記ホスト用資源またはゲスト用
資源のいずれかを選択してアクセスする仮想計算機シス
テム。 - 【請求項２】前記ローカルメモリのアクセスに際し、 前記モード線の状態がゲストを示し、前記アドレス比較
回路が前記ホスト資源が割り当てられたアドレスに対す
るアクセスを検出したとき、前記ローカルメモリのゲス
ト用資源の領域をアクセスし、 前記モード線の状態がホストを示し、前記アドレス比較
回路が当該ゲスト資源が割り当てられたアドレスに対す
るアクセスを検出したとき、前記ローカルメモリのホス
ト用資源の領域をアクセスする特許請求の範囲第１項記
載の仮想計算機システム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62168636A JP2523653B2 (ja) | 1987-07-08 | 1987-07-08 | 仮想計算機システム |
| EP88110704A EP0298418B1 (en) | 1987-07-08 | 1988-07-05 | Virtual computer system |
| DE3852434T DE3852434T2 (de) | 1987-07-08 | 1988-07-05 | Virtuelles Rechnersystem. |
| US07/215,789 US5018064A (en) | 1987-07-08 | 1988-07-06 | Virtual computer system |
| KR1019880008421A KR910007743B1 (ko) | 1987-07-08 | 1988-07-07 | 가상 컴퓨터 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62168636A JP2523653B2 (ja) | 1987-07-08 | 1987-07-08 | 仮想計算機システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6413634A JPS6413634A (en) | 1989-01-18 |
| JP2523653B2 true JP2523653B2 (ja) | 1996-08-14 |
Family
ID=15871715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62168636A Expired - Lifetime JP2523653B2 (ja) | 1987-07-08 | 1987-07-08 | 仮想計算機システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5018064A (ja) |
| EP (1) | EP0298418B1 (ja) |
| JP (1) | JP2523653B2 (ja) |
| KR (1) | KR910007743B1 (ja) |
| DE (1) | DE3852434T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737553Y2 (ja) * | 1989-03-25 | 1995-08-30 | アイシン精機株式会社 | ヒータ付シート装置 |
| EP0550285A3 (en) * | 1992-01-02 | 1993-10-27 | Amdahl Corp | Machine with two units of operation |
| EP0550286A3 (en) * | 1992-01-03 | 1993-11-03 | Amdahl Corp | 2-level multi-processor synchronization protocol |
| US5555385A (en) * | 1993-10-27 | 1996-09-10 | International Business Machines Corporation | Allocation of address spaces within virtual machine compute system |
| US5432924A (en) * | 1993-12-15 | 1995-07-11 | Microsoft Corporation | Method and system for selectively applying an appropriate object ownership model |
| US7793286B2 (en) * | 2002-12-19 | 2010-09-07 | Intel Corporation | Methods and systems to manage machine state in virtual machine operations |
| WO2004104825A1 (en) | 2003-05-15 | 2004-12-02 | Applianz Technologies, Inc. | Systems and methods of creating and accessing software simulated computers |
| US8850450B2 (en) * | 2012-01-18 | 2014-09-30 | International Business Machines Corporation | Warning track interruption facility |
| US9104508B2 (en) | 2012-01-18 | 2015-08-11 | International Business Machines Corporation | Providing by one program to another program access to a warning track facility |
| US9110878B2 (en) | 2012-01-18 | 2015-08-18 | International Business Machines Corporation | Use of a warning track interruption facility by a program |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5850383B2 (ja) * | 1977-07-13 | 1983-11-10 | 株式会社日立製作所 | 情報処理装置 |
| JPS57100695A (en) * | 1980-12-12 | 1982-06-22 | Panafacom Ltd | Address check system for segment |
| US4456954A (en) * | 1981-06-15 | 1984-06-26 | International Business Machines Corporation | Virtual machine system with guest architecture emulation using hardware TLB's for plural level address translations |
| US4779188A (en) * | 1983-12-14 | 1988-10-18 | International Business Machines Corporation | Selective guest system purge control |
| JPH0652511B2 (ja) * | 1984-12-14 | 1994-07-06 | 株式会社日立製作所 | 情報処理装置のアドレス変換方式 |
| US4674038A (en) * | 1984-12-28 | 1987-06-16 | International Business Machines Corporation | Recovery of guest virtual machines after failure of a host real machine |
| AU571377B2 (en) * | 1985-11-13 | 1988-04-14 | Fujitsu Limited | Main storage access control system |
| JPS62114045A (ja) * | 1985-11-13 | 1987-05-25 | Fujitsu Ltd | アドレスモ−ド制御方式 |
| JPH0658650B2 (ja) * | 1986-03-14 | 1994-08-03 | 株式会社日立製作所 | 仮想計算機システム |
| US4843541A (en) * | 1987-07-29 | 1989-06-27 | International Business Machines Corporation | Logical resource partitioning of a data processing system |
-
1987
- 1987-07-08 JP JP62168636A patent/JP2523653B2/ja not_active Expired - Lifetime
-
1988
- 1988-07-05 EP EP88110704A patent/EP0298418B1/en not_active Expired - Lifetime
- 1988-07-05 DE DE3852434T patent/DE3852434T2/de not_active Expired - Fee Related
- 1988-07-06 US US07/215,789 patent/US5018064A/en not_active Expired - Lifetime
- 1988-07-07 KR KR1019880008421A patent/KR910007743B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5018064A (en) | 1991-05-21 |
| DE3852434T2 (de) | 1995-08-10 |
| EP0298418A3 (en) | 1991-04-24 |
| KR910007743B1 (ko) | 1991-09-30 |
| KR890002769A (ko) | 1989-04-11 |
| JPS6413634A (en) | 1989-01-18 |
| EP0298418B1 (en) | 1994-12-14 |
| DE3852434D1 (de) | 1995-01-26 |
| EP0298418A2 (en) | 1989-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4347565A (en) | Address control system for software simulation | |
| US5761734A (en) | Token-based serialisation of instructions in a multiprocessor system | |
| US8140834B2 (en) | System, method and computer program product for providing a programmable quiesce filtering register | |
| JPS6353678A (ja) | ベクトル処理装置 | |
| JPH0430053B2 (ja) | ||
| US8458438B2 (en) | System, method and computer program product for providing quiesce filtering for shared memory | |
| JP2523653B2 (ja) | 仮想計算機システム | |
| CA1202425A (en) | Multiprocessor system including firmware | |
| KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
| JPS62166434A (ja) | マルチプログラミング・モードで動作するデータ処理システム | |
| WO2021027069A1 (zh) | 分布式虚拟机自适应内存一致性协议及其设计方法、终端 | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| WO2022022708A1 (zh) | 一种进程间通信的方法、装置及计算机存储介质 | |
| EP3255544B1 (en) | Interrupt controller | |
| JPH0373031A (ja) | メモリアクセス制御方式 | |
| JPH0567973B2 (ja) | ||
| JPS60163134A (ja) | 仮想計算機システム | |
| JPH0573518A (ja) | メモリマツプドｃｐｕシステム | |
| JPH0193831A (ja) | 仮想計算機のオペランドアクセス制御方式 | |
| JPS60215250A (ja) | デ−タ処理装置 | |
| JPH0447853B2 (ja) | ||
| JPH0412861B2 (ja) | ||
| JPH03185539A (ja) | データ処理装置 | |
| JPH10289113A (ja) | 計算機のレジスタコンテキストの保存／復元方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 12 |