JP3875358B2 - 記憶装置、記憶方法および記録媒体 - Google Patents
記憶装置、記憶方法および記録媒体 Download PDFInfo
- Publication number
- JP3875358B2 JP3875358B2 JP17190797A JP17190797A JP3875358B2 JP 3875358 B2 JP3875358 B2 JP 3875358B2 JP 17190797 A JP17190797 A JP 17190797A JP 17190797 A JP17190797 A JP 17190797A JP 3875358 B2 JP3875358 B2 JP 3875358B2
- Authority
- JP
- Japan
- Prior art keywords
- storage area
- real
- area
- storage
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の属する技術分野】
本発明は、仮想記憶上の複数の記憶域を実記憶に割り当てる記憶装置、記憶方法および記録媒体に関するものである。主記憶装置を効率良く有効利用するため、計算機システムに仮想記憶装置が使われている。この際、プログラム領域とデータベース領域などを区別して効率的に記憶装置を利用することが望まれている。
【0002】
【従来の技術】
従来、仮想記憶装置を用いてデータベースをアクセスする場合、プログラムとデータベースとを同じ主記憶上に存在させると、プログラムの不当なアクセスによりデータベースのデータ破壊を生じる恐れがある。そのため、データベースを格納するシステム記憶と、データベースをアクセスするプログラムを格納する主記憶とを仮想記憶上で異ならしてプログラムによりデータベースのデータの破壊を防止するようにしていた。
【0003】
【発明が解決しようとする課題】
上述したように、従来は、データベースのデータを格納するシステム記憶と、データベースをアクセスするためのプログラムを格納する主記憶とに分けて仮想記憶装置上で動作させていたため、計算機システムの運用時間帯により、動作するプログラムや、処理対象となるデータベースも異なるため、効率的に運用を行えないという問題があった。
【0004】
例えば昼間は多数の端末からの要求を処理するオンライン処理のために、処理データ全体のアクセス性能を保持するよりも、多くのプログラムを動作させて応答時間を保証する方が重要である。一方、夜間はデータベースの一括処理のために、データベースの全データアクセスを高速化することが重要である。このために、昼間用のプログラムを格納する主記憶、および夜間用の全データベースを格納するシステム記憶の両者をそれぞれ仮想記憶装置上に大きな領域を設けたのでは、両者を合わせた極めて大きなサイズの実記憶が必要となってしまうという問題が発生すると共に、昼間および夜間で使用されない方の領域が遊んでしまい、効率的でないという問題が発生する。
【0005】
本発明は、これらの問題を解決するため、時間帯や処理量などに応じてプログラムなどを格納する主記憶とデータなどを格納するシステム記憶などに割り当てる実記憶のサイズを動的に変更し、実記憶の使用効率を向上させると共に最適な処理能力を引出すことを目的としている。
【0006】
【課題を解決するための手段】
図1を参照して課題を解決するための手段を説明する。
図1において、主記憶1は、プログラムなどを格納する仮想記憶上の主記憶であって、ページ変換テーブル(主記憶)11をもとに仮想アドレスを実アドレスに変換してアクセスするものである。
【0007】
システム記憶2は、データベースのデータなどを格納する仮想記憶上のシステム記憶であって、ページ変換テーブル(システム記憶)21をもとに仮想アドレスを実アドレスに変換してアクセスするものである。
【0008】
実記憶装置3は、実アドレスで実記憶32をアクセスするものであって、ここでは、実記憶32および制御テーブル33などから構成されるものである。
実記憶32は、実アドレスでアクセスする実際の記憶装置である。
【0009】
制御テーブル33は、実アドレスについてページ単位に主記憶1あるいはシステム記憶2のいずれに割り当てるかを動的に設定するテーブルである。
次に、動作を説明する。
【0010】
記憶域1のアクセス時に仮想アドレスから動的に割り当てられた範囲内の実記憶の実アドレスに変換するそれぞれの記憶域用のアドレス変換手段を備えるようにしている。
【0011】
また、制御テーブル33に主記憶1あるいはシステム記憶2のいずれに実記憶に割り当たこと、あるいは割り当てを変更したことに対応して、ページ変換テーブル(主記憶)11あるいはページ変換テーブル(システム記憶)21に割り当てられた実アドレスへの変換を有効に設定し、主記憶1のアクセス時にページ変換テーブル(主記憶)11を参照して仮想アドレスから動的に割り当てられた実記憶32の実アドレスに変換して実記憶32をアクセスし、システム記憶域2のアクセス時にページ変換テーブル(システム記憶)21を参照して仮想アドレスから動的に割り当てられた実記憶32の実アドレスに変換して実記憶32をアクセスするようにしている。
【0012】
この際、仮想アドレスから実アドレスへの変換をページ単位に行うようにしている。
また、主記憶1およびシステム記憶2を実記憶32への動的な割り当てを、時間あるいは処理量に従って行うようにしている。
【0013】
従って、時間帯あるいは処理量などに応じてプログラムなどを格納する主記憶1とデータなどを格納するシステム記憶2などの領域サイズを動的に変更することにより、実記憶装置の使用効率を向上させると共に最適な処理能力を引出すことが可能となる。
【0014】
【発明の実施の形態】
次に、図1から図6を用いて本発明の実施の形態および動作を順次詳細に説明する。ここで、図示外の記録媒体からプログラムを読み出して主記憶にローディングして起動し以下に説明する各種処理を行うようにしている。
【0015】
図1は、本発明の1実施例構成図を示す。
図1において、主記憶1は、仮想記憶上に設けた主記憶であって、ここでは、プログラムなどを格納するものであり、ページ変換テーブル(主記憶)11をもとに仮想アドレスを実アドレスに変換して実記憶32をアクセスするものである。
【0016】
ページ変換テーブル(主記憶)11は、主記憶の仮想アドレスを実記憶32の実アドレスにページ単位で変換するものであって、図示のように、主記憶1上の仮想ページアドレスを、実記憶32上の実アドレスに変換するものである(図3参照)。また、実アドレスが外部記憶装置4に書き出されたときの外部アドレスを併せて仮想アドレスに対応づけて設定するようにしてもよい。
【0017】
システム記憶2は、仮想記憶上に設けたシステム記憶であって、ここでは、データベースのデータなどを格納するものであり、ページ変換テーブル(システム記憶)21をもとに仮想アドレスを実アドレスに変換して実記憶32をアクセスするものである。
【0018】
ページ変換テーブル(システム記憶)21は、システム記憶の仮想アドレスを実記憶32の実アドレスにページ単位で変換するものであって、図示のように、システム記憶2上の仮想ページアドレスを、実記憶32上の実アドレスに変換するものである(図3参照)。また、実アドレスが外部記憶装置4に書き出されたときの外部アドレスを併せて仮想アドレスに対応づけて設定するようにしてもよい。
【0019】
実記憶装置3は、実記憶32をアクセスしたり、管理したりなどするものであって、管理装置31、実記憶32、および制御テーブル33などから構成されるものである。
【0020】
管理装置31は、各種管理を行うものであって、ここで、ページアウト機能、制御テーブル更新機能などを持つものである。ページアウト機能は、実記憶32が一杯となったときに外部記憶装置4に書き出して外部ページとし、実記憶32に空を作る機能である。制御テーブル更新機能は、ページ単位の実記憶アドレスを、主記憶1あるいはシステム記憶2のいずれに動的に割り当てるかの更新を動的に、時間帯あるいは処理量(主記憶1の処理量がシステム記憶2よりもより多いときに主記憶1の実ページの割り当てを多くし、逆の場合には少なくする)などに応じて行うものである。
【0021】
実記憶32は、データやプログラムを実際に記憶する実記憶である。実記憶32の割り当てはページ単位に行う。
制御テーブル33は、実記憶アドレス(ページ単位)を主記憶1あるいはシステム記憶2のいずれに割り当てるかを検索するものである。ここでは、実アドレス(ページ単位)に主記憶の仮想アドレス(ページ単位)あるいはシステム記憶の仮想アドレス(ページ単位)に割り当てているが、この割り当てをページ変換テーブル11、21の方で行うようにしてもよい。
【0022】
外部記憶装置4は、実記憶32に納まり切らないページを外部ページとして格納するものである。
次に、図2のフローチャートに示す順序に従い、図1の構成の動作を詳細に説明する。
【0023】
図2は、本発明の動作説明フローチャートを示す。
図2において、S1は、管理装置に領域変更要求を通知する。これは、後述する図5で説明するように時間帯によって領域変更要求を通知したり、あるいはシステム記憶2、主記憶1へのアクセス量が増大してページアウト(外部ページに書き出す割合が増えた)ことに対応して自動的に外部ページアウトの割合を減らし両者のシステム記憶2と主記憶1とが均衡などするように領域変更要求を通知してもよい。
【0024】
S2は、S1の要求がシステム記憶2の増加、あるいは主記憶の増加のいずれかを判定する。システム記憶2の増加の要求と判明した場合には、S4ないしS9によってシステム記憶2の増加を行う。一方、主記憶1の増加の要求と判明した場合には、S10ないしS14によって主記憶1の増加を行う。
【0025】
S3は、システム記憶域化する実ページの検索を行う。これは、例えば制御テーブル33を参照してシステム記憶2に変更しようとする主記憶1の実アドレス中で、ページ変換テーブル(主記憶)11を参照して未使用の実アドレスがあればそれを見つける、あるいは未使用の実アドレスが見つからないときは最も古く使用された実アドレスを見つける。
【0026】
S4は、使用状態の判定を行う。S3で見つけた実アドレス(ページ単位)の使用状態の判定を行う。使用中の場合には、S5で使用中のページのページアウト/スワップ処理を行い、S6で主記憶1のアドレス変換テーブル11のエントリの無効化を行い、S7に進む。一方、未使用の場合には、S7に進む。
【0027】
S7は、制御テーブルの情報(用途)をシステム記憶に動的に変更する。これは、図1の制御テーブル33中の用途が“主記憶”であったエントリを“システム記憶”に動的に変更する。
【0028】
S8は、システム記憶のアドレス変換テーブル(システム記憶)21のエントリの有効化を行う。これにより、システム記憶2上の仮想アドレスに対する実アドレスの割合が1ページ分(あるいは所定ページ分)増加し、システム記憶上で仮想アドレスを割り当てできる実アドレスの量が増えたこととなる。
【0029】
S9は、制御テーブルの情報(仮想ページアドレス)の設定を行う。この設定は、必ずしも行わなくもてもよい。
以上のS4ないしS9によって、主記憶1上の仮想アドレスに割り当てられていた実アドレス(ページ単位)を、システム記憶2上の仮想アドレスに動的に割り当てるようにして、当該システム記憶2上の仮想アドレスが使用できる実アドレス量を増やすことが可能となる。
【0030】
S10は、主記憶域化する実ページの検索を行う。これは、例えば制御テーブル33を参照して主記憶1に変更しようとするシステム記憶2の実アドレス中で、ページ変換テーブル(システム記憶)21を参照して未使用の実アドレスがあればそれを見つける、あるいは未使用の実アドレスが見つからないときは最も古く使用された実アドレスを見つける。
【0031】
S11は、使用状態の判定を行う。S10で見つけた実アドレス(ページ単位)の使用状態の判定を行う。使用中の場合には、未使用となるまで待機する。一方、未使用の場合には、S12に進む。
【0032】
S12は、制御テーブルの情報(用途)を主記憶に動的に変更する。これは、図1の制御テーブル33中の用途が“システム記憶”であったエントリを“主記憶”に動的に変更する。
【0033】
S13は、主記憶のアドレス変換テーブル(主記憶)11のエントリの有効化を行う。これにより、主記憶1上の仮想アドレスに対する実アドレスの割合が1ページ分(あるいは所定ページ分)増加し、主記憶1上で仮想アドレスを割り当てできる実アドレスの量が増えたこととなる。
【0034】
S14は、制御テーブルの情報(仮想ページアドレス)の設定を行う。この設定は、必ずしも行わなくもてもよい。
以上のS10ないしS14によって、システム記憶2上の仮想アドレスに割り当てられていた実アドレス(ページ単位)を、主記憶1上の仮想アドレスに動的に割り当てるようにして、当該主記憶1上の仮想アドレスが使用できる実アドレス量を増やすことが可能となる。
【0035】
図3は、本発明のアドレス変換の説明図を示す。
図3において、上段はページ変換テーブル(主記憶)11の例を表し、下段はページ変換テーブル(システム記憶)21の例を表す。
【0036】
上段のページ変換テーブル(主記憶)11は、主記憶1上の仮想アドレスについて、CR1(制御レジスタ)からポイントされるSGT(セグメントテーブル)およびPGT(ページテーブル)によって実ページに変換するものである。ここで、セグメントテーブルの実ページに対応づけるエントリに有効/無効のフラグがあり、当該仮想アドレス上で使用できるエントリのフラグを有効に設定し、使用できないときにフラグを無効に設定する。図中の点線の×は、フラグを無効に設定し、後述するページ変換テーブル(システム記憶)21の対応するページテーブルのエントリのフラグを有効に設定し、当該実ページを使用するようにしている。
【0037】
下段のページ変換テーブル(システム記憶)21は、システム記憶2上の仮想アドレスについて、XCR1(制御レジスタ)からポイントされるVMT(ビューマップテーブル)、SGT(セグメントテーブル)およびPGT(ページテーブル)によって実ページに変換するものである。ここで、セグメントテーブルの実ページに対応づけるエントリに有効/無効のフラグがあり、当該仮想アドレス上で使用できるエントリのフラグを有効に設定し、使用できないときにフラグを無効に設定する。図中の実線は、フラグを有効に設定し、実ページを使用できるようにしている。
【0038】
以上のように、主記憶上の仮想アドレスを実アドレスに変換するページ変換テーブル(主記憶)11、およびシステム記憶上の仮想アドレスを実アドレスに変換するページ変換テーブル(システム記憶)21を設け、ページテーブルに実アドレスへの割り当てが有効/無効のフラグを設け、動的に設定を変更し、主記憶上の仮想アドレスに割り当てる実アドレスあるいはシステム記憶上の仮想アドレスに割り当てる実アドレスのページ数を任意に調整することが可能となる。
【0039】
図4は、本発明の動的割当フローチャートを示す。
図4において、S21は、制御装置がシステム記憶の増加を自動依頼する。これは、図5に示すように、制御装置5が実記憶装置3の管理装置31に、システム記憶2の増加を自動依頼、例えば所定時間になったとき、あるいはシステム記憶2の外部ページに書き出す量が所定閾値を越えたたなどしたとき自動的に依頼する。
【0040】
S22は、管理装置が必要ページ数を確保する。これは、管理装置31がページ変換テーブル(主記憶)11を検索して未使用の実アドレス、未使用の実アドレスがないときは最も古く使用された実アドレスを必要ページ数を確保する。
【0041】
S23は、管理装置が制御テーブル内の情報(用途)を変更する。これは、管理装置31が制御テーブル33内の該当する実アドレスの用途“主記憶”を“システム記憶”に動的に変更する。これに合わせて、図3で既述したように、ページ変換テーブル(システム記憶)21のページテーブルの該当エントリのフラグを有効に設定、ページ変換テーブル(主記憶)11のページテーブルの該当エントリのフラグを無効に設定し、主記憶上の仮想アドレスに割り当てていた実アドレスを、システム記憶上の仮想アドレスに割り当てるように実アドレスを増加する。
【0042】
S24は、システム記憶の増加を完了する。
以上によって、主記憶上の仮想アドレスに割り当てられていた実アドレスを、システム記憶上の仮想アドレスに割り当てるように動的に変更したこととなる。
【0043】
図5は、本発明の動的割当説明図(その1)を示す。これは、スケジュール表52に従い、主記憶1およびシステム記憶2の割り当てる実アドレスを動的に変更する場合の構成の説明図である。
【0044】
図5において、制御装置5は、実記憶装置3にスケジュール表52に従い、所定の時間帯のときの実アドレスの割り当てを動的に変更するように、実記憶装置3に指示するものである。
【0045】
時計51は、時刻を計時するものである。
スケジュール表52は、時刻に対応づけて主記憶1に割り当てる実アドレスのサイズ、およびシステム記憶2に割り当てる実アドレスのサイズを登録したものである。ここでは、図示の下記のように登録する。
【0046】
時刻 実アドレスの割当量
08:00 主記憶:256MB、システム記憶:128MB
21:00 主記憶: 32MB、システム記憶:352MB
このスケジュール表52に従い、
▲1▼08:00〜21:00までは主記憶1に実アドレスが256MB、およびシステム記憶2に実アドレスが128MBをそれぞれ割り当てられる。
【0047】
▲2▼21:00〜08:00までは主記憶1に実アドレスが32MB、およびシステム記憶2に実アドレスが352MBをそれぞれ割り当てられる。
以上の▲1▼の昼間から夕方にかけて主記憶1とシステム記憶2に2対1の割合で実アドレスを割り当て、プログラムが使用する主記憶に多くの実アドレスを割り当てて多数のオンラインプログラムが動作して多数の業務受付・処理を行うようにしている。一方、▲2▼の夜間は主記憶1とシステム記憶2に1対11の割合で実アドレスを割り当て、バッチ処理によりシステム記憶2の実アドレスに全データベースを格納して高速にデータベースにアクセスしデータ処理を行うようにしている。
【0048】
図6は、本発明の動的割当説明図(その2)を示す。
図6の(a)は変更前の制御テーブル例を示し、図6の(b)は変更後の制御テーブル例を示す。ここでは、▲1▼に示すように、変更前の4つの用途“主記憶”が変更後に“システム記憶”に動的に変更、例えば既述した図5の“21:00”に動的に変更したものである。これにより、主記憶1よりも、システム記憶2により多くの実アドレスが割り当られることとなる。
【0049】
【発明の効果】
以上説明したように、本発明によれば、時間帯あるいは処理量などに応じてプログラムなどを格納する主記憶1とデータなどを格納するシステム記憶2などの領域サイズを動的に変更する構成を採用しているため、実記憶装置の使用効率を向上させると共に最適な処理能力を引出すことができる。これらにより、計算機システムを停止させることなく、時間帯ごとに計算機システムの運用形態に応じて、主記憶1とシステム記憶2というように最適に実アドレスを振り分けることができ、その結果、記憶装置の使用効率を向上させるだけでなく、同規模の記憶装置を持つ従来の計算機システムに比較して、常時最大の処理能力を引出すことが可能となる。
【図面の簡単な説明】
【図1】本発明の1実施例構成図である。
【図2】本発明の動作説明フローチャートである。
【図3】本発明のアドレス変換の説明図である。
【図4】本発明の動的割当フローチャートである。
【図5】本発明の動的割当説明図(その1)である。
【図6】本発明の動的割当説明図(その2)である。
【符号の説明】
1:主記憶
11:ページ変換テーブル(主記憶)
2:システム記憶
21:ページ変換テーブル(システム記憶)
3:実記憶装置
31:管理装置
32:実記憶
33:制御テーブル
4:外部記憶装置
5:制御装置
51:時計
52:スケジュール表
Claims (3)
- 少なくともプログラムを格納する主記憶領域とデータを格納するシステム記憶領域とを有した仮想記憶を主記憶領域とシステム記憶領域で区分けして実記憶に割り当てる記憶装置であって、
前記主記憶領域に対するアクセスに伴い利用する実記憶の領域と、前記システム記憶領域に対するアクセスに伴い利用する実記憶の領域とを定義したテーブルと、
前記テーブルを参照して前記主記憶領域のアクセス時に仮想アドレスから実記憶の有効な実アドレスに変換する第1のアドレス変換手段と、
前記テーブルを参照して前記システム記憶領域のアクセス時に仮想アドレスから実記憶の有効な実アドレスに変換する第2のアドレス変換手段と、
主記憶領域およびシステム記憶領域の実記憶上でのサイズを、所定の時刻に、あらかじめ決められたサイズに変更するよう、処理を行なうと共に、該変更処理は、システム記憶領域の実記憶上のサイズを増加する際にシステム記憶領域化する実記憶上の領域が使用中であれば該領域に対しページアウトおよびスワップ処理を行った後、前記テーブルのシステム記憶領域および主記憶領域の定義を変更する処理を行い、主記憶領域の実記憶上のサイズを増加する際に主記憶領域化する実記憶上の領域が使用中であれば該領域が未使用状態になるまで待機し、未使用状態となった時点で、前記テーブルのシステム記憶領域および主記憶領域の定義を変更する処理を行う処理変更手段と
を設けたことを特徴とする記憶装置。 - 少なくともプログラムを格納する主記憶領域とデータを格納するシステム記憶領域とを有した仮想記憶を主記憶領域とシステム記憶領域で区分けして実記憶に割り当てるとともに、前記主記憶領域に対するアクセスに伴い利用する実記憶の領域と、前記システム記憶領域に対するアクセスに伴い利用する実記憶の領域とを定義したテーブルをもとにアクセス可能なコンピュータが、
前記テーブルを参照して前記主記憶領域のアクセス時に仮想アドレスから実記憶の有効な実アドレスに変換する第1のアドレス変換ステップと、
前記テーブルを参照して前記システム記憶領域のアクセス時に仮想アドレスから実記憶の有効な実アドレスに変換する第2のアドレス変換ステップと、
主記憶領域およびシステム記憶領域の実記憶上でのサイズを、所定の時刻に、あらかじめ決められたサイズに変更するよう、処理を行なうと共に、該変更処理は、システム記憶領域の実記憶上のサイズを増加する際にシステム記憶領域化する実記憶上の領域が使用中であれば該領域に対しページアウトおよびスワップ処理を行った後、前記テーブルのシステム記憶領域および主記憶領域の定義を変更する処理を行い、主記憶領域の実記憶上のサイズを増加する際に主記憶領域化する実記憶上の領域が使用中であれば該領域が未使用状態になるまで待機し、未使用状態となった時点で、前記テーブルのシステム記憶領域および主記憶領域の定義を変更する処理を行う処理変更ステップと
を実行することを特徴とする記憶方法。 - 少なくともプログラムを格納する主記憶領域とデータを格納するシステム記憶領域とを有した仮想記憶を主記憶領域とシステム記憶領域で区分けして実記憶に割り当てるとともに、前記主記憶領域に対するアクセスに伴い利用する実記憶の領域と、前記システム記憶領域に対するアクセスに伴い利用する実記憶の領域とを定義したテーブルをもとにアクセス可能なコンピュータに、
前記テーブルを参照して前記主記憶領域のアクセス時に仮想アドレスから実記憶の有効な実アドレスに変換する第1のアドレス変換ステップと、
前記テーブルを参照して前記システム記憶領域のアクセス時に仮想アドレスから実記憶の有効な実アドレスに変換する第2のアドレス変換ステップと、
主記憶領域およびシステム記憶領域の実記憶上でのサイズを、所定の時刻に、あらかじ め決められたサイズに変更するよう、処理を行なうと共に、該変更処理は、システム記憶領域の実記憶上のサイズを増加する際にシステム記憶領域化する実記憶上の領域が使用中であれば該領域に対しページアウトおよびスワップ処理を行った後、前記テーブルのシステム記憶領域および主記憶領域の定義を変更する処理を行い、主記憶領域の実記憶上のサイズを増加する際に主記憶領域化する実記憶上の領域が使用中であれば該領域が未使用状態になるまで待機し、未使用状態となった時点で、前記テーブルのシステム記憶領域および主記憶領域の定義を変更する処理を行う処理変更ステップと
を実行させるプログラムを格納した記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17190797A JP3875358B2 (ja) | 1996-06-28 | 1997-06-27 | 記憶装置、記憶方法および記録媒体 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-168903 | 1996-06-28 | ||
JP16890396 | 1996-06-28 | ||
JP17190797A JP3875358B2 (ja) | 1996-06-28 | 1997-06-27 | 記憶装置、記憶方法および記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1091527A JPH1091527A (ja) | 1998-04-10 |
JP3875358B2 true JP3875358B2 (ja) | 2007-01-31 |
Family
ID=26492425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17190797A Expired - Fee Related JP3875358B2 (ja) | 1996-06-28 | 1997-06-27 | 記憶装置、記憶方法および記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3875358B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001350707A (ja) * | 2000-06-06 | 2001-12-21 | Hitachi Ltd | 情報処理システム、記憶装置の割り当て方法 |
US6715053B1 (en) * | 2000-10-30 | 2004-03-30 | Ati International Srl | Method and apparatus for controlling memory client access to address ranges in a memory pool |
US8028017B2 (en) * | 2009-04-16 | 2011-09-27 | International Business Machines Corporation | Virtual controllers with a large data center |
JP5152297B2 (ja) * | 2010-10-28 | 2013-02-27 | 株式会社デンソー | 電子装置 |
-
1997
- 1997-06-27 JP JP17190797A patent/JP3875358B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1091527A (ja) | 1998-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6070173A (en) | Method and apparatus for assisting garbage collection process within a java virtual machine | |
US5802341A (en) | Method for the dynamic allocation of page sizes in virtual memory | |
US6119214A (en) | Method for allocation of address space in a virtual memory system | |
US5899994A (en) | Flexible translation storage buffers for virtual address translation | |
US6446188B1 (en) | Caching dynamically allocated objects | |
US5717893A (en) | Method for managing a cache hierarchy having a least recently used (LRU) global cache and a plurality of LRU destaging local caches containing counterpart datatype partitions | |
US5860144A (en) | Addressing method and system for providing access of a very large size physical memory buffer to a number of processes | |
US20040215918A1 (en) | Method, apparatus and computer program product for dynamically minimizing translation lookaside buffer entries across contiguous memory | |
US6629111B1 (en) | Memory allocation system | |
US20040117587A1 (en) | Hardware managed virtual-to-physical address translation mechanism | |
CN105740164A (zh) | 支持缓存一致性的多核处理器、读写方法、装置及设备 | |
US20040117588A1 (en) | Access request for a data processing system having no system memory | |
WO1998044422A1 (en) | Page table walker which positions a sliding field in a virtual address using page size | |
US6745292B1 (en) | Apparatus and method for selectively allocating cache lines in a partitioned cache shared by multiprocessors | |
CN112445767A (zh) | 内存管理方法及装置、电子设备、存储介质 | |
US5749093A (en) | Enhanced information processing system using cache memory indication during DMA accessing | |
US20060123196A1 (en) | System, method and computer program product for application-level cache-mapping awareness and reallocation requests | |
US7017024B2 (en) | Data processing system having no system memory | |
US20040117590A1 (en) | Aliasing support for a data processing system having no system memory | |
JP3875358B2 (ja) | 記憶装置、記憶方法および記録媒体 | |
CN113010452A (zh) | 一种高效且支持QoS的虚拟内存架构 | |
US5784708A (en) | Translation mechanism for input/output addresses | |
JP2000276405A (ja) | アドレス変換装置及びこのアドレス変換装置を有するコンピュータシステム | |
US20030221067A1 (en) | Staggering call stack offsets for multiple duplicate control threads | |
JPH02244253A (ja) | 分散共有メモリを持つマルチプロセッサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060609 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060831 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061026 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |