JPS6048778B2 - チャネル制御方式 - Google Patents
チャネル制御方式Info
- Publication number
- JPS6048778B2 JPS6048778B2 JP55094747A JP9474780A JPS6048778B2 JP S6048778 B2 JPS6048778 B2 JP S6048778B2 JP 55094747 A JP55094747 A JP 55094747A JP 9474780 A JP9474780 A JP 9474780A JP S6048778 B2 JPS6048778 B2 JP S6048778B2
- Authority
- JP
- Japan
- Prior art keywords
- command word
- command
- error
- execution
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Description
【発明の詳細な説明】
本発明は情報処理装置におけるチャネル制御ノ式に関す
る。
る。
従来、高優先度および低優先度の処理レベルを有し、指
令語を逐次実行するチャネル制御装置においては、指令
語を実行に先行して取得したときに例外情報を検出する
と、入出力装置対応に存在する制御テーブルに、該例外
情報を設定し、また前記入出力装置の属するチャネル制
御テーブルに前記例外情報に対応する終結命令を設定し
前記先取りした指令語の実行時に、入出力制御装置に前
記例外情報の存在を伝送し、前記入出力制御装置Ｊから
の終結命令要求時に、前記既に設定されているチャネル
制御テーブル内の終結命令を取り出し、前記入出力制御
装置に伝送する方式を採つている。
令語を逐次実行するチャネル制御装置においては、指令
語を実行に先行して取得したときに例外情報を検出する
と、入出力装置対応に存在する制御テーブルに、該例外
情報を設定し、また前記入出力装置の属するチャネル制
御テーブルに前記例外情報に対応する終結命令を設定し
前記先取りした指令語の実行時に、入出力制御装置に前
記例外情報の存在を伝送し、前記入出力制御装置Ｊから
の終結命令要求時に、前記既に設定されているチャネル
制御テーブル内の終結命令を取り出し、前記入出力制御
装置に伝送する方式を採つている。
しカル指令語の先取りは高優度処理で実行されるため、
先取り中に例外情報を検出した場合５に多くのアクセス
時間を要する主記憶装置に存在するチャネル制御テーブ
ルおよび論理チャネル制御テーブルにアクセスすること
は、高優先度処理時間の増加を招き、他の高優先度処理
が遅滞しやすくなるという欠点がある。・０ 本発明の
目的は、前記指令語先取り処理中の例外処理の省略を図
り、高優先度て実行される指令語先取り処理を高速に実
行するようにしたチャネル制御方式を提供することにあ
る。
先取り中に例外情報を検出した場合５に多くのアクセス
時間を要する主記憶装置に存在するチャネル制御テーブ
ルおよび論理チャネル制御テーブルにアクセスすること
は、高優先度処理時間の増加を招き、他の高優先度処理
が遅滞しやすくなるという欠点がある。・０ 本発明の
目的は、前記指令語先取り処理中の例外処理の省略を図
り、高優先度て実行される指令語先取り処理を高速に実
行するようにしたチャネル制御方式を提供することにあ
る。
本発明の方式は、指令語を逐次実行するチヤネ■５ル制
御方式において、実行に先行して前記指令語を読み出す
指令語先取手段と、この指令語先取り手段により先取り
された指令語を実行する実行手段と、前記指令語先取手
段による指令語の読出しエラーを検出しエラー情報を発
生するエラー検出手段と、このエラー検出手段からのエ
ラー情報を記憶する記憶手段と、 ，前記エラー検出手
段によりエラーを検出し前記実行手段て実行するときに
入出力制御装置に前記エラーの存在を通知する伝送手段
とを具備し、前記伝送手段からのエラーの存在の通知に
応答した前記入出力制御装置から実行終結命令作成要
（求に対し前記実行手段が前記エラー情報を前記記憶手
段から読み出し実行終結命令を作成し前記伝送手段は作
成された実行終結命令を前記入出力制御装置に伝送する
ようにしたことを特徴とする。
御方式において、実行に先行して前記指令語を読み出す
指令語先取手段と、この指令語先取り手段により先取り
された指令語を実行する実行手段と、前記指令語先取手
段による指令語の読出しエラーを検出しエラー情報を発
生するエラー検出手段と、このエラー検出手段からのエ
ラー情報を記憶する記憶手段と、 ，前記エラー検出手
段によりエラーを検出し前記実行手段て実行するときに
入出力制御装置に前記エラーの存在を通知する伝送手段
とを具備し、前記伝送手段からのエラーの存在の通知に
応答した前記入出力制御装置から実行終結命令作成要
（求に対し前記実行手段が前記エラー情報を前記記憶手
段から読み出し実行終結命令を作成し前記伝送手段は作
成された実行終結命令を前記入出力制御装置に伝送する
ようにしたことを特徴とする。
次に本発明について、図面を参照して詳細に説明する。
第１図を参照すると、本発明の一実施例は、中央処理装
置１１（以下Ｃｐｕ）、主記憶装置１２、チャネル制御
装置１３、例外検出装置１７、チャネル装置１８、入出
力制御装置１９および入出力装置ＩＡから構成されてい
る。
第１図を参照すると、本発明の一実施例は、中央処理装
置１１（以下Ｃｐｕ）、主記憶装置１２、チャネル制御
装置１３、例外検出装置１７、チャネル装置１８、入出
力制御装置１９および入出力装置ＩＡから構成されてい
る。
前記チャネル装置１３は、指令語実行部１４と指令語先
取部１５、と制御部１６とから構成されている。指令語
先取部１５は、高優度処理で動作する。第２図に、指令
語の構成を示す。
取部１５、と制御部１６とから構成されている。指令語
先取部１５は、高優度処理で動作する。第２図に、指令
語の構成を示す。
第３図に、第１図のチャネル装置１８対応に存在するチ
ャネル制御装置１８内のワークエリアを示す。
ャネル制御装置１８内のワークエリアを示す。
第４図は、エラー情報を示し、ＭＡＥＲは、第１図の主
記憶装置１２にアクセス時にセグメント．境界オーバー
、物理記憶外アクセス（メモリの実装されていないとこ
ろにアクセスした）等のエラーありを示すメモリアクセ
スエラーの代表ビットである。
記憶装置１２にアクセス時にセグメント．境界オーバー
、物理記憶外アクセス（メモリの実装されていないとこ
ろにアクセスした）等のエラーありを示すメモリアクセ
スエラーの代表ビットである。
ＭＳＵＬＯＶＥＲは、物理記憶外アクセスを意味す−る
。
。
第５図、第６図は、それぞれ第１図のチャネル装置１８
対応に存在するチャネル制御テーブルおよび前記入出力
装置ＩＡ対応に存在する論理チャネル制御テーブルを示
す。
対応に存在するチャネル制御テーブルおよび前記入出力
装置ＩＡ対応に存在する論理チャネル制御テーブルを示
す。
４
本発明の詳細な説明の前に、データ転送動作について、
簡単に説明する。
簡単に説明する。
データ転送は、ＣｐＵｌｌからチャネル制御装置１３に
起動がかけられることにより、該制御装置１３が主記憶
装置１２に存在する指令語を取出し、コマンド２１およ
びフラグ２２をチャネル装置１８を介して入出力制御装
置１９に伝送する起動シーケンスと、入出力制御装置１
９がチャネル装置１８を介してチャネル；制御装置１３
にデータ転送要求割込を行ることにより、前記指令語内
コマンド２１、フラグ２２、バイトカウント２３および
データアドレス２４に従い主記憶装置１２とチャネル制
御装置１３、チャネル装置１８および入出力制御装置１
９の間でｏデータ転送を実行するシーケンスと、前記デ
ータ転送終了後の入出力制御装置１９からの報告シーケ
ンスから構成されている。次に、本実施例の動作を、従
来技術と比較しながら詳細に説明する。
起動がかけられることにより、該制御装置１３が主記憶
装置１２に存在する指令語を取出し、コマンド２１およ
びフラグ２２をチャネル装置１８を介して入出力制御装
置１９に伝送する起動シーケンスと、入出力制御装置１
９がチャネル装置１８を介してチャネル；制御装置１３
にデータ転送要求割込を行ることにより、前記指令語内
コマンド２１、フラグ２２、バイトカウント２３および
データアドレス２４に従い主記憶装置１２とチャネル制
御装置１３、チャネル装置１８および入出力制御装置１
９の間でｏデータ転送を実行するシーケンスと、前記デ
ータ転送終了後の入出力制御装置１９からの報告シーケ
ンスから構成されている。次に、本実施例の動作を、従
来技術と比較しながら詳細に説明する。
５ データ転送実行シーケンスにおいて、前記指令語内
のフラグ２２にチエイン指示がされていると、ディスク
等の高速入出力装置を有する入出力制御装置１９から、
前記チャネル装置１８を介してチャネル制御装置１３に
データ転送要求割込信フ号が与えられた場合、該割込信
号を前記制御装置１３が受付ける。
のフラグ２２にチエイン指示がされていると、ディスク
等の高速入出力装置を有する入出力制御装置１９から、
前記チャネル装置１８を介してチャネル制御装置１３に
データ転送要求割込信フ号が与えられた場合、該割込信
号を前記制御装置１３が受付ける。
既に起動シーケンスで入出力制御装置１９に伝送された
コマンド２１の属する指令語のバイトカウント２３およ
び、データアドレス２４に従つたデータ転送の実行指示
準備をチャネル制御装置１３内の指令語実行部１４が実
行する。該準備した制御データを、制御部１６に指示し
、データは、主記憶装置１２、チャネル制御装置１３内
の制御部１６、チャネル装置１８、および入出力制御装
置１９を介して入出力装置ＩＡに転送される。指令語実
行部１４は、制御部１６に前記指示を送出したあとで指
令語先取部１５に制御権を渡す。
コマンド２１の属する指令語のバイトカウント２３およ
び、データアドレス２４に従つたデータ転送の実行指示
準備をチャネル制御装置１３内の指令語実行部１４が実
行する。該準備した制御データを、制御部１６に指示し
、データは、主記憶装置１２、チャネル制御装置１３内
の制御部１６、チャネル装置１８、および入出力制御装
置１９を介して入出力装置ＩＡに転送される。指令語実
行部１４は、制御部１６に前記指示を送出したあとで指
令語先取部１５に制御権を渡す。
指令語先取部１５は、前記データ転送が属する指令語の
次に実行される指令語を主記憶装置１２から読出し第３
図に示すチャネル装置１８対応のチャネル制御装置１３
のワーク．エリアに、該次に実行する指令語を格納し、
次に実行されるデータ転送に対し、指令語実行部１４が
速かにデータ転送実行用制御データを制御部１６に指示
できるように備える。ところで、指令語の先取でメモリ
アクセスエラーが検出装置１７により検出されると、従
来は、該メモリアクセスエラーを展関し、例外コードを
第６図の論理チャネル制御テーブルに、終結命令を第５
図のチャネル制御テーブルに、指令語先取部１５の一機
能として設定しているが、本実施例では、第４図に示す
例外情報を、そのまま装置１３のワーク・エリアに取込
み、かつ’゛エラーあり’’というビット「ＳＥＲ」を
’’オン’’にしてお・くに留める。
次に実行される指令語を主記憶装置１２から読出し第３
図に示すチャネル装置１８対応のチャネル制御装置１３
のワーク．エリアに、該次に実行する指令語を格納し、
次に実行されるデータ転送に対し、指令語実行部１４が
速かにデータ転送実行用制御データを制御部１６に指示
できるように備える。ところで、指令語の先取でメモリ
アクセスエラーが検出装置１７により検出されると、従
来は、該メモリアクセスエラーを展関し、例外コードを
第６図の論理チャネル制御テーブルに、終結命令を第５
図のチャネル制御テーブルに、指令語先取部１５の一機
能として設定しているが、本実施例では、第４図に示す
例外情報を、そのまま装置１３のワーク・エリアに取込
み、かつ’゛エラーあり’’というビット「ＳＥＲ」を
’’オン’’にしてお・くに留める。
そして、現在実行中のデータ転送が終了すると、前述の
データ転送要求割込信号が入出力制御装置１９から発生
され、前記先取りされた指令語が実行指令語となり、該
指令語で規定されたデー ．夕転送や主記憶装置１２、
チャネル制御装置１３内制御部１６、チャネル装置１８
および入出力制御装置１９を介して開始される。
データ転送要求割込信号が入出力制御装置１９から発生
され、前記先取りされた指令語が実行指令語となり、該
指令語で規定されたデー ．夕転送や主記憶装置１２、
チャネル制御装置１３内制御部１６、チャネル装置１８
および入出力制御装置１９を介して開始される。
指令語実行部１４が制御部１６に該データ転送実行指示
準備を行なつているとき前記ワーク・エリアに’’エラ
ー有り’’というビット「ＳＥＲ」が゛’オン’’であ
るときには、その旨、実行指示制御データと一緒に制御
部１６に指示される。データ転送においで゛エラー有り
’’との指示を制御部１６が受けると、データ転送を同
時に、該−’’エラー有り指示’’は、チャネル装置１
８を介して入出力制御装置１９に伝送される。
準備を行なつているとき前記ワーク・エリアに’’エラ
ー有り’’というビット「ＳＥＲ」が゛’オン’’であ
るときには、その旨、実行指示制御データと一緒に制御
部１６に指示される。データ転送においで゛エラー有り
’’との指示を制御部１６が受けると、データ転送を同
時に、該−’’エラー有り指示’’は、チャネル装置１
８を介して入出力制御装置１９に伝送される。
該装置１９は、データ転送の終了に応答して、該、デー
タ転送が正常に終了したか否かを、チャネル装置１８を
介してチャネル制御装置１３に報告する。データ転送終
了時点で入出力制御装置１９にチャネル装置１８から’
’エラー有り指示’’が伝送されていると、該装置１９
はチャネル制御装置１３に異常終了を報告するため、終
結命令要求割込をチャネル装置１８を介してチャネル制
御装置１３に行う。該割込をチャネル制御装置１３が受
けると終結命令を、チャネル装置１８を介して入出力制
御装置１９に送出する。
タ転送が正常に終了したか否かを、チャネル装置１８を
介してチャネル制御装置１３に報告する。データ転送終
了時点で入出力制御装置１９にチャネル装置１８から’
’エラー有り指示’’が伝送されていると、該装置１９
はチャネル制御装置１３に異常終了を報告するため、終
結命令要求割込をチャネル装置１８を介してチャネル制
御装置１３に行う。該割込をチャネル制御装置１３が受
けると終結命令を、チャネル装置１８を介して入出力制
御装置１９に送出する。
該動作は低優度処理で実行される。従来は、該割込に対
しては、指令語先取部１５でチャンネル制御テーブルに
設定されている終結命令を取出して該制御装置１９に送
出していたが本実施例では、該割込時に、指令語先取部
１５で前記ワーク・エリアに記憶するに留めておいたエ
ラー情報を取出し、展関し、エラーコードと ι終結命
令とを作成しそれぞれ第６図の論理チャネル制御テーブ
ルおよび第５図のチャネル制御テーブルのエリア（ＩＯ
ＣＩＮＳＴ）に格納し、かつ、終結命令を該制御装置１
９に送出している。本発明と従来技術との相違は、指令
語先取り中に検出したエラーを、先取り処理中にエラー
処理を行うか、または、先取り処理終了後に行うかであ
る。
しては、指令語先取部１５でチャンネル制御テーブルに
設定されている終結命令を取出して該制御装置１９に送
出していたが本実施例では、該割込時に、指令語先取部
１５で前記ワーク・エリアに記憶するに留めておいたエ
ラー情報を取出し、展関し、エラーコードと ι終結命
令とを作成しそれぞれ第６図の論理チャネル制御テーブ
ルおよび第５図のチャネル制御テーブルのエリア（ＩＯ
ＣＩＮＳＴ）に格納し、かつ、終結命令を該制御装置１
９に送出している。本発明と従来技術との相違は、指令
語先取り中に検出したエラーを、先取り処理中にエラー
処理を行うか、または、先取り処理終了後に行うかであ
る。
しかし、これら、一連のデータ転送動作の制御は、マイ
クロプログラムを逐次実行され、また複数個のチャネル
装置を多重制御しているのが一般的で従来、指令語の先
取り処理（高優先度処理）を必要とする高速装置に対し
、先取り処理中に、エラー処理を行ない、先取り処理そ
のものには無関係な主記憶アクセス等による処理時間の
増加は、その増加時間分だけ、他の高速装置から発生す
る割込が受付けられず、コマンドオーバラン、データオ
ーバランの発生頻度を増加させる要因となつている。本
実施例では、それらの改善を図るために、該例外の処理
を、低優度処理てある、前記入出力制御装置１９からの
終結命令要求割込時に行なつている。
クロプログラムを逐次実行され、また複数個のチャネル
装置を多重制御しているのが一般的で従来、指令語の先
取り処理（高優先度処理）を必要とする高速装置に対し
、先取り処理中に、エラー処理を行ない、先取り処理そ
のものには無関係な主記憶アクセス等による処理時間の
増加は、その増加時間分だけ、他の高速装置から発生す
る割込が受付けられず、コマンドオーバラン、データオ
ーバランの発生頻度を増加させる要因となつている。本
実施例では、それらの改善を図るために、該例外の処理
を、低優度処理てある、前記入出力制御装置１９からの
終結命令要求割込時に行なつている。
本発明には、指令語先取り時に検出した例外情報をチャ
ネル装置に対応するワークエリアに保存するに留め、該
指令語が実行され、終結命令を入出力制御装置から要求
された時点で、前記ワークエリアから例外情報を取出し
、前記終結命令を作成することにより、指令語先取り処
理を前記例外の処理に影響されることなく速かに実行で
きるという効果がある。
ネル装置に対応するワークエリアに保存するに留め、該
指令語が実行され、終結命令を入出力制御装置から要求
された時点で、前記ワークエリアから例外情報を取出し
、前記終結命令を作成することにより、指令語先取り処
理を前記例外の処理に影響されることなく速かに実行で
きるという効果がある。
第１図は本発明の一実施例を示す図、第２図はノ指令語
の構成を示す図、第３図はチャネル装置対応に存在する
ワークエリアを示す図、第４図は例外情報を示す図、第
５図はチャネル装置対応に存在するチャネル制御テーブ
ルを示す図および第６図は入出力装置対応に存在する論
理チャネル制御タテーブルを示す図である。 第１図から第６図において、１１・・・・・・中央処理
装置、１２・・・・・・主記憶装置、１３・・・・・・
チャネル制御装置、１４・・・・・・指令語実行部、１
５・・・・・・指令語先取部、１６・・・・・・制御部
、１７・・・・・・例外検出装ク置、１８・・・・・・
チャネル装置、１９・・・・・・入出力制御装置、１Ａ
・・・・・・入出力装置、２１・・・・・・コマンド、
２２・・・・・・フラグ、２３・・・・・・バイトカウ
ント、２４・・・・・・データアドレス。
の構成を示す図、第３図はチャネル装置対応に存在する
ワークエリアを示す図、第４図は例外情報を示す図、第
５図はチャネル装置対応に存在するチャネル制御テーブ
ルを示す図および第６図は入出力装置対応に存在する論
理チャネル制御タテーブルを示す図である。 第１図から第６図において、１１・・・・・・中央処理
装置、１２・・・・・・主記憶装置、１３・・・・・・
チャネル制御装置、１４・・・・・・指令語実行部、１
５・・・・・・指令語先取部、１６・・・・・・制御部
、１７・・・・・・例外検出装ク置、１８・・・・・・
チャネル装置、１９・・・・・・入出力制御装置、１Ａ
・・・・・・入出力装置、２１・・・・・・コマンド、
２２・・・・・・フラグ、２３・・・・・・バイトカウ
ント、２４・・・・・・データアドレス。
Claims (1)
- １ 指令語を逐次実行するチャネル制御方式において、
実行すべき指令語に先行する指令語の読み出しを予め定
めた第１の優先度処理レベルで処理する指令語先取手段
と、この指令語先取手段で先取りされた指令語を実行す
る実行手段と、前記指令語先取手段による指令語の読出
しエラーを検出しエラー情報を発生するエラー検出手段
と、このエラー検出手段からの前記エラー情報を記憶す
る記憶手段と、前記エラー検出手段によるエラーが検出
された前記指令語を前記実行手段で実行するときに入出
力制御装置に前記エラーの存在を通知する伝送手段とを
具備し、前記伝送手段からの前記通知に応答した前記入
出力制御装置からの実行終結命令作成要求に対し前記実
行手段が前記第１の優先度処理レベルより低い第２の優
先度処理レベルで前記エラー情報を前記記憶手段から読
み出し実行終結命令を作成し、前記伝送手段は作成され
た実行終結命令を前記入出力制御装置に伝送するように
したことを特徴とするチャネル制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55094747A JPS6048778B2 (ja) | 1980-07-11 | 1980-07-11 | チャネル制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55094747A JPS6048778B2 (ja) | 1980-07-11 | 1980-07-11 | チャネル制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5720829A JPS5720829A (en) | 1982-02-03 |
| JPS6048778B2 true JPS6048778B2 (ja) | 1985-10-29 |
Family
ID=14118713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55094747A Expired JPS6048778B2 (ja) | 1980-07-11 | 1980-07-11 | チャネル制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048778B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414084U (ja) * | 1987-07-16 | 1989-01-24 | ||
| JPH01117274U (ja) * | 1988-01-30 | 1989-08-08 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58114114A (ja) * | 1981-12-26 | 1983-07-07 | Fujitsu Ltd | チヤネル制御装置におけるエラ−通知方式 |
-
1980
- 1980-07-11 JP JP55094747A patent/JPS6048778B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414084U (ja) * | 1987-07-16 | 1989-01-24 | ||
| JPH01117274U (ja) * | 1988-01-30 | 1989-08-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5720829A (en) | 1982-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7640375B2 (en) | DMA controller, method, information processing system, and program for transferring information blocks comprising data and descriptors | |
| JPS6048778B2 (ja) | チャネル制御方式 | |
| JPH08249269A (ja) | Ｄｍａ転送制御方法及びｄｍａ転送制御装置 | |
| JP2524620B2 (ja) | 入出力制御方法 | |
| JPS6148741B2 (ja) | ||
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPS6028023B2 (ja) | 入出力命令高速化方式 | |
| JP2502216B2 (ja) | 多重化構成ディスクに対しての書込制御方式 | |
| JPS6218932B2 (ja) | ||
| JP2614677B2 (ja) | 記憶装置への書き込み制御方式 | |
| JPS61221924A (ja) | 入出力チヤネル | |
| JPS5844253B2 (ja) | 入出力装置起動方式 | |
| JPS63132362A (ja) | コマンド動作制御方式 | |
| JPS6127791B2 (ja) | ||
| JPS6230668B2 (ja) | ||
| JPS59200325A (ja) | 割込処理方式 | |
| JPS62180448A (ja) | 入出力動作高速化方式 | |
| JPS6175942A (ja) | デイスクキヤツシユ制御方式 | |
| JPH0479022B2 (ja) | ||
| JPS61221952A (ja) | チヤネルプログラム処理方法 | |
| JPS6161432B2 (ja) | ||
| JPS63157252A (ja) | デ−タ処理装置 | |
| JPH0752422B2 (ja) | チャネル−入出力装置間の情報転送制御方式 | |
| JPS61250749A (ja) | 主記憶アクセス制御方式 | |
| JPS6212546B2 (ja) |