JPS62180448A - 入出力動作高速化方式 - Google Patents
入出力動作高速化方式Info
- Publication number
- JPS62180448A JPS62180448A JP2190786A JP2190786A JPS62180448A JP S62180448 A JPS62180448 A JP S62180448A JP 2190786 A JP2190786 A JP 2190786A JP 2190786 A JP2190786 A JP 2190786A JP S62180448 A JPS62180448 A JP S62180448A
- Authority
- JP
- Japan
- Prior art keywords
- command
- channel
- read
- input
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 238000012546 transfer Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は入出力制御システムにおいて、特に入出力動作
の高速化に関するものである。
の高速化に関するものである。
入出カシステムの高速化方式に関し、チャネルによるコ
マンドの先取りの例として特開５６−９４４２４号、
５９−１５８４２７号がある。これらの方式は、制御装
置へコマンド送出後、チャネルが制御装置のコマンド動
作と並行して行なうものであり、チャネルのＣａＷ取込
み、解析を並行処理により高速化しようとしたものであ
ったが、近年制御装置内へのマイクロプロセッサ。
マンドの先取りの例として特開５６−９４４２４号、
５９−１５８４２７号がある。これらの方式は、制御装
置へコマンド送出後、チャネルが制御装置のコマンド動
作と並行して行なうものであり、チャネルのＣａＷ取込
み、解析を並行処理により高速化しようとしたものであ
ったが、近年制御装置内へのマイクロプロセッサ。
周辺装置制御用ＬＥＬの採用が増える中でそれらのマイ
クロプログラムによる処理時間が無視できない状況にな
ってきている。
クロプログラムによる処理時間が無視できない状況にな
ってきている。
本発明の目的は入出力動作の実行時間を短縮する入出力
制御システムを提供するところにある０ 〔発明の概要〕 従来の入出力制御システムにおいて、例えばトすべきデ
ィスクアドレスを指定しコマンドテエイ７によって次に
リード／ライト系コマンドを与えて転送先メモリアドレ
ス、転送数を指定していた。
制御システムを提供するところにある０ 〔発明の概要〕 従来の入出力制御システムにおいて、例えばトすべきデ
ィスクアドレスを指定しコマンドテエイ７によって次に
リード／ライト系コマンドを与えて転送先メモリアドレ
ス、転送数を指定していた。
また最近のＬＳｉ技術の進歩、低価格およびハードウェ
アの藺素化のために、チャネル制御装置のいずれにもマ
イクロプロセッサが搭載すれ各々の動作の制御はほとん
どマイクロプロセッサにより行なうものが多くなってき
ている。
アの藺素化のために、チャネル制御装置のいずれにもマ
イクロプロセッサが搭載すれ各々の動作の制御はほとん
どマイクロプロセッサにより行なうものが多くなってき
ている。
しかしながらマイクロプロセッサ制御になるとコマンド
の受は渡し及び解析、動作終了時の終了状態の解析、終
了報告にマイクロプログラムが関与するため、処理能力
が遅くなるという欠点があった。また周辺装置用ＬＳＡ
が多く開発されるに伴い制御装置に周辺装置用Ｌ８Ｌを
搭載して周辺装置の制御を行なうものも増えてきている
。この場合、周辺装置用ＬＳＬの中にもマイクロプロセ
ッサとマイクロプログラムが格納されていることが多い
ため、１つのコマンドに対して、チャネルのマイクロプ
ログラムによる解析、制御装置マイクロプログラムによ
る解析６周辺装置用ＬＳＬ内のマイクロプログラムによ
る解析ののちに実際の入出力装置での動作が行なわれる
。また入出力ｇ＆置木本体性ａ巨は向上してきているた
め、マイクロプログラムが介在することによる処理時間
の遅れが無視できない状態になってきている。また周辺
装置用Ｌ８Ｌの機能は充実してきており１例えばディス
ク装置用ＬＳｂはリード／ライト系コマンド時にリード
ライトすべきディスクアドレス、転送カウントを与える
ことによって、自動的に目的のディスクアドレスへシー
クを実行した後、リード／ライト系コマンドを実行する
ものが一般的である。
の受は渡し及び解析、動作終了時の終了状態の解析、終
了報告にマイクロプログラムが関与するため、処理能力
が遅くなるという欠点があった。また周辺装置用ＬＳＡ
が多く開発されるに伴い制御装置に周辺装置用Ｌ８Ｌを
搭載して周辺装置の制御を行なうものも増えてきている
。この場合、周辺装置用ＬＳＬの中にもマイクロプロセ
ッサとマイクロプログラムが格納されていることが多い
ため、１つのコマンドに対して、チャネルのマイクロプ
ログラムによる解析、制御装置マイクロプログラムによ
る解析６周辺装置用ＬＳＬ内のマイクロプログラムによ
る解析ののちに実際の入出力装置での動作が行なわれる
。また入出力ｇ＆置木本体性ａ巨は向上してきているた
め、マイクロプログラムが介在することによる処理時間
の遅れが無視できない状態になってきている。また周辺
装置用Ｌ８Ｌの機能は充実してきており１例えばディス
ク装置用ＬＳｂはリード／ライト系コマンド時にリード
ライトすべきディスクアドレス、転送カウントを与える
ことによって、自動的に目的のディスクアドレスへシー
クを実行した後、リード／ライト系コマンドを実行する
ものが一般的である。
本発明はこのような状態を鑑みて、なるべくプログラム
によるオーバヘッドを減らして、入出力動作を高速化す
るために、制御系コマンドがコマンドチェーンされて発
行された場合、次のＣＣＷをチャネルが取り込みリード
／ライト系コマンドであった場合、チャネルから制御装
置に対しては制御情報性のり一ド／ライト系コマンドを
発行する機能を持つことにより、入出力動作の高速化を
行なう入出力制御７ステムを提供できる。
によるオーバヘッドを減らして、入出力動作を高速化す
るために、制御系コマンドがコマンドチェーンされて発
行された場合、次のＣＣＷをチャネルが取り込みリード
／ライト系コマンドであった場合、チャネルから制御装
置に対しては制御情報性のり一ド／ライト系コマンドを
発行する機能を持つことにより、入出力動作の高速化を
行なう入出力制御７ステムを提供できる。
第１図に本発明の一実施例であるディスク制御機構の構
成を示す。チャネル１はチャネル制御用マイクロプロセ
ッサ１１を有し１図示されていないＣＰＵからの起動命
令により、第２図で示されだＣＣＷを取り込み、コマン
ドの内容に従って制御装置、ＣＰＵ間のデータの授受制
御を行なう。制御装置２は制御装置制御用マイクロプロ
セッサ１２及びディスク制御用ＬＳＬ１３を有しチャネ
ル１からのコマンドに従って、チャネル１．ディスク装
置３０間のデータの授受制御を行なう。
成を示す。チャネル１はチャネル制御用マイクロプロセ
ッサ１１を有し１図示されていないＣＰＵからの起動命
令により、第２図で示されだＣＣＷを取り込み、コマン
ドの内容に従って制御装置、ＣＰＵ間のデータの授受制
御を行なう。制御装置２は制御装置制御用マイクロプロ
セッサ１２及びディスク制御用ＬＳＬ１３を有しチャネ
ル１からのコマンドに従って、チャネル１．ディスク装
置３０間のデータの授受制御を行なう。
ここで第２図に示すＣＣＷ群が与えられた場合の動作に
ついて述べる。従来例での制御手順は第６図に示すよう
に、ＣＰＴＴからの起動によってチャネルが先頭のＣＣ
Ｗを取り込みＣａＷの解析を行なって制御装置へアーク
コマンドを送出する。制御装置はコマンドの解析を行な
いシーク制御情報（ディスクアドレス）に基いてＤＫ制
御用ＬＳＡにシークコマンド、ディスクアドレスを与え
る。ディスク制御用Ｌ８Ｌはコマンドの解析を行ってデ
ィスク装置へ７−り動作を実施させる。その後ディスク
装置の状態を監視してシーク動作が終了した時点で終了
ステータスのチェックを行ない、制御装置用マイクロプ
ロセッサに対して終了報告を行なう。制御装置用マイク
ロプロセッサはＤ Ｋ ＣＬ ８ Ｌからの終了報告に
よりチャネルに対して終了報告を行なう。チャネルは制
御装置からの終了によって次のＣＣＷを取込み解析して
、リード／ライトコマンドを制御装置へ送出する。制御
装置はコマンドを解析し、直前に発行されたシークコマ
ンドのディスクアドレスを付加してディスク制御用ＬＳ
ｊにリード／ライトコマンドを発行する。ディスク制御
用ＬＳ、Ｌはコマンドを解析してリード／ライトコマン
ドであると目的ディスクアドレスヘシークを行なってリ
ード／ライト動作を行なう。リード／ライト動作が終了
した時点でディスク制御用ＬＳｊが終了ステータスを解
析し制御装置へ報告する。制御装置は終了ステータスを
解析し、チャネルへ終了報告を行なう。チャネルは終了
ステータスを解析してＣＰＵへ終了割込を行なう。この
例の場き、ＣＣＷ、コマンドの解析処理及び終了ステー
タスの解析処理が合計１２回にもなる。
ついて述べる。従来例での制御手順は第６図に示すよう
に、ＣＰＴＴからの起動によってチャネルが先頭のＣＣ
Ｗを取り込みＣａＷの解析を行なって制御装置へアーク
コマンドを送出する。制御装置はコマンドの解析を行な
いシーク制御情報（ディスクアドレス）に基いてＤＫ制
御用ＬＳＡにシークコマンド、ディスクアドレスを与え
る。ディスク制御用Ｌ８Ｌはコマンドの解析を行ってデ
ィスク装置へ７−り動作を実施させる。その後ディスク
装置の状態を監視してシーク動作が終了した時点で終了
ステータスのチェックを行ない、制御装置用マイクロプ
ロセッサに対して終了報告を行なう。制御装置用マイク
ロプロセッサはＤ Ｋ ＣＬ ８ Ｌからの終了報告に
よりチャネルに対して終了報告を行なう。チャネルは制
御装置からの終了によって次のＣＣＷを取込み解析して
、リード／ライトコマンドを制御装置へ送出する。制御
装置はコマンドを解析し、直前に発行されたシークコマ
ンドのディスクアドレスを付加してディスク制御用ＬＳ
ｊにリード／ライトコマンドを発行する。ディスク制御
用ＬＳ、Ｌはコマンドを解析してリード／ライトコマン
ドであると目的ディスクアドレスヘシークを行なってリ
ード／ライト動作を行なう。リード／ライト動作が終了
した時点でディスク制御用ＬＳｊが終了ステータスを解
析し制御装置へ報告する。制御装置は終了ステータスを
解析し、チャネルへ終了報告を行なう。チャネルは終了
ステータスを解析してＣＰＵへ終了割込を行なう。この
例の場き、ＣＣＷ、コマンドの解析処理及び終了ステー
タスの解析処理が合計１２回にもなる。
これに対し本発明の実施例である第４図に示す処理では
％ ＣＰＵからの起動に対してチャネルがＣＣＶを取ゆ
込みアークコマンドであってなおかつコマンドチェーン
が指定されていた場合、次のＣＣＷを収り込み解析を行
なって制御装置にはシークコマンドを発行しなくて、直
接リード／ライトコマンドとディスクアドレスを与える
。ディスクアドレスを与える方法には、今までのインタ
フェースとは別にディスクアドレスを与えるデータ線を
追加してもよいし、コマンドを与えるデータ線を共用し
てコマンド。
％ ＣＰＵからの起動に対してチャネルがＣＣＶを取ゆ
込みアークコマンドであってなおかつコマンドチェーン
が指定されていた場合、次のＣＣＷを収り込み解析を行
なって制御装置にはシークコマンドを発行しなくて、直
接リード／ライトコマンドとディスクアドレスを与える
。ディスクアドレスを与える方法には、今までのインタ
フェースとは別にディスクアドレスを与えるデータ線を
追加してもよいし、コマンドを与えるデータ線を共用し
てコマンド。
ディスクアドレスを何回かに分けて与える等の方法が考
えられる。いずれかの方法によす、リード／ライトコマ
ンドとディスクアドレスと受けとった制御装置はコマン
ドを解析し、ディスク制御用ＬＳＡにリード／ライトコ
マンドとディスクアドレスを与える。ディスク制御用Ｌ
ＳＬはコマンド解析をした後、シーク動作を実行後、リ
ード／ライト動作が終了するとディスク制御用Ｌ Ｓ
Ｌは終了ステータスを解析し制御装置へ終了報告する。
えられる。いずれかの方法によす、リード／ライトコマ
ンドとディスクアドレスと受けとった制御装置はコマン
ドを解析し、ディスク制御用ＬＳＡにリード／ライトコ
マンドとディスクアドレスを与える。ディスク制御用Ｌ
ＳＬはコマンド解析をした後、シーク動作を実行後、リ
ード／ライト動作が終了するとディスク制御用Ｌ Ｓ
Ｌは終了ステータスを解析し制御装置へ終了報告する。
制御装置は終了ステータスを解析し５チヤネルに対し終
了報告する。チャネルは終了ステータスを解析しＣＰＨ
に対し終了割込を行なう。
了報告する。チャネルは終了ステータスを解析しＣＰＨ
に対し終了割込を行なう。
この実施例の場合、ＣＣＷ、コマンドの解析終了ステー
タスの解析が合計７回ですみ、従来例の１２回に比べ約
半分になっている。
タスの解析が合計７回ですみ、従来例の１２回に比べ約
半分になっている。
各々の処理に実行ステップとして１００ステツプ要した
とし、１ステツプの実行時間が１．５μｓと仮定すると
、従来例で１ 、８ｍ５ｅｃ本発明の方式で１．ｏｓｍ
ｓｅｃ要す。ディスクの入出力動作時間は、ディスクの
回転待時間＋ディスクのデータ転送時間＋チャネル、制
御装置のマイクロプロセッサの処理時間であるが１回転
待時間を８．５ｍ５ｅｃとし、データ転送時間を０．５
ｍ５ｅｃ （ＩＭＢｔｅ／Ｓｅｃで５１２ Ｂｙｔｅ転
送）とすると、従来例の入出力動作時間は１０．８ｍ５
ｅｃ要したものが、本発明の方式では１０．０５ｍ８ｅ
ｃとなり約７％処理能力が向上する。またディスク制御
用Ｌ Ｓ Ｌはシークコマンドが与えられた場合その終
了を一定時間（約４ｍ５ｅｃ ）毎にステータスを見る
ことによって行なうものがある。この場合平均的には約
２ｍ５ｅｃの処理時間が必要となり、このような７ステ
ムにおいては約２０チも処理能力が向上する。
とし、１ステツプの実行時間が１．５μｓと仮定すると
、従来例で１ 、８ｍ５ｅｃ本発明の方式で１．ｏｓｍ
ｓｅｃ要す。ディスクの入出力動作時間は、ディスクの
回転待時間＋ディスクのデータ転送時間＋チャネル、制
御装置のマイクロプロセッサの処理時間であるが１回転
待時間を８．５ｍ５ｅｃとし、データ転送時間を０．５
ｍ５ｅｃ （ＩＭＢｔｅ／Ｓｅｃで５１２ Ｂｙｔｅ転
送）とすると、従来例の入出力動作時間は１０．８ｍ５
ｅｃ要したものが、本発明の方式では１０．０５ｍ８ｅ
ｃとなり約７％処理能力が向上する。またディスク制御
用Ｌ Ｓ Ｌはシークコマンドが与えられた場合その終
了を一定時間（約４ｍ５ｅｃ ）毎にステータスを見る
ことによって行なうものがある。この場合平均的には約
２ｍ５ｅｃの処理時間が必要となり、このような７ステ
ムにおいては約２０チも処理能力が向上する。
このため本発明により、従来のＣＰＵ、チャネル間イン
タフェースを変更することなしに、入出力動作を高速化
した入出力制御システムを提供でざる。
タフェースを変更することなしに、入出力動作を高速化
した入出力制御システムを提供でざる。
第１図は本発明の一実施例の入出力制御システムの構成
図、第２図は本発明の適用されるチャネル命令語（ＣＣ
Ｗ）の説明図、第３図は従来のディスク制御方式の説明
図、第４図は本発明の実施例を示す説明図である。 １・・・チャネル ２・・・制御装置３・・
・ディスク装置。 代理人弁理士 小 川 勝 男゛− 躬１図 馬２０ 第 ３０ ＣＰＵ ’ｒＪＩし 帛−＋ｗａｉ
ＤＫＣＬＳｊ−ラ％ス’）’？’＜Ｌｌｒ
ＩＪｉとし
図、第２図は本発明の適用されるチャネル命令語（ＣＣ
Ｗ）の説明図、第３図は従来のディスク制御方式の説明
図、第４図は本発明の実施例を示す説明図である。 １・・・チャネル ２・・・制御装置３・・
・ディスク装置。 代理人弁理士 小 川 勝 男゛− 躬１図 馬２０ 第 ３０ ＣＰＵ ’ｒＪＩし 帛−＋ｗａｉ
ＤＫＣＬＳｊ−ラ％ス’）’？’＜Ｌｌｒ
ＩＪｉとし
Claims (1)
- 【特許請求の範囲】 上位処理装置とチャネルと制御装置及び入 出力装置からなる入出力制御システムにおいて、リード
／ライト（制御系コマンドとデータ入出力）系コマンド
が、上位処理装置よりチャネルに対しコマンドチェーン
指定された場合、チャネルから制御装置に対しては、通
常リード／ライト系コマンドに先だつて発行される制御
系コマンドの制御情報をリード／ライト系コマンドで一
括して転送する機能を付加することにより、リード／ラ
イト系コマンドだけの発行で済むようにしたことを特徴
とする入出力動作高速化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2190786A JPS62180448A (ja) | 1986-02-05 | 1986-02-05 | 入出力動作高速化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2190786A JPS62180448A (ja) | 1986-02-05 | 1986-02-05 | 入出力動作高速化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62180448A true JPS62180448A (ja) | 1987-08-07 |
Family
ID=12068167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2190786A Pending JPS62180448A (ja) | 1986-02-05 | 1986-02-05 | 入出力動作高速化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62180448A (ja) |
-
1986
- 1986-02-05 JP JP2190786A patent/JPS62180448A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5388219A (en) | Efficient channel and control unit for host computer | |
| JPS6258341A (ja) | 入出力割込処理方式 | |
| US5905912A (en) | System for implementing peripheral device bus mastering in a computer using a list processor for asserting and receiving control signals external to the DMA controller | |
| JP3417463B2 (ja) | 割り込み要求を処理する方法及びシステム | |
| US6012104A (en) | Method and apparatus for dynamic extension of channel programs | |
| JPS62180448A (ja) | 入出力動作高速化方式 | |
| US5023774A (en) | Data I/O transaction method and system | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JP2697254B2 (ja) | リアルタイム処理装置 | |
| JP2523167B2 (ja) | コマンドチェイン制御装置 | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| JPS6048778B2 (ja) | チャネル制御方式 | |
| JPS6212555B2 (ja) | ||
| JP2606898B2 (ja) | ファイルチャネル制御装置 | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JP2785855B2 (ja) | 情報処理装置 | |
| CN115480703A (zh) | 一种kmdf框架下读取usb数据到磁盘的方法及系统 | |
| JPS6019815B2 (ja) | 転送制御方式 | |
| JPS5942331B2 (ja) | プロセツサソウチノセイギヨホウシキ | |
| JPS59180755A (ja) | トレ−ス方式 | |
| JPS6028023B2 (ja) | 入出力命令高速化方式 | |
| JPS61147337A (ja) | マイクロプログラム制御方式 | |
| JPH0619827A (ja) | 周辺制御装置 | |
| JPH0561610A (ja) | 割り込み磁気デイスク装置選択方法 | |
| JPH0424733B2 (ja) |