JP2606898B2 - ファイルチャネル制御装置 - Google Patents

ファイルチャネル制御装置

Info

Publication number
JP2606898B2
JP2606898B2 JP63217593A JP21759388A JP2606898B2 JP 2606898 B2 JP2606898 B2 JP 2606898B2 JP 63217593 A JP63217593 A JP 63217593A JP 21759388 A JP21759388 A JP 21759388A JP 2606898 B2 JP2606898 B2 JP 2606898B2
Authority
JP
Japan
Prior art keywords
phase
command
system processor
macro
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63217593A
Other languages
English (en)
Other versions
JPH0266660A (ja
Inventor
仁成 小椋
憲一 阿保
亘 菊池
達也 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63217593A priority Critical patent/JP2606898B2/ja
Publication of JPH0266660A publication Critical patent/JPH0266660A/ja
Application granted granted Critical
Publication of JP2606898B2 publication Critical patent/JP2606898B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概要〕 計算機の小型コンピュータシステムインタフェースを
採用したファイルチャネルを制御するファイルチャネル
制御方式に関し、 全チャネル制御用のシステムプロセッサの負荷を大幅
に軽減可能とすることを目的とし、 システムプロセッサから発行された複数種類のマクロ
コマンドに基づき、接続されたファイルを制御するファ
イルチャネル制御装置において、前記複数種類のマクロ
コマンドは、夫々単一のマクロコマンドで複数のフェー
ズ実行が可能であり、前記システムプロセッサから発行
されたマクロコマンドを解析する手段と、解析されたマ
クロコマンドに基づき、前記ファイルとの間で各マクロ
コマンドに対応するフェーズを実行し、少なくとも前記
ファイルに関するメッセージが入力されるメッセージ・
インのフェーズを実行するマクロコマンド又は強制停止
コマンドのフェーズを実行するマクロコマンドの実行後
にのみ前記システムプロセッサに対して割り込みを発生
する手段とを備えるように構成する。
〔産業上の利用分野〕
本発明はファイルチャネル制御装置、特に計算機の小
型コンピュータシステムインタフェースを採用したファ
イルチャネルを制御するファイルチャネル制御装置に関
する。
〔従来の技術〕
第4図は、一般的な計算機の一例を示す。同図中、50
はシステムストレージ、51はシステムプロセッサ、52は
着接メモリ・アクセス・コントローラ(DMAC)、53はフ
ァイルチャネル、54は通信チャネル、55はワークステー
ションチャネル、56はディスク、57は表示装置、58は入
出力バス、59はメインバス、60はDMAバス、61は小型コ
ンピュータシステムインターフェース(SCSI)である。
システムプロセッサ51は、入出力バス58に接続された全
てのチャネル53〜55を制御する。
ファイルチャネル53は、例えば第5図に示す構成を有
する。同図中、70は入出力バスコントローラ、71はファ
イルチャネルコントローラ、72はDMAコントローラ、73
はSCSIコントローラである。従来ファイルチャネルコン
トローラ71は、ワイアード・ロジックで構成されており
プロセッシング能力は持っていなかった。このため、シ
ステムプロセッサ51が直接ファイルチャネル53内のファ
イルチャネルコントローラ71を制御しており、システム
プロセッサ51の負荷が大きく他のチャネルの制御が遅く
なるという問題が生じていた。
そこで、この問題を解決するべくファイルチャネルコ
ントローラ71をシーケンサ(又はプロセッサ)で構成し
て、マイクロプログラムによる制御でインテリジェント
化することが考えられた。この場合、インテリジェント
化されたシーケンサにSCSIコントローラ73の制御の大部
分を肩代わりさせることにより、システムプロセッサ51
の負荷を軽減できる。この制御方法の動作概要を説明す
ると、先ずシステムプロセッサ51がシーケンサに対して
大まかな動作を指示するマクロコマンドを発行する。次
に、シーケンサがシステムプロセッサ51から発行された
マクロコマンドを解析し、このマクロコマンドに従って
SCSIコントローラ73の細やかな制御を行なう。更に、シ
ステムプロセッサ51から発行されたマクロコマンドの実
行が終了するとシステムプロセッサ51に対して割込みを
発生してマクロコマンドの実行終了を通知する。つま
り、マクロコマンドの発行で動作が開始し、割込みによ
り動作が終了する。
ファイルチャネル53がイニシェータ、ディスク56がタ
ーゲットであり、ディスク56からデータを読み込む場合
の一連の動作を第6図に示す。同図中、ARB.SELはアー
ビトレーション・アンド・セレクション、MSG−OUTはメ
ッセージ・アウト、COMMANDはコマンド、DATA−INはデ
ータ・イン、STATUSはステータス、MSG−INはメッセー
ジ・インのフェーズを示す。ARB,SELのフェーズでは、
バス獲得を行なって必要なリンクを形成する。MSG−OUT
のフェーズでは、システムプロセッサ51側からディスク
56に対して例えば装置識別番号等を出力する。COMMAND
のフェーズでは、ヘッドの移動等のディスク56に対する
細かい指示が出力される。DATA−INのフェーズでは、デ
ィスク56からみ込むデータが入力される。STATUSのフェ
ーズでは、データ転送後にエラーが発生している場合に
これを示すステータス情報等がディスク56側から入力さ
れる。MSG−INのフェーズでは、直前のSTATUSのフェー
ズでのステータス情報が有効か無効かを示すメッセージ
等が出力される。
第6図に示す如く、従来は各フエーズの切れ目でシス
テムプロセッサ51に対して割込みを発生してシステムプ
ロセッサ51に次フェーズを実行するためのマクロコマン
ドを発行せしめる構成となっていた。第7図の場合、一
連の動作でシステムプロセッサ51に対して6回の割込み
が発生する。
〔発明が解決しようとする課題〕
従って、従来は各フェーズの切れ目でシステムプロセ
ッサに対して割込みを発生しているので、システムプロ
セッサは割込みが発生する毎に他の処理を中断して割込
み処理を行なわなければならず、ファイルチャネルコン
トローラをシーケンサで構成してインテリジェント化し
たにもかかわらず、頻度の高い割込みによりシステムプ
ロセッサの負荷があまり軽減されずに大きいという問題
が生じていた。
本発明は、全チャネル制御用のシステムプロセッサの
負荷を大幅に軽減可能とすることのできるファイルチャ
ネル制御装置を提供することを目的とする。
〔課題を解決するための手段〕
第1図は、本発明の原理説明図である。ファイルチャ
ネル制御方式が適用される計算機は、システムプロセッ
サ1と、シーケンサ2を有し小型コンピュータシステム
インターフェース(SCSI)3を採用してファイル4に接
続されたファイルチャネル5とを備えている。シーケン
サ2は、システムプロセッサ1から発行されたマクロコ
マンドを解析してこのマクロコマンドに従ってSCSI3を
制御する。
〔作用〕
単一マクロコマンドSCSI3上での複数のフェーズ実行
を可能とするマクロコマンドは、複数種類用意される。
シーケンサ2は、システムプロセッサ1から発行された
マクロコマンドを解析する手段と、解析されたマクロコ
マンドに基づき、ファイル4との間で各マクロコマンド
に対応するフェーズを実行し、少なくともファイル4に
関するメッセージが入力されるメッセージ・インのフェ
ーズを実行するマクロコマンド又は強制停止コマンドの
フェーズを実行するマクロコマンドの実行後にのみシス
テムプロセッサ1に対して割り込みを発生する手段とを
有する。
従って、システムプロセッサに対する割込み発生の頻
度が低くなるので、システムプロセッサの負荷を大幅に
軽減できる。
〔実施例〕
第2図は、本発明装置の一実施例を適用し得る計算機
の要部を示す。同図中、11はシステムプロセッサ、12は
DMAC、13はファイルチャネル、14は入出力バス、15はDM
Aバス、16はSCSI、17はディスクである。第4図に示し
た如きシステムストレージやその他のチャネルの図示は
省略してある。ファイルチャネル13は、入出力バス制御
部21と、シーケンサ部22と、DMAコントローラ23と、パ
ラメータ用バッファ24と、SCSIコントローラ25とからな
る。又、シーケンサ部22は、コマンドレジスタ31と、コ
マンド解析部32と、制御信号生成部33と、バッファ制御
部34とからなる。
SCSI16上で発生し得るフェーズのシーケンスは、分類
すると第3図に示す7つのパターン〜に分けられ
る。同図中、第6図と同じフェーズは同じ記号で示す。
DATA−OUTはデータ・アウトのフェーズを示し、このフ
ェーズではディスク17に書き込むデータがディスク17へ
出力される。ARB,RESELはアービトレーション・アンド
・リセクションのフェーズを示し、このフェーズでは必
要なリンクの再結合が行なわれる。NEXT PHASEは、そ
のフェーズがどのフェーズであっても良いことを示す。
SCSI16上で発生するフェーズのうち、ARB.SEL.MSG−O
UT,COMMAND,TATA−IN/OUTの各フェーズは、必要となる
パラメータをマクロコマンドの発行前にシステムプロセ
ッサ11からシーケンサ部22又はSCSIコントローラ25に通
知しておけば、これらのフェーズの間は割込みを発生し
てシステムプロセッサ11の介入を要請する必要がない。
他方、STATUS及びMSG−INのフェーズではシステムコン
トローラ11の介入が必要であり、これら各フェーズの終
了時にシステムコントローラ11に対して割込みを発生す
る必要がある。しかし、STATUSのフェーズで受け取るス
テータス情報は、その直後のMSG−INのフェーズで有効
か無効かを判別できる。
そこで、STATUSのフェーズの終了時には割込みを発生
せずにステータス情報を保持しておき、その直後のMSG
−INのフェーズでのデータと共にステータス情報をシス
テムプロセッサ11に転送すれば良い。従って、MSG−IN
のフェーズで必要なデータを受け取った時点でSCSI16上
は結合したままでシステムプロセッサ11に対して割込み
を発生する。全マクロコマンドの終了時には、強制停止
コマンドでシステムプロセッサ11に対して割込みを発生
する。
つまり、本実施例では、単一マクロコマンドでSCSI16
上複数のフェーズ実行を可能とするマクロコマンドを下
記の4種類用意する。
(1) ASMO:ARB.SEL及びMSG−OUTのフェーズを実行す
るコマンド。
(2) CMD:COMMANDのフェーズを実行するコマンド。
(3) UMI:MSG−INのフェーズまで実行するコマン
ド。
(4) STP:強制停止コマンド。
システムプロセッサ11は、必要となるパラメータを発
生してファイルチャネル13内のパラメータ用バッファ24
に格納した後、割込みを発生するまでの一連のフェーズ
シーケンスを実行するためのマクロコマンド列をシーケ
ンサ部22内のコマンドレジスタ31に書き込む。マクロコ
マンドはシーケンサ22内のコマンド解析部32で解析さ
れ、ASMO→CMD→UMIの順にマクロコマンドを実行し、UM
Iのコマンドの実行が終了したらシステムプロセッサ11
に対して割込みを発生する。第3図に示すパターンの
フェーズシーケンスの場合、例えば5つのフェーズが発
生するが、システムプロセッサ11に対して割込みを発生
するのは1回のみである。この様に、システムプロセッ
サ11に対して割込みを発生するのはUMI及びSTPのコマン
ドの実行後のみであるので、割込み発生の頻度を低減で
きる。
次に、第3図に示すパターンのフェーズシーケンス
を実行する場合を例に取って第2図のブロックの動作説
明をする。
先ず、システムプロセッサ11は、入出力バス14及び入
出力バス制御部21を介してディスク17に対するコマンド
であるコマンド・ディスクリプタ・ブロック等のパラメ
ータをパラメータ用バッファ24に格納する。対に、シス
テムプロセッサ11は、実行するべき一連のマクロコマン
ド列ASMO→CMD→UMI→STPを用意し、この一連のコマン
ド列を入出力バス14及び入出力バス制御部21を介してシ
ーケンサ部22内のコマンドレジスタ31に格納する。
シーケンス部22は、コマンド解析部32でコマンドレジ
スタ31内の内容を解析し、制御信号生成部33で各種制御
信号を生成する。又、バッファ制御部34は、制御信号生
成部33からのパラーメータ転送信号に基づきパラメータ
用バッファ24に対してパラメータ転送指示を行なう。
パラメータ用バッファ24は、パラメータ転送指示に従
ってSCSIコントローラ25にパラメータを転送する。SCSI
コントローラ25は、シーケンサ部22内の制御信号生成部
33からのARB.SEL,MSG−OUT及びCOMMANDのフェーズの実
行指示を受け取り、SCSI16を介してディスク17との間で
各フェーズを実行する。即ち、前記ASMO及びCMDのコマ
ンドが実行される。
次に、SCSIコントローラ25は、UMIのコマンドを実行
する。SCSI16上で例えばDATA−INのフェーズが発生する
と、SCSIコントローラ25はシーケンサ部22内の制御信号
生成部33に対してDATA−INのフェーズが発生したことを
通知する。制御信号生成部33は、DMAコントローラ23に
対してリード動作を行なうように指示する。DMAコント
ローラ23は、SCSIコントローラ25からデータを受け取
り、順次DMAバス15を介してDMAC12にデータを転送す
る。
DATA−INのフェーズが終了すると、STATUSのフェーズ
が発生し、SCSIコントローラ25はSTATUSのフェーズが発
生したことをシーケンサ部22内の制御信号生成部33に通
知する。制御信号生成部33は、バッファ制御部34を介し
てパラメータ用バッファ24に対してステータスのパラメ
ータを受け取るように指示し、ステータスのパラメータ
がSCSIコントローラ25からパラメータ用バッファ24に転
送される。
次に、MSG−INのフェーズが発生すると、SCSIコント
ローラ25はシーケンサ部22内の制御信号生成部33に対し
てMSG−INのフェーズが発生したことを通知する。制御
信号生成部33は、バッファ制御部34を介してパラメータ
用バッファ24に対してメッセージのパラメータを受け取
るように指示し、メッセージのパラメータがSCSIコント
ローラ25からパラメータ用バッファ24に転送される。
シーケンサ部22内の制御信号生成部33は、パラメータ
用バッファ24に格納されているステータス及びメッセー
ジのパラメータを入出力バス制御部21及び入出力バス14
を介してシステムプロセッサ11に転送するように入出力
バス制御部21に対して指示をする。これにより、システ
ムプロセッサ11はステータス及びメッセージのパラメー
タを一度に受け取る。この様にしてUMIのコマンドが終
了すると、制御信号生成部33はシステムプロセッサ11に
対して割込みを発生するように入出力バス制御部21に対
して指示をする。
なお、第2図ではディスク17しか図示されていない
が、ファイルチャネル13に複数のディスクあるいは複数
の磁気テープ装置を接続しても良いことは言うまでもな
い。又、パラメータ用バッファ24は、メモリやレジスタ
で構成しても良い。
下記の表は、第3図に示したフェーズシーケンスの場
合にシステムプロセッサに対して発生する割込みの回数
を従来例と本実施例とで比較して示す。この表より明ら
かな如く、本実施例ではシステムプロセッサに対する割
込み回数が従来例に比べて半分以下となる。
以上本発明を実施例により説明したが、本発明は本発
明の主旨に従い種々の変形が可能であり、本発明からこ
れらを排除するものではない。
〔発明の効果〕
本発明によれば、単一のマクロコマンドでSCSIインタ
フェース上複数のフェーズ実行を可能とするマクロコマ
ンドを複数種類用意し、シーケンサはこれら複数種類の
うち所定の2種類のマクロコマンドの実行後にのみシス
テムプロセッサに対して割込みを発生するので、従来に
比べてシステムプロセッサに対する割込み回数が低減さ
れ、システムプロセッサの負荷が大幅に軽減され、実用
的には極めて有用である。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図は本発明装置の一実施例を適用し得る計算機の要
部を示すブロック図、 第3図はSCSI上に発生し得るフェーズパターンを示す
図、 第4図は一般的な計算機の一例を示すブロック図、 第5図は第4図中のファイルチャネル部分の構成を示す
ブロック図、 第6図はディスクからデータを読み込む場合の一連の動
作を示す図である。 第1図〜第3図において、 1,11はシステムプロセッサ、 2はシーケンサ、 3は小型コンピュータシステムインタフェース、 4はファイル、 11はシステムプロセッサ、 12はDMAC、 13はファイルチャネル、 14は入出力バス、 15はDMAバス、 16はSCSI、 17はディスク、 21は入出力バス制御部、 22はシーケンサ部、 23はDMAコントローラ、 24はパラメータ用バッファ、 25はSCSIコントローラ、 31はコマンドレジスタ、 32はコマンド解析部、 33は制御信号生成部、 34はバッファ制御部 を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 達也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭63−78257(JP,A) 特開 昭62−180448(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】システムプロセッサから発行された複数種
    類のマクロコマンドに基づき、接続されたファイルを制
    御するファイルチャネル制御装置において、 前記複数種類のマクロコマンドは、夫々単一のマクロコ
    マンドで複数のフェーズ実行が可能であり、 前記システムプロセッサから発行されたマクロコマンド
    を解析する手段と、 解析されたマクロコマンドに基づき、前記ファイルとの
    間で各クロコマンドに対応するフェーズを実行し、少な
    くとも前記ファイルに関するメッセージが入力されるメ
    ッセージ・インのフェーズを実行するマクロコマンド又
    は強制停止コマンドのフェーズを実行するマクロコマン
    ドの実行後にのみ前記システムプロセッサに対して割り
    込みを発生する手段とを備えた、ファイルチャネル制御
    装置。
  2. 【請求項2】前記複数種類のマクロコマンドは、前記メ
    ッセージ・インのフェーズを実行するマクロコマンド及
    び前記強制停止コマンドのフェーズを実行するマクロコ
    マンドの他に、バス獲得を行うアービトレーション・ア
    ンド・セクションのフェーズを実行するマクロコマンド
    及びメッセージが出力されるメッセージ・アウトのフェ
    ーズを実行するマクロコマンドを含む、請求項1記載の
    ファイルチャネル制御装置。
JP63217593A 1988-08-31 1988-08-31 ファイルチャネル制御装置 Expired - Lifetime JP2606898B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63217593A JP2606898B2 (ja) 1988-08-31 1988-08-31 ファイルチャネル制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63217593A JP2606898B2 (ja) 1988-08-31 1988-08-31 ファイルチャネル制御装置

Publications (2)

Publication Number Publication Date
JPH0266660A JPH0266660A (ja) 1990-03-06
JP2606898B2 true JP2606898B2 (ja) 1997-05-07

Family

ID=16706727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63217593A Expired - Lifetime JP2606898B2 (ja) 1988-08-31 1988-08-31 ファイルチャネル制御装置

Country Status (1)

Country Link
JP (1) JP2606898B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378257A (ja) * 1986-09-20 1988-04-08 Pfu Ltd 入出力制御装置

Also Published As

Publication number Publication date
JPH0266660A (ja) 1990-03-06

Similar Documents

Publication Publication Date Title
JPS6258341A (ja) 入出力割込処理方式
JP2606898B2 (ja) ファイルチャネル制御装置
JPS63158657A (ja) コ・プロセツサ制御方式
US5636188A (en) Data transmission circuit for disk storage apparatus
JP2000010910A (ja) データ転送制御装置およびデータ転送制御方法ならびに記録媒体
JP3702161B2 (ja) 制御システム及び制御装置並びにモニタ装置
JP2954006B2 (ja) エミュレーション装置およびエミュレーション方法
JPH0830481A (ja) 競合動作試験方式
JPH02730B2 (ja)
JPH0612365A (ja) Dma制御方式
JP2524620B2 (ja) 入出力制御方法
JPH0820934B2 (ja) ディスクキャッシュ制御方式
JPH07129419A (ja) 仮想計算機システム
JPS62180448A (ja) 入出力動作高速化方式
JPH0418658A (ja) 機能分散型計算機システム
JPH0432952A (ja) 割込み制御装置
JPS6217776B2 (ja)
JPH0375832A (ja) 仮想計算機制御方式
JPS59121421A (ja) バルク制御方式
JPS59168558A (ja) アドレスモ−ド変換方式
JPS62205581A (ja) デイスク制御方式
JPH04124718A (ja) ディスク制御装置
JPH04169953A (ja) コンピュータシステム
JPS6239790B2 (ja)
JPH04268652A (ja) ファイル装置