JPH0375909B2 - - Google Patents

Info

Publication number
JPH0375909B2
JPH0375909B2 JP60109535A JP10953585A JPH0375909B2 JP H0375909 B2 JPH0375909 B2 JP H0375909B2 JP 60109535 A JP60109535 A JP 60109535A JP 10953585 A JP10953585 A JP 10953585A JP H0375909 B2 JPH0375909 B2 JP H0375909B2
Authority
JP
Japan
Prior art keywords
error
channel
command
microprogram
aerr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60109535A
Other languages
English (en)
Other versions
JPS61267152A (ja
Inventor
Kazuyoshi Wakatsuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP60109535A priority Critical patent/JPS61267152A/ja
Publication of JPS61267152A publication Critical patent/JPS61267152A/ja
Publication of JPH0375909B2 publication Critical patent/JPH0375909B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔目次〕 概 要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作 用 実施例 発明の効果 〔概要〕 プロセツサ(MPU)が実行するマイクロプロ
グラムによつて制御されるチヤネル(CH)にお
いて、ハードウエアが検出したエラーと、上記マ
イクロプログラムが検出したエラービツトとの論
理和出力によつて、ステータスレジスタ(AST)
の特定ビツトにチヤネルエラー(AERR)とし
て表示し、上記マイクロプログラムが起動された
時に、該チヤネルエラー(AERR)が‘1'である
と、該チヤネル(CH)内のワークメモリに保持
されているエラー原因を、コントロールレジスタ
に表示し、該チヤネル(CH)を制御する中央処
理装置(CPU)において実行される入出力処理
プログラムが起動された時、上記チヤネルエラー
(AERR)が‘1'であると、NOPコマンドを発行
して、正常に終了した時には、ソフトウエアエラ
ーとして、上記コントロールレジスタの内容をロ
ギングし、該NOPコマンドが正常に終了しなく
てもタイムアウトになつた時にはハードウエアエ
ラーと認識するようにしたものである。
〔産業上の利用分野〕
本発明は、プロセツサ(MPU)が実行するマ
イクロプログラムによつて制御されるチヤネル
(CH)において、該マイクロプログラムが検出
したエラー原因と、ハードウエアが検出したエラ
ー原因を区別して表示する方式に関する。
最近の半導体技術の著しい進歩に伴つて、計算
機システムを構成する論理回路の高集積化が行わ
れているが、該論理回路の高速化が要求される場
合には、高集積化された論理素子からの発熱量が
大きくなる為、該集積度に限界があり、余り集積
度を高くすることができないのが現状である。
一方、計算機システムのオンライン化に伴い、
各論理回路に対する信頼度の向上が要求されるに
つれ、障害が発生した時の原因の表示手段も益々
詳細化される動向にある。
こうした事情から、入出力装置(I/O)と主
記憶装置(MM)との間でデータ転送制御を行う
チヤネル(CH)におけるエラー原因表示方式に
おいても、できる限りハードウエアを増加させな
いで、エラー原因を詳細に表示できる方法が待た
れていた。
〔従来の技術〕
プロセツサ、例えばマイクロプロセツサを用い
たチヤネル(CH)において、マイクロプログラ
ムが検出したエラー原因と、ハードウエアで検出
したエラー原因を表示する場合、従来は、 該チヤネル(CH)が持つているチヤネル制
御レジスタの内のステータスレジスタ(AST)
(コマンド終了情報用レジスタ)に、各々のエ
ラーに対応したビツトを設けるか、 又は代表のエラー表示ビツトのみをステータ
スレジスタに設け、その詳細については該ステ
ータスレジスタとは別の表示用ビツトを設けて
表示していた。
第4図は、従来のエラー原因表示方式の一例を
示した図で、チヤネル(CH)のステータスレジ
スタ(AST)に、マイクロプログラムが検出し
たエラーと、ハードウエアエラーとを区別して表
示し、マイクロプログラムエラーの詳細を、エラ
ー原因表示用レジスタに設けた例で、上記従来例
との混合形式の例を示したものである。
上記の表示方法において、エラーの詳細表示を
マイクロプログラムエラーに限定しているのは、
一般に、ハードウエアエラーは種類が少ないのに
反して、診断プログラム等のソフトウエアが検出
するエラーは種類が多いことによる。
〔発明が解決しようとする問題点〕
従つて、従来方式においては、 の方法では、エラー原因の表示に複数ビツト
が必要な為、ソフトウエアで該エラーの内容をチ
エツクする為には、時間がかかると共に、該チエ
ツク用マイクロプログラムが複雑となる為、メモ
リ容量が増大してコストアツプになる問題があつ
た。
の方法では、マイクロプログラムエラー/ハ
ードウエアエラーを1ビツトのステータスレジス
タに表示している為、エラーの有無を検索する為
の時間は短くなるが、詳細表示の為のレジスタが
別途必要となり、コストアツプになると云う問題
があつた。
本発明は上記従来の欠点に鑑み、マイクロプロ
グラムエラー/ハードウエアエラーの識別を高速
に行つて、且つエラー原因を表示する為のハード
ウエア量を増加させないで、エラー種別の多い、
マイクロプログラム検出エラー原因の詳細表示を
可能とする方法を提供することを目的とするもの
である。
〔問題点を解決するための手段〕
第1図は、本発明のエラー原因表示方式の構成
を示した図である。
前述のように、一般に、ハードウエアエラーは
種類が少ない為、特に詳細表示を必要としない
が、マイクロプログラム検出エラーは、例えば、
診断プログラムの構成によつて、エラーの種類が
多くなる(従つて、必要によりコード化して表示
することもある)ので、詳細表示をする必要があ
ることに着目して、 (1) ハードウエアが検出したエラーと、例えば診
断用のマイクロプログラム、或いはコマンド実
行プログラムが検出したエラーとを、本図aに
示すように論理和をとつて、チヤネル(CH)
に備えられているステータスレジスタ(AST)
の特定ビツトにチヤネルエラー(AERR)と
して表示するが、この時点においては、該エラ
ー原因の詳細表示は行わないようにする。
(2) 上記マイクロプログラムによつて検出したエ
ラーについては、bに示すように、その詳細原
因を、次のマイクロプログラム起動時点におい
て、既存のコントロールレジスタに表示する。
〔作用〕
即ち、本発明によれば、プロセツサ(MPU)
が実行するマイクロプログラムによつて制御され
るチヤネル(CH)において、ハードウエアが検
出したエラーと、上記マイクロプログラムが検出
したエラービツトとの論理和出力によつて、ステ
ータスレジスタ(AST)の特定ビツトにチヤネ
ルエラー(AERR)として表示し、上記マイク
ロプログラムが起動された時に、該チヤネルエラ
ー(AERR)が‘1'であると、該チヤネル(CH)
内のワークメモリに保持されているエラー原因
を、コントロールレジスタに表示し、該チヤネル
(CH)を制御する中央処理装置(CPU)におい
て実行される入出力処理プログラムが起動された
時、上記チヤネルエラー(AERR)が‘1'である
と、NOPコマンドを発行して、正常に終了した
時には、マイクロプログラムエラーとして、上記
コントロールレジスタの内容をロギングし、該
NOPコマンドが正常に終了しなくてタイムアウ
トになつた時にはハードウエアエラーと認識する
ようにしたものであるので、ステータスレジスタ
(AST)でのエラー表示が1ビツトで済み、エラ
ーの検出が高速化できると共に、マイクロプログ
ラム検出エラーの時に必要な詳細原因が、既存の
コントロールレジスタに表示されるので、専用の
表示レジスタが不要となり、大幅なコストダウン
が図れる効果がある。
〔実施例〕
以下本発明の実施例を図面によつて詳述する。
第2図は本発明が適用される計算機システムの構
成を示す図であり、第3図は本発明を実施してエ
ラー原因を表示、認識する手段を流れ図で示した
図で、aはチヤネル(CH)内部でのエラー原因
表示方法を示し、bはソフトウエアによるエラー
原因認識方法を示しており、全図を通して、同じ
符号は同じ対象物を示している。
第2図で示した計算機システムにおいては、入
出力装置(I/O)4や、チヤネルCH)3内の
制御を、該チヤネル(CH)3内の制御メモリ
(以下、CSと云う)33に格納されているマイク
ロプログラム(フアームウエア)で行い、ハード
ウエア量を削減する為に、該チヤネル(CH)3
内のランダムアクセスメモリ(以下、RAMと云
う)34に、デバイス制御レジスタ(以下、
DCRと云う)、起動(コマンド)キユー、割り込
みキユー等を設け、中央処理装置(以下、CPU
と云う)1とのインタフエースは、チヤネル制御
レジスタ(以下、ACRと云う)31を、複数個
の入出力装置(I/O)4に共通化するように構
成されている。
このチヤネル制御方式においては、入出力装置
(I/O)4に対するコマンドが、上記チヤネル
(CH)3に対するチヤネルコマンドと、デバイ
ス(I/O)4に対するデバイスコマンドに2分
化され、チヤネルコマンドはCPU1が発行し、
デバイスコマンドは該チヤネルコマンドに基づい
て、チヤネル(CH)3が主記憶装置(MM)2
から読み出すことによつて得ることができる。
又、上記ACR31はチヤネル起動時のデバイ
スを指定するレジスタ(DVA)と、チヤネルコ
マンドの種類を指定するレジスタ(AOP)と、
コマンド終了時のステータスを表示する、前記ス
テータスレジスタ(以下、ASTと云う)と、割
り込みデバイスを表示するレジスタ(IDVA)、
及び制御レジスタからなり、一時には1つのチヤ
ネル制御情報が格納され、その内容がRAM34
の、前記DCRに退避される迄の間、上記ASTの
チヤネルビジー(以下、ABSYと云う)ビツト
が‘1'となつており、次のチヤネルコマンドが該
チヤネル(CH)3に受信されるのを抑止してい
る。
このようなチヤネル(CH)3において、本発
明を実施してエラー原因を表示する場合の動作を
以下に説明する。
先ず、CPU1が入出力処理プログラムを実行
して、上記唯1つのCPUインタフエースとして
設けられているACR31のASTを読み出し、
ABSYが‘1'でなければ、上記デバイスアドレス
(DVA)と、チヤネルコマンド(AOP)を該
ACR31に書込むことにより、該チヤネル
(CH)3に対する起動をかけることができる。
該チヤネル(CH)3は、該起動をかけられる
と、ACR31内のASTにあるABSYを‘1'とし
た後、上記RAM34上のDCRに上記チヤネルコ
マンドを退避すると共に、上記コマンドキユーに
投入する。
該コマンドキユーへのチヤネルコマンドの投入
が完了すると、上記ABSYを‘0'として、CPU
1からの新たなチヤネルコマンドが受信できるよ
うに機能する。
該コマンドキユーに投入されたチヤネルコマン
ドが、該チヤネル(CH)3内のモニタによつて
起動されるコマンド実行プログラムにより、該コ
マンドキユーから順次読み出されると、該当する
入出力装置(I/O)の機番に対応するDCRが
参照され、該DCRが示す主記憶装置(MM)の
特定領域から、前述のデバイスコマンドを取り出
し、該デバイスコマンドが指示する入出力処理を
実行する。
該デバイスコマンドの実行が終了すると、
RAM34上の割り込みキユーに投入され、該投
入された入出力処理が、再びコマンド実行プログ
ラムによつて取り出され、CPU1に対する終結
割り込みを行うことによつて、一連の入出力処理
が完了する。
従つて、上記ABSY=1は、CPU1で実行さ
れた入出力処理プログラムによつて発行された、
上記チヤネルコマンドが、チヤネル(CH)3内
のACR31に書き込まれた後、RAM34内のコ
マンドキユーに投入される迄の期間を示している
ことになる。
そして、上記CPU1で実行される入出力処理
プログラムに対する起動が、後述するソフトウエ
アの起動を意味し、該ソフトウエアの起動によつ
てチヤネルコマンドが発行され、チヤネル
(CH)3のCPUインタフエースとして設けられ
ている前述のACR31に書き込まれた時に起動
されるマイクロプログラムの動作が、後述するチ
ヤネルコマンド起動に対応する。
このようにして起動されたチヤネル(CH)3
内で発生した各種エラーに対する原因表示、認識
方式を、第1図〜第3図によつて説明する。
本発明においては、第1図で説明したように、
エラー原因の詳細が、チヤネル(CH)3内の既
存のコントロールレジスタ(コマンド起動情報用
のレジスタ)に表示されるように動作するので、
該エラーの発生した時点においては、ハードウエ
アエラーとマイクロプログラムエラーとの衝突を
抑止する必要がある。
具体的には、エラーの発生時点においては、該
エラー原因を、上記コントロールレジスタに表示
しないで、単に、前述のACR31内のASTのチ
ヤネルエラー(以下AERRと云う)ビツトを、
論理和条件でセツトするのみとする。
従つて、該AERR=1の時に、ハードウエア
エラーか、マイクロプログラム検出エラーかを識
別し、マイクロプログラム検出エラーと認識され
た時のみ、その詳細原因を、コントロールレジス
タにセツトし、ロギングするように機能させる手
段に、本発明の主眼がある。
先ず、第3図において、aはCPU1が入出力
処理プログラム(即ち、ソフトウエア)を実行し
て、チヤネルコマンドを発行し、チヤネル
(CH)3が起動された時の、該チヤネル(CH)
3内でのエラー原因表示手段を示しており、前述
のABSYビツトは‘1'となつている。
ステツプ40:AERR=1かを見て、‘1'である
と次のステツプ41に移るが、‘1'でなければ
ステツプ46に飛ぶ。
ステツプ41:現在処理中のチヤネルコマンドの
前に、CPU1によつて発行されたチヤネルコ
マンド実行時に発生し、例えばRAM34の特
定領域に格納されているマイクロプログラム
(診断プログラム、或いはコマンド実行プログ
ラム)検出エラーの詳細原因を、コントロール
レジスタに、例えばコード化してセツトし表示
する。
ステツプ42:上記ABSYを‘0'として、次のチ
ヤネルコマンドを待つ。
ステツプ43:チヤネル(CH)3のCS33に格
納されている自己診断プログラム、又は前述の
コマンド実行プログラムを実行する。
該コマンド実行プログラムにおいては、コマ
ンドキユーに投入されているチヤネルコマンド
を順次取り出して、該コマンドが示す主記憶装
置(MM)2の領域からデバイスコマンドを読
み出し、該デバイスコマンドの内容によつて入
出力装置(デバイス:I/O)4をアクセスす
る。
ステツプ44:上記マイクロプログラムの実行途
上において、該マイクロプログラム検出エラー
が発生したかどうかを判断し、若し該エラーが
発生しているとステツプ45に飛ぶが、該エラ
ーが発生していなければステツプ43に戻り、
該マイクロプログラムの実行を続ける。
ステツプ45:第1図aのエラーセツト回路によ
つて、単にASTのAERRビツトを‘1'にセツ
トするのみで、エラー原因の表示は行わない。
ステツプ46:チヤネル(CH)3が起動され
て、AERR=0の侭であるので、該チヤネル
コマンドを実行する。具体的には、該チヤネル
コマンドを、RAM34のDCRに退避させると
共に、コマンドキユーに投入する。
以上のような、エラー原因表示制御を行うこと
により、エラーが発生した時点では、該エラーが
ハードウエアエラーか、或いはマイクロプログラ
ム検出エラーの何れであつても、単に両者の論理
和条件で、AERRビツトを‘1'にセツトするのみ
で、その時、RAM34の特定領域に格納された
詳細原因がコントロールレジスタにセツトされる
のは、次のチヤネル起動が行われた時である為、
ハードウエアエラーと、マイクロプログラム検出
エラーの衝突が起こることがないと云う特徴があ
る。
次に、第3図bによつて、CPU1で実行され
る入出力処理プログラムの起動時点において行わ
れるエラー原因認識方法について説明する。
ステツプ50:CPU1からチヤネル(CH)3を
見た時、次のチヤネルコマンドが発行される
か、或いは入出力装置(I/O)4からの終結
割り込みがある迄の間は、前回のチヤネルコマ
ンド、又は終結割り込み情報が、ACR31に
保存されているので、該ACR31のASTから
ABSYビツトを取り出して、‘1'かどうかを見
る。
若し、該ABSYビツトが‘1'であると、当該
チヤネル(CH)3に対する起動の以前に、該
チヤネル(CH)3に対して送出されたチヤネ
ルコマンドが、コマンドキユーに投入される途
中であるのでステツプ55に飛び、ステツプ5
0との間でループするが、該ABSYビツトが
‘1'でなければ、当該チヤネルコマンドがコマ
ンドキユーに投入された後であるのでステツプ
51に移る。
従つて、ABSY=1中であつても、チヤネ
ル(CH)3が正常であれば、いずれABSY=
0となつて、ステツプ51に進ことができる。
ステツプ51:ASTのAERRビツトが‘1'かど
うかを見て、‘1'であればハードウエアエラー
か、或いはマイクロプログラム検出エラーかを
識別する為に、次のステツプ52に進むが、
AEER=0であれば正常動作であるので、ステ
ツプ57に飛ぶ。
ステツプ52:CPU1はNOPコマンドを発行し
て次のステツプに移る。通常、ここで、
ABSY=1となる。
ステツプ53:ABSY=1かどうかを見る。若
し、‘1'であるとステツプ56との間でループ
させ、当該NOPコマンドがコマンドキユーに
投入されるのを待つ。そして、ABSY=0と
なつた時点でステツプ54に移る。
ステツプ54:上記NOPコマンドは正常にコマ
ンドキユーに投入されたので、ステツプ51で
検出したAERR=1は、ハードウエアエラー
ではなく、1つ前のチヤネルコマンド実行時に
生起したマイクロプログラム検出エラーと認識
し、前述のステツプ41で格納されているコン
トロールレジスタの内容、即ちマイクロプログ
ラム検出エラーの詳細原因をロギングし、その
内容の分析ができるようにする。
ステツプ55:ステツプ50とループしながら
AERR=1かどうかを見る。若し、該ループ
期間中においてAERR=1が検出されると、
ABSY=1中にエラーが発生したことを意味
するが、ABSY=1中は、前述のようにCPU
1が発行したチヤネルコマンドがコマンドキユ
ーに投入される迄の間であり、実際のデバイス
コマンドは未だ実行されてはいないので、ハー
ドウエアエラーと認識する。
然し、AERR=0であれば、ステツプ50
に戻つて、いずれ該コマンドのコマンドキユー
への投入が行われるのをループしながら待つ。
ステツプ56:NOPコマンドを実行してタイム
アウトが検出されたことは、該NOPコマンド
が正常に実行されなかつたことを意味するの
で、ステツプ51で検出されたエラーはハード
ウエアエラーと認識する。
ステツプ57:当該CPU1での入出力処理プロ
グラムは、チヤネル起動時と、入出力装置
(I/O)4からの終結割り込み時に起動され
るので、該入出力処理がチヤネル起動時のもの
かどうかを判断し、チヤネル起動時のものであ
ればステツプ58に移るが、チヤネル起動時の
ものでなければ、終結処理を意味するので、当
該エラー認識処理を終了させる。
ステツプ58:当該ソフトウエア動作は正常に動
作しているので、入出力装置(I/O)4に対
するチヤネルコマンドを発行し、終了割り込み
待ちとする。
このように、本発明においては、ハードウエア
エラー、又はマイクロプログラム検出エラーの何
れの場合においても、エラーが発生した時点で
は、該エラー原因を表示しないで、単にACR3
1のASTAERRビツトを‘1'にセツトするだけ
とし、後はチヤネル(CH)3が起動された時
に、AERR=1であれば、コマンド起動情報を
セツトするコントロールレジスタにエラー原因を
セツトし、CPU1側で入出力処理プログラム、
即ちソフトウエアが起動された時点で、上記
AERR=1であると、NOPコマンドを発行して、
該NOPコマンドが正常に終了した時には、該
AERR=1はマイクロプログラム検出エラーと
認識して、上記コントロールレジスタの内容をロ
ギングするが、該NOPコマンドが正常に終了し
なければ、ハードウエアエラーと認識するように
した所に特徴がある。
〔発明の効果〕
以上、詳細に説明したように、本発明のエラー
原因表示方式は、プロセツサ(MPU)が実行す
るマイクロプログラムによつて制御されるチヤネ
ル(CH)において、ハードウエアが検出したエ
ラーと、上記マイクロプログラムが検出したエラ
ービツトとの論理和出力によつて、ステータスレ
ジスタ(AST)の特定ビツトにチヤネルエラー
(AERR)として表示し、上記マイクロプログラ
ムが起動された時に、該チヤネルエラー
(AERR)が‘1'であると、該チヤネル(CH)内
のワークメモリに保持されているエラー原因を、
コントロールレジスタに表示し、該チヤネル
(CH)を制御する中央処理装置(CPU)におい
て実行される入出力処理プログラムが起動された
時、上記チヤネルエラー(AERR)が‘1'である
と、NOPコマンドを発行して、正常に終了した
時には、マイクロプログラムエラーとして、上記
コントロールレジスタの内容をロギングし、該
NOPコマンドが正常に終了しなくてタイムアウ
トになつた時にはハードウエアエラーと認識する
ようにしたものであるので、ステータスレジスタ
(AST)でのエラー表示が1ビツトで済み、エラ
ーの検出が高速化できると共に、マイクロプログ
ラム検出エラーの時に必要な詳細原因が、既存の
コントロールレジスタに表示されるので、専用の
表示レジスタが不要となり、大幅なコストダウン
が図れる効果がある。
【図面の簡単な説明】
第1図は本発明のエラー原因表示方式の構成を
示した図、第2図は本発明が適用される計算機シ
ステムの構成を示す図、第3図は本発明を実施し
てエラー原因を表示、認識する手段を流れ図で示
した図、第4図は従来のエラー原因表示方式の一
例を示した図、である。 図面において、1は中央処理装置(CPU)、2
は主記憶装置(MM)、3はチヤネル(CH)、4
は入出力装置(I/O)、31はチヤネル制御レ
ジスタ(ACR)、32はプロセツサ(MPU)、3
3は制御メモリ(CS)、34はランダムアクセス
メモリ(RAM)、40〜46、及び50〜58
はエラー原因表示、認識手段の各ステツプ、
ASTはACR31内のステータスレジスタ、
AERRはAST内のチヤネルエラービツト、
ABSYはAST内のチヤネルビジービツト、DVA
はデバイスアドレス、AOPはチヤネルコマンド、
をそれぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 1 プロセツサ(MPU)32によつて実行され
    るマイクロプログラムによつて制御され、中央処
    理装置(CPU)1からの入出力コマンドを受信
    して、起動(コマンド)キユーに投入する迄の
    間、チヤネルビジー(ABSY)を表示するチヤ
    ネル(CH)3において、 該マイクロプログラムの起動中、及び非起動中
    にかかわらず、エラーの発生した時点で、ハード
    ウエアが検出したエラーと、マイクロプログラム
    が検出したエラービツトとの論理和を、上記チヤ
    ネル(CH)内のチヤネル制御レジスタ(ACR)
    31を構成するステータスレジスタ(AST)の
    特定ビツトに、チヤネルエラー(AERR)とし
    て表示するが、該エラー原因は表示しない第1の
    手段と、 上記、マイクロプログラムが起動された時に、
    上記チヤネルエラー(AERR)ビツト‘1'である
    と、上記チヤネル(CH)3のコントロールレジ
    スタに該エラー原因を表示する第2の手段と、 上記中央処理装置(CPU)1において、チヤ
    ネル(CH)3を起動、又は終結する為のソフト
    ウエアが起動された時、該チヤネルエラー
    (AERR)ビツトが‘1'であると、NOPコマンド
    を発行し、該NOPコマンドの実行終了時に、該
    チヤネル制御レジスタの内容をロギングして表示
    する第3の手段と、 を設けて、該エラー原因を分析できるようにする
    と共に、 上記NOPコマンドの実行において、一定時間
    を経過しても終了しない場合、又は、該チヤネル
    (CH)3がビジー(ABSY)表示中に、チヤネ
    ルエラー(AERR)ビツトが‘1'であつた時に
    は、ハードウエアエラーと認識するようにしたこ
    とを特徴とするエラー原因表示方式。
JP60109535A 1985-05-22 1985-05-22 エラ−原因表示方式 Granted JPS61267152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60109535A JPS61267152A (ja) 1985-05-22 1985-05-22 エラ−原因表示方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60109535A JPS61267152A (ja) 1985-05-22 1985-05-22 エラ−原因表示方式

Publications (2)

Publication Number Publication Date
JPS61267152A JPS61267152A (ja) 1986-11-26
JPH0375909B2 true JPH0375909B2 (ja) 1991-12-03

Family

ID=14512710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60109535A Granted JPS61267152A (ja) 1985-05-22 1985-05-22 エラ−原因表示方式

Country Status (1)

Country Link
JP (1) JPS61267152A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085859B2 (en) * 2003-05-14 2006-08-01 International Business Machines Corporation Method, apparatus and program storage device for automatically presenting status from a host bus adapter until an error is detected

Also Published As

Publication number Publication date
JPS61267152A (ja) 1986-11-26

Similar Documents

Publication Publication Date Title
US4503495A (en) Data processing system common bus utilization detection logic
US4020471A (en) Interrupt scan and processing system for a data processing system
US4949241A (en) Microcomputer system including a master processor and a slave processor synchronized by three control lines
JP2706602B2 (ja) 割込み再試行低減装置
JPS60501382A (ja) プロセス間通信を行うマイクロコンピュ−タ
KR900004291B1 (ko) 데이터 프로세서
US5293384A (en) Microprocessor bus interface protocol analyzer
US6968410B2 (en) Multi-threaded processing of system management interrupts
US5964890A (en) System call issue method and debug system
JPH0375909B2 (ja)
JPS58107977A (ja) 記憶装置へのアクセス方式
JPS6111867A (ja) インタフエ−ス制御における異常処理方式
JPH05224999A (ja) 暴走処理装置
JPS60140440A (ja) 中央処理装置
JPS5942331B2 (ja) プロセツサソウチノセイギヨホウシキ
JP2954006B2 (ja) エミュレーション装置およびエミュレーション方法
JPS62192824A (ja) 処理装置アクセス方式
JPS63285641A (ja) マシンチェックホルト処理方式
JPH0474254A (ja) マイクロプロセッサ診断方式
JPH071500B2 (ja) シングルチップマイクロコンピュータ
JPH03204735A (ja) 競合動作試験方式
JPH066358A (ja) トークン制御方法およびその装置
JPH03131944A (ja) データ処理装置
JPS592028B2 (ja) デイスプレイ端末装置
JPS63316242A (ja) 診断方式