JPH071500B2

JPH071500B2 - シングルチップマイクロコンピュータ

Info

Publication number: JPH071500B2
Application number: JP1272893A
Authority: JP
Inventors: 雅樹那須
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-10-20
Filing date: 1989-10-20
Publication date: 1995-01-11
Anticipated expiration: 2010-01-11
Also published as: JPH03134783A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、各種の周辺ハードウェアを内蔵したシングル
チップマイクロコンピュータ上で実行されるプログラム
を開発するためのプログラム開発用チップに関する。

〔従来の技術〕

近年、シングルチップマイクロコンピュータの応用範囲
が広がるにつれて、さまざまな応用分野に対応したシン
グルチップマイクロコンピュータの開発が行われてい
る。

一般に、シングルチップマイクロコンピュータ上で動作
するプログラムの開発は、プログラムの実行動作をシン
グルチップマイクロコンピュータと同一に行なう事がで
き、且つ、プログラムが所定のフローに従って動作して
いるかを確認するために、ある特定アドレスのプログラ
ム実行の中断機能（以下ブレーク機能と記す。）、その
時のメモリ内容の読み出し及び変更機能、プログラム実
行時のCPUの動作を外部で観測するトレース機能等、プ
ログラムのデバッグを容易に行なえるような機能をもつ
プログラム開発支援ツール（以下IEと記す。）が用いら
れる。IE上でこの様な機能を実現するために、通常のシ
ングルチップマイクロコンピュータの機能に内部ステー
タスの出力等のIE用の機能を付加したプログラム開発用
のシングルチップマイクロコンピュータ（以下、エバチ
ップと記す。）が用いられる。

シングルチップマイクロコンピュータは、プログラムの
制御に基づいてデータ処理を行うCPUと、タイマカウン
タ,A/Dコンバータ，シリアルインタフェース等の周辺装
置から構成されており、シングルチップマイクロコンピ
ュータの応用分野はシングルチップマイクロコンピュー
タが内蔵する周辺装置の種類と機能により決定される。
このため、同一のCPUを用い、周辺装置を各応用分野に
最適なものに変更した、シングルチップマイクロコンピ
ュータを開発することにより、各応用分野への製品展開
を行うことが多い。

この結果、各応用分野ごとにシングルチップマイクロコ
ンピュータを開発する場合には、周辺装置のみの相違に
もかかわらず、対応するエバチップを個別に開発する必
要がある。

〔発明が解決しようとする課題〕

以上述べたように、CPUは同一で周辺機能のみが異なる
場合でも、各応用分野に最適なシングルチップマイクロ
コンピュータをそれぞれ独立に開発する場合には、これ
に対応するエバチップを開発する必要があるため、開発
に費やされる人的資源や経済的負担が大きくなるという
欠点がある。

また、内蔵する周辺装置が発生する割り込みを処理する
割り込み処理プログラムを開発する場合に、従来のエバ
チップには内蔵する周辺装置が割り込み要求を発生する
タイミングを外部で観測する機能がないため、プログラ
ムに不工合が発生した場合に不工合の原因の特定，修正
が容易にできないという欠点がある。

〔課題を解決するための手段〕

本発明によるシングルチップマイクロコンピュータは、
CPUと複数の周辺装置を単一半導体基板上に集積してお
り、複数の周辺装置はそれぞれ周辺選択信号を有し、周
辺選択信号の値に応じてCPUによる書き込み読み出し処
理を制御し選択判別信号を出力する周辺選択手段と、周
辺選択信号の値に応じて周辺装置が出力する割り込み要
求信号と外部入力信号を選択しCPUに割り込み要求信号
と外部端子からの入力信号のどちらかを出力する信号選
択手段と、選択判別信号の制御によりシングルチップマ
イクロコンピュータ外部の周辺装置とCPU間でデータ転
送を行う入出力手段を有していることを特徴としてい
る。

それに加え、周辺選択信号の値に応じ、周辺装置が出力
する割り込み要求信号を外部端子から出力する事を特徴
としている。

すなわち、本発明に基づくエバチップは、CPUと各種周
辺装置を内蔵し、エバチップ外部の周辺装置とデータ入
出力を行う機能を持つと共に、周辺選択信号により必要
な周辺装置のみを選択し、必要とされない周辺装置が出
力する割り込み要求信号をエバチップ外部の周辺装置か
らの割り込み要求信号と切り替える機能を有している。

〔実施例１〕次に、本発明の第１の実施例について図面を参照して説
明する。

第１図は本発明に基づくエバチップのブロック図であ
る。エバチップ100は、プログラムの制御に基づきデー
タの処理を行うCPU101と、タイマカウンタ，シリアルイ
ンタフェースなどの周辺装置であるSFRA102,SFRB103
と、エバチップ100とチップ外部の周辺装置とのインタ
フェース回路であるSFRIF105,割り込み要求切り替え回
路（以下、INTSELと記す。）106を含み、CPU101,SFRA10
2,SFRB103,SFRIF105は、SFRバス107で相互に接続されて
いる。

SFRIF105は、チップ外部にFRD信号110,FWR信号111,FALE
信号112を出力し、FADバス108を経由してチップ外部の
周辺装置とデータの入出力を行う。

CPU101からは周辺装置SFRA102,SFRB103にリード制御信
号としてSFRRD信号113,ライト制御信号としてSFRWR信号
114,及びSFRバス107上のアドレス情報のラッチタイミン
ゲを指定するSFRALE信号115が出力されている。

SFRA102,SFRB103はSFRIF105に対し、自身が選択されて
いるかを示す選択判別信号116,117を出力し、INTSEL106
に対しては、タイマカウンタのオーバーフロー、シリア
ル送受信の終了等に伴う、割り込み要求信号118,119
（以下、それぞれINTA,INTBと記す。）を出力してい
る。

また、エバチップ100の外部から、割り込み要求信号12
0,121（以下、それぞれEINTA,EINTBと記す。）がINTSEL
106に、周辺選択信号122,123がSFRA102,SFRB103とINTSE
L106に入力している。

また、INTSEL106は、CPU101に対し、割り込み要求信号1
24,125（以下、それぞれINTRQA,INTRQBと記す。）を出
力している。

次に、周辺装置SFRA102,SFRB103の詳細な構成を説明す
る。SFRA102とSFRB103は類似構成のため、ここでは、SF
RA102を例に第２図を用いて説明する。

アドレス判別回路130は、SFRバス107上に出力された、
周辺アドレス情報と予め設定されている自身のアドレス
値を比較し、一致した場合は１をその他の場合は０を第
１のANDゲート131に出力する。

第１のANDゲート131では、アドレス判別回路130の出力
と周辺選択信号122との間で論理積をとり、周辺選択信
号122がアクティブである１の時は、アドレス判別回路1
30の出力を有効にし、周辺選択信号122が０の時はアド
レス判別回路130の出力にかかわらず常に０を出力す
る。

アドレスラッチ132は第１のANDゲート131の出力をSFRAL
E信号115に同期して取込み保持する。アドレスラッチ13
2の出力は選択判別信号116としてSFRIF105に出力され
る。

第２のANDゲート133,第３のANDゲート134はアドレスラ
ッチ132の出力でそれぞれSFRRD信号113,SFRWR信号114を
選択し、アドレスラッチ132がアクティブ“1"の場合に
はそれぞれSFRRD信号113,SFRWF信号114を有効にする。

この結果、周辺選択信号122が０の時は、アドレスラッ
チ132の出力は常に０となり、第２のANDゲート133,第３
のANDゲート134はSFRRD信号113,SFRWR信号114を選択せ
ず、SFRAに対するCPU101のアクセスは無効となる。

次に、SFRIF105の詳細な構成を第３図を用いて説明す
る。

SFRA102,SFRB103から出力された選択判別信号116,117
は、NORゲート140に入力している。その出力が第4,第5,
第６のANDゲート141,142,143に入力しFRD信号110,FWR信
号111,FALE信号112の制御を行う。

また、第４のANDゲート141の出力であるFRD信号110は、
出力ドライバ144,入力ドライバ145の制御を行い、FRD信
号110が“1"の時に入力ドライバ145は、ON状態となりFA
Dバス108上のデータをSFRバス107上に取込み、FRD信号1
10が“0"の時に出力ドライバ144がON状態となりSFRバス
107上のデータをSADバス108に出力する。

この結果、選択判別信号116,117が共に０の場合、SFRIF
105は、CPU101が周辺装置へのデータアクセスを行う
と、エバチップ100の外部とデータの転送処理を行う。

次に、INTSEL106の詳細な構成を第４図を用いて説明す
る。

INTSEL106は、SELA150,SELB151からなる。

SELA150は、周辺選択信号122が“1"の時INTA118を、
“0"の時EINTA120を選択し、INTRQA124として出力す
る。

SELB151は、周辺選択信号123が“1"の時INTB119を、
“0"の時EINTB121を選択し、INTRQB125として出力す
る。

第５図は、本発明に依るエバチップ100を用いて、エミ
ュレーションを行う場合のシステムの構成例である。

周辺チップSFRC160はエバチップ100の内蔵する周辺装置
SFRA102,SFRB103とは異なる機能を持つ周辺装置を内蔵
した集積回路である。SFRC160は、FADバス108,FRD信号1
10,FWR信号111,FALE信号112でエバチップ100に接続され
ている。また、SFRC160から出力される割り込み要求信
号は、エバチップ100のEINTB信号121に接続している。

次に、本発明の第１の実施例のエバチップを用いて、周
辺装置SFRA102と、周へチップSFRC160が内蔵する周辺装
置は内蔵するが、周辺装置SFRB103は内蔵しないシング
ルチップマイクロコンピュータのエミュレーションを行
う場合の動作を説明する。

第５図において、周辺選択信号122に“1"を、周辺選択
信号123に“0"を入力する。SFRB103内の第１のANDゲー
ト131は、周辺選択信号123が“0"であるため、アドレス
判別回路130の出力にかかわらず常に０となる。このた
め、CPU101が、SFRBに対するデータアクセスを行った場
合、選択判別信号116,117はともに０となり、SFRIF105
は、FADバス108を介して、SFRC160に対しデータ転送を
行う。また、INTSEL106は、SFRA102が出力するINTA118
とSFRC160に接続するEINTB121を選択し、CPU101に対し
出力する。この結果、第５図のシステムでSFRA101と周
辺装置SFRC160を内蔵するシングルチップマイクロコン
ピュータと同一の動作を行わせることができる。

以上述べた構成のエバチップを用い、周辺選択信号を操
作すると共に、エバチップ外部に新たな周辺装置を接続
することにより、CPUが同一で周辺装置だけが異なるシ
ングルチップマイクロコンピュータのエミュレーション
を行うことが可能となる。

〔実施例２〕次に、本発明の第２の実施例について第６図を参照して
説明する。

第１の実施例では周辺装置への選択信号をエバチップ外
部から入力しているのにたいし、第２の実施例ではエバ
チップ内部に周辺装置選択用のモードレジスタを内蔵し
ている。

第６図は本発明に基づくエバチップのブロック図であ
る。エバチップ200は、周辺選択信号222,223がエバチッ
プ外部から入力しているかわりに、エバチップ内部のモ
ードレジスタ226から出力している点以外は、第１の実
施例の第１図と同じ構成である。

モードレジスタ226はSFRバス107に接続されており、CPU
101からは、SFRWR信号114とSFRLE信号115が入力してお
り、命令によりCPU101より書き込むことにより、周辺選
択信号222,223を制御することが可能となっている。

これにより、エバチップの立上げ時に、命令によりモー
ドレジスタ226の設定を行うことにより、周辺選択信号2
22,223の値を制御し、必要な周辺装置を選択し、エバチ
ップ外部にエバチップでエミュレーションを行うのに不
足している周辺装置を内蔵する周辺チップを、FADバス1
08,FRD信号110,FWR信号111,FALE信号112に、周辺チップ
から出力される割り込み要求信号をエバチップ200のEIN
TA信号120、又はEINTB信号121に接続することにより、
第１の実施例と同様に、周辺装置のみが異なるシングル
チップマイクロコンピュータのエミュレーションを行う
ことができる。

〔実施例３〕本発明の第３の実施例におけるエバチップは、第1,第２
の実施例で述べた各周辺装置に対する周辺選択信号によ
りエバチップ内部の周辺装置が出力する割り込み要求信
号と外部割り込み要求端子から入力される割り込み要求
信号を選択しCPUに対し出力する機能以外に、周辺選択
信号がエバチップ内部の周辺装置を選択している場合に
エバチップ内部の周辺回路が出力する割り込み要求信号
を外部割り込み要求端子から出力する機能を新規に追加
している。

次に、本発明の第３の実施例について図面を参照して説
明する。

第７図は本発明に基づくエバチップのブロック図であ
る。エバチップ300は、割り込み要求信号EINTA320,EINT
B321に割り込み要求信号INTA118,INTB119の値を出力す
る機能がINTSEL306に追加された点と、それに伴い、割
り込み要求信号EINTA320,EINTB321が、エバチップ外部
からの入力専用信号であるかわりに、入出力信号となっ
ている点以外は、第１の実施例の第１図と同じ構成であ
る。

本実施例に於けるINTSEL306の詳細な構成を第８図を用
いて説明する。

SELA150,SELB151は、第１の実施例と同一のため説明を
省略する。

バッファ352,353は、それぞれ周辺選択信号122,123が
“1"の時にON状態となり、INTA118,INTB119上のデータ
をそれぞれEINTA320,EINTB321を経由して、エバチップ
の外部に出力する。INTA320,EINTB321を経由して、エバ
チップの外部に出力する。

また、周辺選択信号122,123が“0"の時は、EINTA320,EI
NTB321は外部から入力されたデータを保つ。

この結果、実施例１と同様に、周辺チップを外部に接続
し、周辺選択信号122,123の値を操作することにより、
周辺装置のみが異なるシングルチップマイクロコンピュ
ータのコンピュータのエミュレーションを行うことがで
きる以外に、周辺選択信号122,123が“1"、即ち、エバ
チップ内部の周辺装置SFRA102,SFRB103を使用している
場合の、周辺装置SFRA102,SFRB103からの割り込み要求
の発生タイミングのモニタ機能を、エバチップに新たな
専用端子を設けることなく、EINTA320,EINTB321上のデ
ータを監視することで実現できる。このように、CPUの
命令実行とは非同期に発生する周辺装置からの割り込み
要求を外部でモニタする機能を付加することにより、ユ
ーザーが周辺装置からの割り込み要求に対応する割り込
み処理プログラムの開発を行なう場合のデバッグが容易
になり、プログラムの開発効率を向上させることができ
る。

〔発明の効果〕

以上述べた様に、本発明に基づくエバチップを用いるこ
とにより、周辺装置が異なるシングルチップマイクロコ
ンピュータに対しても、本エバチップが内蔵しない周辺
装置のみを含むチップのみを新規開発するだけで、エミ
ュレーションが可能であるため、エバチップ開発に要す
る開発工数及び開発費用を最低限度にまで削減すること
ができる。

また、周辺選択信号が内部の周辺装置を選択したとき
に、内部周辺装置の割り込み要求信号を外部割り込み端
子から出力する機能を付加することにより、新たな端子
を設けることなく、外部で割り込み要求をモニタするこ
とを可能にしており、この結果、割り込み処理プログラ
ムのデバッグを行なうことを容易にし、プログラムの開
発効率を向上させることができる。

【図面の簡単な説明】

第１図は本発明に基づく第１の実施例のエバチップのブ
ロック図、第２図は第１実施例の周辺装置のブロック
図、第３図は第１実施例のSFRIFのブロック図、第４図
は第１実施例のINTSELのブロック図、第５図は本発明に
基づくエバチップを用いたシステム構成例、第６図は本
発明に基づく第２実施例のエバチップのブロック図、第
７図は本発明に基づく第３実施例のエバチップのブロッ
ク図、第８図は第３実施例のINTSELのブロック図であ
る。 100……エバチップ、101……CPU、102……SFRA、103…
…SFRB、105……SFRIF、106……INTSEL、107……SFRバ
ス、108……FADバス、110……FRD信号、111……FWR信
号、112……FALE信号、113……SFRRD信号、114……SFRW
R信号、115……SFRALE信号、116,117……選択判別信
号、118……INTA、119……INTB、120……EINTA、121…
…EINTB、122,123……周辺選択信号、124……INTRQA、1
25……INTRQB、130……アドレス判別回路、131……第１
のANDゲート、132……アドレスラッチ、133……第２のA
NDゲート、134……第３のANDゲート、140……NORゲー
ト、141……第４のANDゲート、142……第５のANDゲー
ト、143……第６のANDゲート、144……出力ドライバ、1
45……入力ドライバ、150……SELA、151……SELB、160
……SFRC、200……エバチップ、222,223……周辺選択信
号、226……モードレジスタ、300……エバチップ、320
……EINTA、321……EINTB、352,353……バッファ。

Claims

【特許請求の範囲】

【請求項１】CPUと複数の周辺装置を単一半導体基板上
に集積したシングルチップマイクロコンピュータに於い
て、周辺選択信号の値に応じて前記CPUによる前記複数の周
辺装置への書き込み読み出し処理を制御し選択判別信号
を出力する周辺選択手段と、前記周辺選択信号の値に応
じて前記周辺装置が出力する割り込み要求信号と外部端
子からの入力信号を選択し前記CPUに前記割り込み要求
信号と前記外部端子からの前記入力信号のどちらかを出
力する信号選択手段と、前記選択判別信号の制御により
前記シングルチップマイクロコンピュータ外部の周辺装
置と前記CPU間でデータ転送を行う入出力手段を有する
ことを特徴とするシングルチップマイクロコンピュー
タ。
【請求項２】前記周辺選択信号の値に応じ、前記周辺装
置が出力する前記割り込み要求信号を前記外部端子から
出力する事を特徴とする特許請求の範囲第１項記載のシ
ングルチップマイクロコンピュータ。