JPH066358A - トークン制御方法およびその装置 - Google Patents
トークン制御方法およびその装置Info
- Publication number
- JPH066358A JPH066358A JP4163120A JP16312092A JPH066358A JP H066358 A JPH066358 A JP H066358A JP 4163120 A JP4163120 A JP 4163120A JP 16312092 A JP16312092 A JP 16312092A JP H066358 A JPH066358 A JP H066358A
- Authority
- JP
- Japan
- Prior art keywords
- token
- data
- execution condition
- transferred
- status
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Small-Scale Networks (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】トークン制御装置に関し、ホストCPUまたは
メモリから転送されてくる複数の連続したトークンの処
理を順に行う場合に、ターミナルCPUのステータスに
応じた実行フロー制御を行わせることを目的とする。 【構成】各トークンは、そのトークンの種別を示すトー
クンコードと、コマンドやパラメータ等のデータを格納
するデータフィールドとから構成され、バス1を介して
転送されてくる。尚、各トークンの前には、そのトーク
ンの実行条件をデータフィールドのデータとして格納す
る一種のトークンであるウェイトトークンが転送されて
くる。トークン解析保持回路3はそのトークンがウエイ
トトークンであった場合は、そのトークンのデータフィ
ールドのデータを、そのトークンの次に転送されてくる
トークンの実行条件であるとして保持する。実行条件判
断制御回路5は前記実行条件とステータスとを比較し、
両者が一致するまで、キュー2から内部回路へのトーク
ンの出力を停止させる。
メモリから転送されてくる複数の連続したトークンの処
理を順に行う場合に、ターミナルCPUのステータスに
応じた実行フロー制御を行わせることを目的とする。 【構成】各トークンは、そのトークンの種別を示すトー
クンコードと、コマンドやパラメータ等のデータを格納
するデータフィールドとから構成され、バス1を介して
転送されてくる。尚、各トークンの前には、そのトーク
ンの実行条件をデータフィールドのデータとして格納す
る一種のトークンであるウェイトトークンが転送されて
くる。トークン解析保持回路3はそのトークンがウエイ
トトークンであった場合は、そのトークンのデータフィ
ールドのデータを、そのトークンの次に転送されてくる
トークンの実行条件であるとして保持する。実行条件判
断制御回路5は前記実行条件とステータスとを比較し、
両者が一致するまで、キュー2から内部回路へのトーク
ンの出力を停止させる。
Description
【0001】
【産業上の利用分野】本発明はトークン制御方法および
その装置に係り、詳しくは、データフロー制御方式(デ
ータ駆動方式)でトークン(token )形式のデータ転送
を行う情報処理システムにおいて、端末のCPUに入力
される予め定められた形式のトークンの制御を行うため
に、端末のCPUのインターフェース部に設けられるト
ークンの制御装置およびその制御方法に関するものであ
る。
その装置に係り、詳しくは、データフロー制御方式(デ
ータ駆動方式)でトークン(token )形式のデータ転送
を行う情報処理システムにおいて、端末のCPUに入力
される予め定められた形式のトークンの制御を行うため
に、端末のCPUのインターフェース部に設けられるト
ークンの制御装置およびその制御方法に関するものであ
る。
【0002】近年、情報処理を高速化するために、DM
A制御方式(direct memory accesscontrol)の利用が
進められている。DMA制御方式においては、メモリと
外部装置の間のデータ転送をCPUを介して行うのでは
なく、CPUとは独立して動作するDMAコントローラ
を用いて、メモリと外部装置が直接データ転送を行うよ
うにしている。これによって、CPUはデータ転送に煩
わされることなくプログラムの処理を行うことができる
ため、データ転送に対する負荷の軽減分だけ高速にプロ
グラムの処理を行うことができるようになる。
A制御方式(direct memory accesscontrol)の利用が
進められている。DMA制御方式においては、メモリと
外部装置の間のデータ転送をCPUを介して行うのでは
なく、CPUとは独立して動作するDMAコントローラ
を用いて、メモリと外部装置が直接データ転送を行うよ
うにしている。これによって、CPUはデータ転送に煩
わされることなくプログラムの処理を行うことができる
ため、データ転送に対する負荷の軽減分だけ高速にプロ
グラムの処理を行うことができるようになる。
【0003】特に、図形処理や画像処理等の複雑なプロ
グラムを処理するシステムにおいては、DMA制御方式
を利用することがシステムの高速化を図る上で不可欠な
手段となっている。さらに、このようなシステムにおい
ては、コマンドやパラメータ等の全ての入出力データを
一貫したデータ列で表すことが可能なトークン形式のデ
ータ転送を行うデータフロー制御方式を用いることによ
り、システム全体を飛躍的に高速化することができる。
グラムを処理するシステムにおいては、DMA制御方式
を利用することがシステムの高速化を図る上で不可欠な
手段となっている。さらに、このようなシステムにおい
ては、コマンドやパラメータ等の全ての入出力データを
一貫したデータ列で表すことが可能なトークン形式のデ
ータ転送を行うデータフロー制御方式を用いることによ
り、システム全体を飛躍的に高速化することができる。
【0004】
【従来の技術】従来、1つのホスト(マスタ側)CPU
と複数のターミナル(スレーブ側)CPUおよびメモリ
から構成されるデータフロー制御方式のシステムにおい
ては、各ターミナルCPUのインターフェース部にバッ
ファ・レジスタが設けられている。このバッファ・レジ
スタは、ホストCPUまたはメモリからバスを介して転
送されてくる予め定められた形式のトークンを複数個格
納することができる。そして、各ターミナルCPUは、
バッファ・レジスタに格納された各トークンを順次読み
だしてその種別を判別し、判別結果に基づいて、そのト
ークンのデータ内容に従った動作(以下、トークン動作
という)を行うようになっている。
と複数のターミナル(スレーブ側)CPUおよびメモリ
から構成されるデータフロー制御方式のシステムにおい
ては、各ターミナルCPUのインターフェース部にバッ
ファ・レジスタが設けられている。このバッファ・レジ
スタは、ホストCPUまたはメモリからバスを介して転
送されてくる予め定められた形式のトークンを複数個格
納することができる。そして、各ターミナルCPUは、
バッファ・レジスタに格納された各トークンを順次読み
だしてその種別を判別し、判別結果に基づいて、そのト
ークンのデータ内容に従った動作(以下、トークン動作
という)を行うようになっている。
【0005】
【発明が解決しようとする課題】この場合、トークン動
作を開始可能な条件は各トークン毎に予め定められてい
る。そのため、各ターミナルCPUは、そのトークン動
作を開始可能な条件と自身のステータスとを比較判断
し、判断結果に従ってコマンドの起動やパラメータの設
定等のシーケンス制御を行う必要がある。
作を開始可能な条件は各トークン毎に予め定められてい
る。そのため、各ターミナルCPUは、そのトークン動
作を開始可能な条件と自身のステータスとを比較判断
し、判断結果に従ってコマンドの起動やパラメータの設
定等のシーケンス制御を行う必要がある。
【0006】すなわち、トークン動作が複雑な場合には
複雑なシーケンス制御を行うことになり、各ターミナル
CPUのマイクロプログラムやシーケンサが非常に複雑
なものになるという問題があった。
複雑なシーケンス制御を行うことになり、各ターミナル
CPUのマイクロプログラムやシーケンサが非常に複雑
なものになるという問題があった。
【0007】ところで、ホストCPUがトークンを転送
する度に、各ターミナルCPUに対してステータスをポ
ーリングする方法をとれば、各ターミナルCPUが上記
の動作を行う必要はなくなる。しかしながら、この場合
は、メモリから各ターミナルCPUへトークンを直接転
送することはできず、必ずホストCPUを介さなければ
ならない。すなわち、DMA制御方式を利用することが
できないため、システムの高速化を図ることができなく
なるという問題があった。
する度に、各ターミナルCPUに対してステータスをポ
ーリングする方法をとれば、各ターミナルCPUが上記
の動作を行う必要はなくなる。しかしながら、この場合
は、メモリから各ターミナルCPUへトークンを直接転
送することはできず、必ずホストCPUを介さなければ
ならない。すなわち、DMA制御方式を利用することが
できないため、システムの高速化を図ることができなく
なるという問題があった。
【0008】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、ホストCPUまたはメ
モリから転送されてくる複数の連続したトークンの中か
ら、ターミナルCPUのステータスに応じた任意のトー
クンを読み込むこと、すなわち、ホストCPUまたはメ
モリから転送されてくる複数の連続したトークンの処理
を順に行う場合に、ターミナルCPUのステータスに応
じた実行フロー制御を行わせることができるトークン制
御装置を、簡単な構成によって提供することにある。
れたものであって、その目的は、ホストCPUまたはメ
モリから転送されてくる複数の連続したトークンの中か
ら、ターミナルCPUのステータスに応じた任意のトー
クンを読み込むこと、すなわち、ホストCPUまたはメ
モリから転送されてくる複数の連続したトークンの処理
を順に行う場合に、ターミナルCPUのステータスに応
じた実行フロー制御を行わせることができるトークン制
御装置を、簡単な構成によって提供することにある。
【0009】
【課題を解決するための手段】図1は本発明の原理説明
図である。各トークンは、そのトークンの種別を示すト
ークンコードと、コマンドやパラメータ等のデータを格
納するデータフィールドとから構成され、ホスト側のマ
イクロプロセッサまたはメモリからバス1を介して転送
されてくる。尚、各トークンの前には、そのトークンの
実行条件をデータフィールドのデータとして格納する一
種のトークンであるウェイトトークンが転送されてく
る。
図である。各トークンは、そのトークンの種別を示すト
ークンコードと、コマンドやパラメータ等のデータを格
納するデータフィールドとから構成され、ホスト側のマ
イクロプロセッサまたはメモリからバス1を介して転送
されてくる。尚、各トークンの前には、そのトークンの
実行条件をデータフィールドのデータとして格納する一
種のトークンであるウェイトトークンが転送されてく
る。
【0010】キュー2は、バス1から各トークンを順次
格納し、格納した順に、スレーブ側のマイクロプロセッ
サ内部に1ワードづつ出力する。トークン解析保持回路
3は、キュー2から出力される各トークンのトークンコ
ードから、そのトークンがウエイトトークンであるかど
うかを判定する。そして、トークン解析保持回路3は、
ウエイトトークンであった場合は、そのトークンのデー
タフィールドのデータを、そのトークンの次に転送され
てくるトークンの実行条件であるとして保持する。
格納し、格納した順に、スレーブ側のマイクロプロセッ
サ内部に1ワードづつ出力する。トークン解析保持回路
3は、キュー2から出力される各トークンのトークンコ
ードから、そのトークンがウエイトトークンであるかど
うかを判定する。そして、トークン解析保持回路3は、
ウエイトトークンであった場合は、そのトークンのデー
タフィールドのデータを、そのトークンの次に転送され
てくるトークンの実行条件であるとして保持する。
【0011】ステータスレジスタ4は、スレーブ側のマ
イクロプロセッサのステータスを保持する。実行条件判
断制御回路5は、トークン解析保持回路3の保持してい
る前記実行条件と、ステータスレジスタ4が保持してい
るステータスとを比較し、両者が一致するまで、キュー
2からスレーブ側のマイクロプロセッサ内部へのトーク
ンの出力を停止させる。
イクロプロセッサのステータスを保持する。実行条件判
断制御回路5は、トークン解析保持回路3の保持してい
る前記実行条件と、ステータスレジスタ4が保持してい
るステータスとを比較し、両者が一致するまで、キュー
2からスレーブ側のマイクロプロセッサ内部へのトーク
ンの出力を停止させる。
【0012】
【作用】従って本発明によれば、スレーブ側のマイクロ
プロセッサのステータスと、トークン解析保持回路3の
保持している前記実行条件とが一致するまで、キュー2
からスレーブ側のマイクロプロセッサ内部へのトークン
の出力が停止される。そして、前記ステータスと前記実
行条件とが一致すると、キュー2からマイクロプロセッ
サ内部へトークンが出力される。
プロセッサのステータスと、トークン解析保持回路3の
保持している前記実行条件とが一致するまで、キュー2
からスレーブ側のマイクロプロセッサ内部へのトークン
の出力が停止される。そして、前記ステータスと前記実
行条件とが一致すると、キュー2からマイクロプロセッ
サ内部へトークンが出力される。
【0013】
【実施例】以下、本発明を具体化した一実施例を図2〜
図3に従って説明する。図2に、本実施例のトークンの
形式を示す。
図3に従って説明する。図2に、本実施例のトークンの
形式を示す。
【0014】1つのトークン21は、トークンコード2
1aとデータフィールド21bおよびEOT(end of t
oken)21cから構成されている。トークンコード21
aは1ワードのデータから成り、そのトークン21の種
別を識別するためのコードである。データフィールド2
1bは1ワード以上のデータから成り、各種のパラメー
タやコマンドまたはオペランドが設定されている。EO
T21cは予め定められた1ワードのデータ「1000
0000」から成り、1つのトークン21の終わりを示
す終了コードである。尚、トークンコード21aおよび
データフィールド21bの各データは、EOT21cと
同じデータにはならないように予め設定されている。
1aとデータフィールド21bおよびEOT(end of t
oken)21cから構成されている。トークンコード21
aは1ワードのデータから成り、そのトークン21の種
別を識別するためのコードである。データフィールド2
1bは1ワード以上のデータから成り、各種のパラメー
タやコマンドまたはオペランドが設定されている。EO
T21cは予め定められた1ワードのデータ「1000
0000」から成り、1つのトークン21の終わりを示
す終了コードである。尚、トークンコード21aおよび
データフィールド21bの各データは、EOT21cと
同じデータにはならないように予め設定されている。
【0015】各トークン21の前には、そのトークン2
1の実行条件をデータフィールド22bのデータとする
トークンであるウエイトトークン22が転送される。
尚、ウエイトトークン22のトークンコード22aは
「01111111」に予め定められている。
1の実行条件をデータフィールド22bのデータとする
トークンであるウエイトトークン22が転送される。
尚、ウエイトトークン22のトークンコード22aは
「01111111」に予め定められている。
【0016】図2は、各トークン21,22が、ウエイ
トトークンA→トークンA→ウエイトトークンB→トー
クンBの順で転送された場合の例である。ここで、トー
クンAのトークンコードは「00000001」、トー
クンBのトークンコードは「00000010」であ
る。また、トークンAの実行条件は「0000000
0」、トークンBの実行条件は「10100000」で
ある。従って、ウエイトトークンAのデータフィールド
はトークンAの実行条件である「00000000」、
ウエイトトークンBのデータフィールドはトークンBの
実行条件である「10100000」になっている。
トトークンA→トークンA→ウエイトトークンB→トー
クンBの順で転送された場合の例である。ここで、トー
クンAのトークンコードは「00000001」、トー
クンBのトークンコードは「00000010」であ
る。また、トークンAの実行条件は「0000000
0」、トークンBの実行条件は「10100000」で
ある。従って、ウエイトトークンAのデータフィールド
はトークンAの実行条件である「00000000」、
ウエイトトークンBのデータフィールドはトークンBの
実行条件である「10100000」になっている。
【0017】図3に、本実施例のトークン制御装置31
のブロック回路図を示す。トークン制御装置31はター
ミナルCPU32のインターフェース部に設けられてお
り、キュー(queue )33とEOT検出回路34とトー
クン解析回路35と実行条件保持レジスタ36とステー
タスレジスタ37および実行条件判断回路38から構成
される。
のブロック回路図を示す。トークン制御装置31はター
ミナルCPU32のインターフェース部に設けられてお
り、キュー(queue )33とEOT検出回路34とトー
クン解析回路35と実行条件保持レジスタ36とステー
タスレジスタ37および実行条件判断回路38から構成
される。
【0018】キュー33は、図示しないマスタCPUま
たはメモリからバス39を介して転送されてくる各トー
クンを順次格納する。そして、キュー33は、各トーク
ン21,22を格納した順に1ワードづつ、トークン制
御装置31の各回路34,35,36およびターミナル
CPU32の内部回路に出力する。すなわち、キュー3
3はFIFO型のバッファ・レジスタである。尚、キュ
ー33は、トークン解析回路35から指令信号dが出力
されている間、格納したトークン21,22の出力を停
止する。
たはメモリからバス39を介して転送されてくる各トー
クンを順次格納する。そして、キュー33は、各トーク
ン21,22を格納した順に1ワードづつ、トークン制
御装置31の各回路34,35,36およびターミナル
CPU32の内部回路に出力する。すなわち、キュー3
3はFIFO型のバッファ・レジスタである。尚、キュ
ー33は、トークン解析回路35から指令信号dが出力
されている間、格納したトークン21,22の出力を停
止する。
【0019】EOT検出回路34は、キュー33の出力
からEOTを検出すると、トークン解析回路35に検出
信号aを出力する。トークン解析回路35は、検出信号
aを入力すると、EOT検出回路34の検出したEOT
の次の1ワードをトークンコード21a,22aとして
入力し、ウェイトトークン22のトークンコード22a
「01111111」かどうかを判定する。そして、ト
ークン解析回路35は、EOTの次の1ワードがウェイ
トトークン22のトークンコード22aであると判定す
ると、実行条件保持レジスタ36に指令信号bを出力す
る。次に、トークン解析回路35は、検出信号aを入力
すると、実行条件判断回路38から指令信号cが出力さ
れるまでの間、キュー33に指令信号dを出力し続け
る。そして、トークン解析回路35は、指令信号cを入
力すると指令信号dの出力を停止する。
からEOTを検出すると、トークン解析回路35に検出
信号aを出力する。トークン解析回路35は、検出信号
aを入力すると、EOT検出回路34の検出したEOT
の次の1ワードをトークンコード21a,22aとして
入力し、ウェイトトークン22のトークンコード22a
「01111111」かどうかを判定する。そして、ト
ークン解析回路35は、EOTの次の1ワードがウェイ
トトークン22のトークンコード22aであると判定す
ると、実行条件保持レジスタ36に指令信号bを出力す
る。次に、トークン解析回路35は、検出信号aを入力
すると、実行条件判断回路38から指令信号cが出力さ
れるまでの間、キュー33に指令信号dを出力し続け
る。そして、トークン解析回路35は、指令信号cを入
力すると指令信号dの出力を停止する。
【0020】実行条件保持レジスタ36は、指令信号b
を入力すると、トークン解析回路35の判定したウェイ
トトークン22のトークンコード22aの次の1ワード
(ウェイトトークン22のデータフィールド22bのデ
ータ)を実行条件として格納し保持する。
を入力すると、トークン解析回路35の判定したウェイ
トトークン22のトークンコード22aの次の1ワード
(ウェイトトークン22のデータフィールド22bのデ
ータ)を実行条件として格納し保持する。
【0021】ステータスレジスタ37は、ターミナルC
PU32のステータスを格納して保持する。実行条件判
断回路38は、実行条件保持レジスタ36が保持してい
るデータと、ステータスレジスタ37が保持しているデ
ータが同じかどうかを判定する。すなわち、実行条件判
断回路38は、実行条件保持レジスタ36およびステー
タスレジスタ37が保持している各データの各ビットに
ついて、排他論理和をとる。そして、実行条件判断回路
38は、実行条件保持レジスタ36およびステータスレ
ジスタ37が保持している各データが同一であると判定
すると、トークン解析回路35に指令信号cを出力す
る。
PU32のステータスを格納して保持する。実行条件判
断回路38は、実行条件保持レジスタ36が保持してい
るデータと、ステータスレジスタ37が保持しているデ
ータが同じかどうかを判定する。すなわち、実行条件判
断回路38は、実行条件保持レジスタ36およびステー
タスレジスタ37が保持している各データの各ビットに
ついて、排他論理和をとる。そして、実行条件判断回路
38は、実行条件保持レジスタ36およびステータスレ
ジスタ37が保持している各データが同一であると判定
すると、トークン解析回路35に指令信号cを出力す
る。
【0022】次に、図2に示す各トークンの内、トーク
ンAから順次転送されてきた場合における、トークン制
御装置31の動作を順に説明する。 1)キュー33はトークンAのトークンコード21aか
ら順次格納して、格納した順に1ワードづつ出力する。
ンAから順次転送されてきた場合における、トークン制
御装置31の動作を順に説明する。 1)キュー33はトークンAのトークンコード21aか
ら順次格納して、格納した順に1ワードづつ出力する。
【0023】2)EOT検出回路34は、キュー33の
出力からトークンAのEOT21cを検出すると、トー
クン解析回路35に検出信号aを出力する。 3)トークン解析回路35は、検出信号aを入力する
と、トークンAのEOT21cの次の1ワードをトーク
ンコード22aとして入力し、ウェイトトークンのトー
クンコード22a「01111111」かどうかを判定
する。トークンAのEOTの次の1ワードはウェイトト
ークンBのトークンコード22aであるため、トークン
解析回路35は、実行条件保持レジスタ36に指令信号
bを出力する。
出力からトークンAのEOT21cを検出すると、トー
クン解析回路35に検出信号aを出力する。 3)トークン解析回路35は、検出信号aを入力する
と、トークンAのEOT21cの次の1ワードをトーク
ンコード22aとして入力し、ウェイトトークンのトー
クンコード22a「01111111」かどうかを判定
する。トークンAのEOTの次の1ワードはウェイトト
ークンBのトークンコード22aであるため、トークン
解析回路35は、実行条件保持レジスタ36に指令信号
bを出力する。
【0024】4)EOT検出回路34は、キュー33の
出力からウエイトトークンBのEOT22cを検出する
と、トークン解析回路35に検出信号aを出力する。 5)トークン解析回路35は、検出信号aを入力する
と、指令信号cを入力するまでの間、キュー33に指令
信号dを出力し続ける。
出力からウエイトトークンBのEOT22cを検出する
と、トークン解析回路35に検出信号aを出力する。 5)トークン解析回路35は、検出信号aを入力する
と、指令信号cを入力するまでの間、キュー33に指令
信号dを出力し続ける。
【0025】6)キュー33は、指令信号dを入力して
いる間、格納したトークンの出力を停止する。従って、
キュー33は、指令信号dを入力している間、トークン
Bの出力を停止する。
いる間、格納したトークンの出力を停止する。従って、
キュー33は、指令信号dを入力している間、トークン
Bの出力を停止する。
【0026】7)実行条件保持レジスタ36は、指令信
号bを入力すると、ウェイトトークンBのトークンコー
ド22aの次の1ワード(ウェイトトークンBのデータ
フィールド22bのデータ)をトークンBの実行条件と
して格納して保持する。
号bを入力すると、ウェイトトークンBのトークンコー
ド22aの次の1ワード(ウェイトトークンBのデータ
フィールド22bのデータ)をトークンBの実行条件と
して格納して保持する。
【0027】8)実行条件判断回路38は、実行条件保
持レジスタ36が保持しているデータ(トークンBの実
行条件)と、ステータスレジスタ37が保持しているデ
ータ(ターミナルCPU32のステータス)が同じかど
うかを判定する。
持レジスタ36が保持しているデータ(トークンBの実
行条件)と、ステータスレジスタ37が保持しているデ
ータ(ターミナルCPU32のステータス)が同じかど
うかを判定する。
【0028】そして、実行条件判断回路38は、トーク
ンBの実行条件とターミナルCPU32のステータスと
が同一であると判定すると、トークン解析回路35に指
令信号cを出力する。 9)トークン解析回路35は、指令信号cを入力する
と、指令信号dの出力を停止する。
ンBの実行条件とターミナルCPU32のステータスと
が同一であると判定すると、トークン解析回路35に指
令信号cを出力する。 9)トークン解析回路35は、指令信号cを入力する
と、指令信号dの出力を停止する。
【0029】10)キュー33は、指令信号dの出力が
停止されると、格納しているトークンの出力を再開す
る。従って、キュー33は内部回路にトークンBを出力
する。すると、内部回路は、トークンBのトークン動作
を行うことになる。
停止されると、格納しているトークンの出力を再開す
る。従って、キュー33は内部回路にトークンBを出力
する。すると、内部回路は、トークンBのトークン動作
を行うことになる。
【0030】11)EOT検出回路34がトークンBの
EOTを検出すると、上記2)からの動作と同様の動作
が繰り返される。 12)上記8)において、実行条件判断回路38が、ト
ークンBの実行条件とターミナルCPU32のステータ
スとが異なっていると判定すると、トークン解析回路3
5には指令信号cが出力されない。
EOTを検出すると、上記2)からの動作と同様の動作
が繰り返される。 12)上記8)において、実行条件判断回路38が、ト
ークンBの実行条件とターミナルCPU32のステータ
スとが異なっていると判定すると、トークン解析回路3
5には指令信号cが出力されない。
【0031】すると、トークン解析回路35は指令信号
dを出力し続け、キュー33はトークンBの出力を停止
し続ける。従って、内部回路にはトークンBが入力され
ず、トークンBのトークン動作は行われない。
dを出力し続け、キュー33はトークンBの出力を停止
し続ける。従って、内部回路にはトークンBが入力され
ず、トークンBのトークン動作は行われない。
【0032】そして、ターミナルCPU32のステータ
スが変化してトークンBの実行条件と同じになると、実
行条件判断回路38はトークン解析回路35に指令信号
cを出力する。すると、上記9)からの動作が行われ
る。
スが変化してトークンBの実行条件と同じになると、実
行条件判断回路38はトークン解析回路35に指令信号
cを出力する。すると、上記9)からの動作が行われ
る。
【0033】このように本実施例においては、各トーク
ンA,Bの実行条件をデータフィールド21bのデータ
とする各ウエイトトークンA,Bが、各トークンA,B
の前に転送されるようにトークンの形式を定めている。
また、上記のように簡単な構成のトークン制御装置31
を、ターミナルCPU32のインターフェース部に設け
ている。
ンA,Bの実行条件をデータフィールド21bのデータ
とする各ウエイトトークンA,Bが、各トークンA,B
の前に転送されるようにトークンの形式を定めている。
また、上記のように簡単な構成のトークン制御装置31
を、ターミナルCPU32のインターフェース部に設け
ている。
【0034】そして、ターミナルCPU32のステータ
スが各トークンA,Bの実行条件と同じであれば、その
各トークンA,BをターミナルCPU32の内部回路に
出力するようになっている。また、ターミナルCPU3
2のステータスが各トークンA,Bの実行条件と異なっ
ている場合は、ターミナルCPU32のステータスが変
化して各トークンA,Bの実行条件と同じになるまで、
各トークンA,BをターミナルCPU32の内部回路に
出力するのを停止する(すなわち、ウエイト状態を続け
る)ようになっている。
スが各トークンA,Bの実行条件と同じであれば、その
各トークンA,BをターミナルCPU32の内部回路に
出力するようになっている。また、ターミナルCPU3
2のステータスが各トークンA,Bの実行条件と異なっ
ている場合は、ターミナルCPU32のステータスが変
化して各トークンA,Bの実行条件と同じになるまで、
各トークンA,BをターミナルCPU32の内部回路に
出力するのを停止する(すなわち、ウエイト状態を続け
る)ようになっている。
【0035】従って、ホストCPUまたはメモリから転
送されてくる複数の連続したトークンの中から、ターミ
ナルCPU32のステータスに応じた任意のトークンを
ターミナルCPU32の内部回路に確実に出力すること
ができる。すなわち、ホストCPUまたはメモリから転
送されてくる複数の連続したトークンの処理を順に行う
場合に、ターミナルCPUのステータスに応じた実行フ
ロー制御を行わせることができる。
送されてくる複数の連続したトークンの中から、ターミ
ナルCPU32のステータスに応じた任意のトークンを
ターミナルCPU32の内部回路に確実に出力すること
ができる。すなわち、ホストCPUまたはメモリから転
送されてくる複数の連続したトークンの処理を順に行う
場合に、ターミナルCPUのステータスに応じた実行フ
ロー制御を行わせることができる。
【0036】その結果、ターミナルCPU32に複雑な
マイクロプログラムやシーケンサを設けることなく、複
雑なトークン動作を行うことができる。また、ホストC
PUがトークンを転送する度に各ターミナルCPUに対
してステータスをポーリングする必要がないため、DM
A制御方式を採用することができる。そのため、システ
ム全体を飛躍的に高速化することができる。
マイクロプログラムやシーケンサを設けることなく、複
雑なトークン動作を行うことができる。また、ホストC
PUがトークンを転送する度に各ターミナルCPUに対
してステータスをポーリングする必要がないため、DM
A制御方式を採用することができる。そのため、システ
ム全体を飛躍的に高速化することができる。
【0037】ところで、上記実施例においては、EOT
の次の1ワードをトークンコードに定めることにより、
EOTを検出することで間接的にトークンコードの検出
を行っている。しかし、本発明はこの方法に限定される
ものではなく、例えば、EOTを設けずに、トークンコ
ード自体を直接検出するようにしてもよい。
の次の1ワードをトークンコードに定めることにより、
EOTを検出することで間接的にトークンコードの検出
を行っている。しかし、本発明はこの方法に限定される
ものではなく、例えば、EOTを設けずに、トークンコ
ード自体を直接検出するようにしてもよい。
【0038】また、上記実施例においては、ウエイトト
ークン22のデータフィールド22bに、次に続くトー
クン21の実行条件のみを設定したが、その他の任意な
データを設定するようにしてもよい。この場合は、ウエ
イトトークン22のデータフィールド22bにおいて実
行条件のデータが設定される順番を予め定めおき、トー
クン解析回路35および実行条件保持レジスタ36が不
要なデータを読み飛ばすようにすればよい。
ークン22のデータフィールド22bに、次に続くトー
クン21の実行条件のみを設定したが、その他の任意な
データを設定するようにしてもよい。この場合は、ウエ
イトトークン22のデータフィールド22bにおいて実
行条件のデータが設定される順番を予め定めおき、トー
クン解析回路35および実行条件保持レジスタ36が不
要なデータを読み飛ばすようにすればよい。
【0039】
【発明の効果】以上詳述したように本発明によれば、ホ
ストCPUまたはメモリから転送されてくる複数のトー
クンの中から、ターミナルCPUのステータスに応じた
任意のトークンを読み込むことができるトークン制御装
置を、簡単な構成によって提供することができる優れた
効果がある。
ストCPUまたはメモリから転送されてくる複数のトー
クンの中から、ターミナルCPUのステータスに応じた
任意のトークンを読み込むことができるトークン制御装
置を、簡単な構成によって提供することができる優れた
効果がある。
【図1】本発明の原理説明図である。
【図2】本発明のトークンの形式を説明するための図で
ある。
ある。
【図3】本発明を具体化した一実施例の回路図である。
1 バス 2 キュー 3 トークン解析保持回路 4 ステータスレジスタ 5 実行条件判断制御回路
Claims (2)
- 【請求項1】 そのトークンの種別を示すトークンコー
ドと、コマンドやパラメータ等のデータを格納するデー
タフィールドとからなるデータ列であるトークンを、ホ
スト側のマイクロプロセッサまたはメモリからスレーブ
側のマイクロプロセッサにデータ転送する場合、各トー
クンの前にそのトークンの実行条件をデータフィールド
のデータとして格納する一種のトークンであるウェイト
トークンを転送し、スレーブ側のマイクロプロセッサ
は、転送されてきたウェイトトークンのデータフィール
ドである、そのウェイトトークンの次に転送されてくる
トークンの実行条件が、ステータスと同じであれば、そ
のウェイトトークンの次に転送されてくるトークンのコ
マンドやパラメータ等のデータに基づいてトークン動作
を行い、そのウェイトトークンの次に転送されてくるト
ークンの実行条件が、ステータスと異なっているなら
ば、そのウェイトトークンの次に転送されてくるトーク
ンの実行条件がステータスと同じになるまで、そのウェ
イトトークンの次に転送されてくるトークンのコマンド
やパラメータ等のデータに基づくトークン動作を行わな
いでウェイト状態を続けることを特徴とするトークン制
御方法。 - 【請求項2】 そのトークンの種別を示すトークンコー
ドと、コマンドやパラメータ等のデータを格納するデー
タフィールドとからなるトークンが、ホスト側のマイク
ロプロセッサまたはメモリからバス(1)を介して転送
されてくるときに、各トークンを順次格納し、格納した
順に、スレーブ側のマイクロプロセッサ内部に1ワード
づつ出力するキュー(2)と、 キュー(2)から出力される各トークンのトークンコー
ドから、そのトークンがウエイトトークンであるかどう
かを判定し、ウエイトトークンであった場合は、そのト
ークンのデータフィールドのデータを、そのトークンの
次に転送されてくるトークンの実行条件であるとして保
持するトークン解析保持回路(3)と、 スレーブ側のマイクロプロセッサのステータスを保持す
るステータスレジスタ(4)と、 トークン解析保持回路(3)の保持している前記実行条
件と、ステータスレジスタ(4)が保持しているステー
タスとを比較し、両者が一致するまで、キュー(2)か
らスレーブ側のマイクロプロセッサ内部へのトークンの
出力を停止させる実行条件判断制御回路(5)とを備え
たことを特徴とするトークン制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4163120A JPH066358A (ja) | 1992-06-22 | 1992-06-22 | トークン制御方法およびその装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4163120A JPH066358A (ja) | 1992-06-22 | 1992-06-22 | トークン制御方法およびその装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH066358A true JPH066358A (ja) | 1994-01-14 |
Family
ID=15767561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4163120A Withdrawn JPH066358A (ja) | 1992-06-22 | 1992-06-22 | トークン制御方法およびその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH066358A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012169800A (ja) * | 2011-02-14 | 2012-09-06 | Hitachi Industrial Equipment Systems Co Ltd | 通信システム |
-
1992
- 1992-06-22 JP JP4163120A patent/JPH066358A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012169800A (ja) * | 2011-02-14 | 2012-09-06 | Hitachi Industrial Equipment Systems Co Ltd | 通信システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0373291B1 (en) | Digital signal processor | |
US6070204A (en) | Method and apparatus for using universal serial bus keyboard to control DOS operations | |
JPH0332818B2 (ja) | ||
JP4642531B2 (ja) | データ要求のアービトレーション | |
US5129065A (en) | Apparatus and methods for interface register handshake for controlling devices | |
US20040230730A1 (en) | DMA request interrupt | |
JPH066358A (ja) | トークン制御方法およびその装置 | |
JPH11232211A (ja) | Dma制御装置及びdma制御方法 | |
KR920002830B1 (ko) | 다이렉트 메모리 액세스 제어장치 | |
US4979103A (en) | Data processing method and apparatus having plural bus interfaces | |
JP2990800B2 (ja) | 割込み処理装置 | |
JPS63228856A (ja) | 通信制御装置 | |
JPH0962633A (ja) | ネットワーク制御装置 | |
KR970002400B1 (ko) | 다중프로세서 인터럽트 요청기에서의 인터럽트 송신 및 완료 제어방법(Control scheme of interrupt go and done in a multiprocessor interrupt requester) | |
JPH10198524A (ja) | ハードディスク制御装置 | |
JPH0736806A (ja) | Dma方式 | |
JP2534314B2 (ja) | 半導体集積回路 | |
JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
JPS6356737B2 (ja) | ||
JP2560312B2 (ja) | 情報処理システム | |
JP2710219B2 (ja) | Dma制御装置 | |
JPS60205652A (ja) | Dma転送方式 | |
JPS5942331B2 (ja) | プロセツサソウチノセイギヨホウシキ | |
JPH06301632A (ja) | Dma制御装置および制御方法 | |
JPH04315252A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |