JPS60205652A - Ｄｍａ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の利用分野〕 本発明は、Ｄ　Ｍ　Ａ　（Ｄ　１ｒｅｃｔ、Ｍ　ｅｍｏ
ｒｙ　Ａ　ｃｃｅｓｓ）転送方式に関し、特にＣＰＵの
他の処理とＤＭＡ転送とを並行して行わせることが可能
なりＭＡ転転送式式関するものである。

〔発明の背景〕

近年、マイクロコンピュータを用いるシステムにおいて
は、ＣＰＵの処理をサポートする機能が拡大しており、
特にイメージ・データ処理を行うためには多量のデータ
をシステム・バスに転送する必要がある。このため、従
来よりＤＭＡ転送が用いられているが、ＤＭＡ転送を連
続して行うと、マイクロコンピュータをホールド（一時
動作停止）するので、マイクロコンピュータによる処理
、例えば演算、プログラム・リード／ライト、あるいは
入出力命令等が十分にできないという欠点がある。

第１図は、従来のコンピュータ・システムにおけるＤＭ
Ａ転送制御部のブロック図である。

１は処理装置、２はＤＭＡ転送機能を有する入出力アダ
プタ、４はメモリ装置を接続するメモリ・アダプタ、３
はシステム・バスである。ここで。

メモリ・アダプタ４は処理装置１からのアクセスによっ
て、メモリ制御信号を発生したり、また、ＤＭＡ転送時
にもメモリ制御信号を発生する回路を具備している。シ
ステム・バス３を介してこれらの処理装置ｌ、入出力ア
ダプタ２、およびメモリ・アダプタ４が接続される。

ＤＭＡ転送は、入出力アダプタ２のメモリ１８と、メモ
リ・アダプタ４との間でシステム・バス３を介して行わ
れる。これに先立ち、アダプタ２のＤＭＡ制御部１４か
らシステム・バス３を介して処理装置１のＤＭＡコント
ローラ７に対し、−Ｄ　Ｍ　Ａ転送要求信号１１を出力
すると、ＤＭＡコントローラ７はＣＰＵ５に対してＣＰ
Ｕホールド要求償号６を出力して、システム・バス３を
ＤＭＡ転送のために引き渡すことを要求する。ＣＰＵ５
がホールド状態となり、動作を停止すると、ＣＰＵ５か
らＤＭＡコントローラ７を対してＣＰＵホールド許可信
号８を返送する。ＤＭＡコントローラ７は。

システム・バス３を介してＤＭＡ転送許可信号１２をア
ダプタ２のＤＭＡ制御部１４に出方する・これニヨリ、
ＤＭＡ制御部１４が信号１５をメモリ制御部１６に送出
してこれを起動すると、メモリ制御部１６はメモリ制御
信号１７をメモリ１８に供給する。メモリ１８がメモリ
制御信号１７を受けると、メモリ１８のデータ・バス１
３とメモリ・アダプタ４のデータ・バス２０の間で、シ
ステム・バス３を介してデータの受け渡しが開始される
。この場合、メモリ・アダプタ４に接続されたメモリ装
置のアドレスは、処理袋ｆｉｌのＤＭＡコントローラ７
のアドレス・バス１０を介して出力され、システム・バ
ス３を経由してメモリ・アダプタ４のアドレス・バス１
９に入力される。

第２図は、第１図におけるシステム・バスの占有時間を
示す図である。

第１図に示す従来のＤＭＡ転送制御では、ＤＭＡ転送す
べきデータが、例えばイメージ・データのように多量に
ある場合、すべての転送が終了するまでは、入出力アダ
プタ２のＤＭＡ制御部１４から、例えば１バイトのデー
タを転送した後、直ちに次のＤＭＡ転送要求償号１１を
出力して、ＣＰ　ＴＪ５をホールドするため、ＣＰＵ５
は演算、プログラム・ライト／リードおよび入出力命令
等の処理を十分に行う時間がなくなってしまう。すなわ
ち、第２図に示すように、システム・バス３がＤＭＡ転
送に用いられる時間をｔｌとし、ＣＰＵ５の処理に用い
られる時間をｔｌとすると、従来のＤＭＡ転送では高速
にデータの受け渡しを行っていたため、ｔｌ＞ｔｌとな
ってしまう。つまり、ＣＰＵ５を使う処理１例えば演算
、プログラム・ライト／リード、入出力命令等の処理が
十分にできないφ 〔発明の目的〕 本発明の目的は、このような従来の欠点を解消し、ＤＭ
Ａ転送とＣＰＵによる処理を並行して行うことができ、
かつシステム・バス占有時間の割合を任意に変えること
ができる柔軟性の高いＤＭＡ転送方式を提供することに
ある。

〔発明の概要〕

上記目的を達成するために１本発明のＤＭＡ転送方式は
、ＤＭＡ転送制御手段からのＤＭＡ転送要求信号に従っ
てＣＰＵから転送許可信号を返送してＤＭＡ転送を行わ
せるコンピュータ・システム゛において、上記ＤＭＡ転
送制御手段にＤＭＡ転送要求間隔を制御する計数手段と
、該計数手段の計数出力によりＤＭＡ転送要求信号の送
出を制御する信号出力制御手段とを有し、ＣＰＵはＤＭ
Ａ転送許可信号を返送すると同時に上記計数手段が計数
すべき計数値をＤＭＡ転送制御手段に送出することに特
徴がある。

〔発明の実施例〕

以下１本発明の実施例を１図面により説明する。

第３図は１本発明の一実施例を示す入出力アダプタの内
部構成図である。

ＤＭＡ転送機能を有する入出力アダプタ２には、従来と
同じく、ＤＭＡ制御部１４と、メモリ制御部１６と、メ
モリ１８とが設けられる他に、デバイス選択部２２、命
令解析部２４、信号出力制御装置２６．計数装置２８お
よびレジスタ３０が新たに設けられる。

デバイス選択部２２は、処理装置１が入出力命令を発行
したとき、アドレスを監視して、デバイス番号を識別す
る機能を有している。

第４図は、処理装置が発行する入出力命令のフォーマッ
ト図である。

入出力命令は、ビット２１〜２１９の２０ビツトから構
成され、それらのうち、ビット２１はノベイトまたはワ
ード指定（Ｂｏｒｅ）、ビット２“〜２“はファンクシ
ョン指定（ＦＵＣ）、ビット２５〜２１４はデバイス番
号（Ｄ　Ｖ　Ｃ）を、それぞれ示して＆Ｎる。

デバイス選択部２２は、入出力命令のアドレス出力内容
（アドレスのビット２ｓ〜２１４）を監視し、自デバイ
スが処理装置１により選択されたか否かを判別する。

命令解析部２４は入出力命令のビット２１〜２４を検出
し、自デバイスに対して割り当てられたファンクション
指定を解析して判定する。命令解析方法の一例を説明す
る。先ず、入出力命令のビット２５〜２１４を調べて、
自デバイス番号であるか否かの判定を行う。自デバイス
番号でなければ何もしないが、もし自デバイス番号のと
きには、ビット２′〜２４を調べて、命令内容を解析す
る。これにより、命令解析された信号と、、ＩＯＲ／ｌ
０Ｗ（入出力装置リード／ライト）信号等を用いて、目
的の動作を行う。例えば、その命令がレジスタ３０への
セット命令であれば、データ・バス３１の内容を信号２
５でレジスタ３０にセットする。データ・バス３１の内
容は、ＤＭＡ転送とＣＰＵによるシステム・バス占有時
間の割合を決定するためのカウンタへのロード値である
。

信号出力制御装置２６は１例えばゲートを用いて構成さ
れた場合には、計数装置２８からの信号出力制御信号（
Ｐ）２７とＤＭＡ制御部１４からのＤＭＡ転送要求信号
（Ｐ　）３２とを入力してＮＡＮＤゲートで論理演算を
行い、出力にＤＭＡ転送要求信号（Ｎ）１１を与えるも
のである。

第５図は、第３図における計数装置の具体的構成図であ
る。

計数装置２８は、第５図に示すように、例えばカウンタ
２８１とフリップ・フロップ２８２とＮＡＮＤゲート２
８３とから構成されている。処理装置ｌからシステム・
バス３を介してＤＭＡ転送許可信号１２が到来すると、
カウンタ２８１にはレジスタ３０からの初期値がロード
（Ｌ　Ｄ）され、クロック（ＣＬ　Ｋ）によりカウント
・アップされる。カウント・アップは、キャリー出力（
ＲＣ）が与えられるまで続き。

キャリーが出力されると、カウンタ２８１はそのままの
状態を保持する。キャリーの出力は、フリップ・フロッ
プ２８２のＴ端子に入力され、フリップ・フロップ２８
２の信号出力制御信号２７を“Ｈｔｐにして、信号出力
をオンにする。また、それまで信号出力オン状態である
場合には、ＤＭＡ転送許可信号１２のリセット入力によ
り信号出力はオフになる。信号出力制御信号２７は、Ｄ
ＭＡ制御部１４から送出されるＤＭＡ転送要求償号３２
をシステム・バス３に出力させるか否かを制御する信号
である。レジスタ３０にセットされる値は、システムの
構成および状態によって変更されるもので、単一の入出
力アダプタのみ動作させる場合には、ＤＭＡ転送がシス
テム・バス３を占有する時間ｔ１を長くとれるので、レ
ジスタ３０へのセット・データ値を小さい値にしてカウ
ント時間を短かくし、処理装置ｌに対して間隔を置くこ
となく、転送要求信号１１を送出することかできる。し
かし、同時に多数の入出カナダブタを動作させる場合に
は、ＣＰＵがシステム・バス３を占有する時間ｔ２を長
くしなければならないため、レジスタ３０へのセット・
データ値を大きい値にしてカウント時間を長くし、処理
装置１に対して長い間隔を置いて転送要求１１を送出さ
せる。この値は、ソフトウェアによりプログラマブルに
設定されるが、現実的にソフトウェアで判定して設定す
ることが困難な場合には、コンピュータ・システム始動
前にあらかじめ設定しておくこともできる。

このように、本実施例では、ＤＭＡ転送で、例えば、１
バイトのデータを転送した後に、直ちに次のＤＭＡ転送
要求償号１１を出して、ＣＰＵをホールドすることなく
、ＤＭＡ転送後から次のＤＭＡ転送要求までの時間を制
御するプログラマブル計数装置２８とＤＭＡ転送要求償
号１１の出力を制御する信号出力制御装置２６を設けて
、ＤＭＡ転送によルシステム・バス占有時間とＣＰＵに
よるシステム・バス占有時間を制御している。

第６図は、第３図の入出力アダプタの動作タイム・チャ
ートである。

システム・バス３は、最初ＣＰＵにより占有されている
。先ず、入出力アダプタ２より処理装置１に対して、Ｄ
ＭＡ転送要求償号１１が送出されると、処理袋Ｗ１から
ＤＭＡ転送許可信号１２がＤＭＡ制御部１４および計数
装置２８に返送される。同時に、処理装置１からレジス
タ３０に計数装置２８の計数する値を入出力命令でセッ
トする。入出力命令は、これに先立ちデバイス選択部２
２でアドレスを識別し、自アダプタ２に対する命令であ
ることを判定したときは、命令解析部２４に命令の解析
を指示する。計数装置２８は、ＤＭＡ転送許可信号１２
によって、レジスタ３０の計数値を信号２９を通してロ
ードするとともに、制御信号２７を出力オフにする。

その後、レジスタ３０にセットされた値になるまで計数
装［２８がカウント動作すると、制御信号２７を出力オ
ンにする。信号出力制御装置２６は、ＤＭＡ制御部１４
からＤＭＡ転送要求償号３２が送られてきても、制御信
号２７が出力オフの場合は、ＤＭＡ転送要求償号１１を
出力せず、制御信号２７が出力オンの゛場合にのみ出力
する。

これによって１例えば１バイトのデータをＤＭＡ転送し
た後に、ＤＭＡ転送許可信号１２が到来すると、直ちに
次のＤＭＡ転送要求償号１１を出力せずに、計数装ｗ２
８がカウントを終了して制御信号２７が出力オンになる
まで、ＤＭＡ転送要求信号を出力しない。

第６図では、ＤＭＡ転送がシステム・バス３を占有する
時間ｔ１より、ＣＰＵがシステム・バス３を占有する時
間ｔ２の方を長くしている。この時間の割合は、レジス
タ３０に設定される計数値により制御される。したがっ
て、ＤＭＡ転送中に、ＣＰＵを使用する処理１例えば、
演算、プログラム・ライト／リード、入出力命令等を並
行して行うことができる。

なお、計数装置２８としてカウンタを用いる場合には、
ロード信号入力にＤＭＡ転送許可信号を入れ、クロック
入力には目的に合った周期の信号を入れ、キャリー出力
を制御信号２７にする。また、信号出力制御装置２６は
、ゲートを用いても、フリップ・フロップを用いてもよ
い。

第７図は、本発明の実施例を示すコンピュータ・システ
ムの全体ブロック図である。

第７図では、１つの処理装置に多数の入出力アダプタが
接続されており、負荷が大きい場合を表わしている。ア
ダプタ２は、入出力デバイス中のＤＭＡ転送機能を備え
た装置である。

第７図においては、システム・バス３を介して、処理袋
ｗ１、メモリ・アダプタ４、ＣＲＴアダプタ３３、グラ
フ・アダプタ３４、ＣＲＴディスプレイ３５、プリンタ
・アダプタ３６、プリンタ３７、フレキシブル・ディス
ク・アダプタ３８、フレキシブル・ディスク・ドライブ
３９．ディスク・アダプタ４０、ハード・ディスク・ド
ライブ４１、回線アダプタ４２、回線４３、ファクシミ
リ・アダプタ４４およびファクシミリ装置４５がそれぞ
れ接続されている。

ＤＭＡ機能を有するアダプタ２は、あらかじめ定められ
た入出力デバイスを表わしており、またメモリ・アダプ
タ４はメモリを内蔵する記憶装置を表わしている。プリ
ンタ・アダプタ３６はプリンタ３゛７に印刷させるため
のアダプタ、フレキシブル・ディスク・アダプタ３８は
、フレキシブル・ディスク・ドライブ３９を動作させる
ためのアダプタ、ディスク・アダプタ４０は、ディスク
・ドライブ４１を動作させるためのアダプタ、回線アダ
プタ４２は回線４３を通して通信するためのアダプタ、
ＣＲＴアダプタ３３はキャラクタをＣＲＴディスプレイ
３５に表示するためのアダプタ、グラフ・アダプタ３４
は、グラフをＣＲＴディスプレイ３５に表示するための
アダプタ、ファクシミリ・アダプタ３４はファクシミリ
装置４５を動作させるためのアダプタをそれぞれ表わし
ている。

各入出力デバイスが動作しているものとすると、例えば
プリンタ・アダプタ３６は、グラフ・アダプタ３４の中
のドツト・メモリのハードコピーをとるため、グラフ・
アダプタ３４からプリンタ・アダプタ３６にデータを転
送してプリンタ３７にプリントさせる。このとき、プリ
ンタ・アダプタ３６に対しである一定間隔でデータを転
送しないと、プリンタ３７のヘッドが停止してしまうお
それがある。すなわち、プリンタ３７へのデータ転送を
周期的に行う必要があるにもかかわらず、第７図の各入
出力デバイスがすべて動作しているため１例えば、アダ
プタ２とアダプタ４の間でＤＭＡ転送が行われると、Ｃ
ＰＵおよびその他のデバイスはシステム・バス３を使用
できず、何の動作もすることができない。このような場
合、ＣＰＵのソフトウェアによりアダプタ２のレジスタ
３０にセットする計数値を大きい値に設定し、ｃｐｕが
システム・バス３を占有する時間ｔ２の割合を大きくす
る。これにより、グラフ・アダプタ３４から、システム
・バス３を介してプリンタ・アダプタ３６に１周期的に
データを転送することができる。

他の例としては、第７図の回線アダプタ４２に対し、Ｃ
ＰＵから周期的にデータ転送の有無を見に行く場合があ
る。

ＣＰＵの処理には、演算（ＡＮＤ、ＯＲ，ＸＯＲ，ＮＯ
Ｔ、シフト、乗算、除算等）、プログラム・リード／ラ
イト（例えば、プログラム・ライトでは、アキュムレー
タの内容をメモリに格納し、プログラム・リードでは、
メモリの内容をアキュムレータにロードする）および入
出力命令（ＩＮ命令、ＯＵＴ命令）等がある。

このようにして、本実施例によれば、連続して数バイト
のデータをＤＭＡ転送せずに、例えば１バイトのデータ
を転送した後に必らずＣＰＵの処理を行う時間を与える
ので、見掛は上、ＤＭＡ転送とＣＰＵ処理が並行して実
行される。特に、第７図に示すように、単一のＣＰＵを
用いて、多くのアダプタが動作する場合には、１１より
もｔ２を大きくとることにより、見掛は上ＣＰＵがホー
ルドされずに、継続的に動作しているように見える。こ
の場合のＤＭＡ転送は、高速なデータ転送のためでなく
、ＣＰＵを使用しないで、ＣＰＵに代行してデータ転送
を行い、ＣＰＵの負担を軽減させるためのものであり、
プログラムの一部を代行していることになる６ 本発明は、グラフあるいはイメージ処理等に限定さ九な
いが、特にグラフやイメージでは、大容量のデータ転送
が行われるので、ｔ２の時間を長くとることにより、こ
のような場合でもＣＰＵ時間を確保することができ、効
果が大である。

〔発明の効果〕

以上説明したように、本発明によれば、ＤＭＡ転送にお
いて、例えば１バイトのデータを転送した後、次のＤＭ
Ａ転送要求信号を出力するまでの時間を制御することが
できるので、ＣＰＵのホールド時間を制御することがで
きる。つまり、システム・バスがＤＭＡ転送により占有
される時間と、ＣＰＵにより占有される時間を制御でき
るので、ＤＭＡ転送とＣＰＵを用いた演算、プログラム
・ライト／リード、入出力命令等の処理を並行して行わ
せることができる。そして１両者のシステム・バス占有
時間の比率を変えることができるので。

システムの柔軟性が向上する。

【図面の簡単な説明】

第１図は従来のＤＭＡ転送制御部のブロック図、第２図
は第１図におけるシステム・バスの占有時間を示す図、
第３図は本発明の一実施例を示す入出力アダプタの内部
構成図、第４図は処理装置が発行する入出力命令のフォ
ーマット図、第５図は第３図における計数装置の具体的
構成図、第６図は第３図の入出力アダプタの動作タイム
チャート、第７図は本発明の一実施例を示すコンピュー
タ。 システムの全体ブロック図である６ １：処理装置、２　：　ＤＭＡ転送機能を有するアダプ
タ、３ニジステム・バス、４：メモリ・アダプタ、５：
ＣＰＵ、７：ＤＭＡコントローラ、’１６：メモリ制御
部、１８：メモリ、２２：デバイス選択部。 ２４：命令解析部、２６：信号出力制御装置、２８：計
数装置、３０ニレジスタロ ７、゛・

Claims (1)

【特許請求の範囲】
1. （１）ＤＭＡ転送制御手段からのＤＭＡ転送要求信号に
   従ってＣＰＵから転送許可信号を返送してＤＭＡ転送を
   行わせるコンピュータ・システムにおいて、上Ｉｉ！　
   Ｄ　Ｍ　Ａ転送制御手段にＤＭＡ転送要求間隔を制御す
   る計数手段と、該計数手段の計数出力によりＤＭＡ転送
   要求信号の送出を制御する信号出力制御手段とを有し、
   ＣＰＵはＤＭＡ転送許可信号を返送すると同時に上記計
   数手段が計数す・べき計数値をＤＭＡ転送制御手段に送
   出することを特徴とするＤＭＡ転送方式。