JPS6226563A - バス要求制御回路 - Google Patents
バス要求制御回路Info
- Publication number
- JPS6226563A JPS6226563A JP16649585A JP16649585A JPS6226563A JP S6226563 A JPS6226563 A JP S6226563A JP 16649585 A JP16649585 A JP 16649585A JP 16649585 A JP16649585 A JP 16649585A JP S6226563 A JPS6226563 A JP S6226563A
- Authority
- JP
- Japan
- Prior art keywords
- transfer rate
- information
- bus request
- bus
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバス要求制御回路，轡に主記憶装置の書込みま
たは読出しにか＼わるパス要求制御回路に関する。
たは読出しにか＼わるパス要求制御回路に関する。
一般に情報処理システムは主記憶装置、演算装置、入出
力装置などのような複数台の論理装置から構成されてい
る。そしてこれらの論理装置の間を相互に接続して情報
の送受を行なうためにバスと呼ばれる信号線が設けられ
ている。このようなバスは２台の論理装置の間を専用と
して接続するものではなく、３台以上の論理装置の間で
互いに共用して情報の送受を行なうことができるように
構成されている。
力装置などのような複数台の論理装置から構成されてい
る。そしてこれらの論理装置の間を相互に接続して情報
の送受を行なうためにバスと呼ばれる信号線が設けられ
ている。このようなバスは２台の論理装置の間を専用と
して接続するものではなく、３台以上の論理装置の間で
互いに共用して情報の送受を行なうことができるように
構成されている。
したがって上記のようなバスは論理装置の数が多くなれ
ば必然的にその使用効率が向上するが。
ば必然的にその使用効率が向上するが。
逆に個々の論理装置が必要とするときに直ちにバスを確
保して情報の送受ができるとは限らないという欠点があ
る。
保して情報の送受ができるとは限らないという欠点があ
る。
上記のような欠点を改善するために谷論理装置に周期的
に一定の時間を割当てる方法や、各論理装置の特性に応
じてそれぞれ異なる時間を割当てる方法などが工夫され
ている０しかしながらのこれらの方法では送受すべき情
報の有無にか＼わシなくバスの割当てを行なうので、不
要な割当ても一律に行なわれるという欠点がある。
に一定の時間を割当てる方法や、各論理装置の特性に応
じてそれぞれ異なる時間を割当てる方法などが工夫され
ている０しかしながらのこれらの方法では送受すべき情
報の有無にか＼わシなくバスの割当てを行なうので、不
要な割当ても一律に行なわれるという欠点がある。
〔問題点を解決するための手段〕
本発明のバス要求制御回路は、主記憶装置および入出力
装置を含む複数台の論理装置を有する情報処理システム
において、前記主記憶装置からの読出し情報または前記
入出力装置か−ら前記主記憶装置への書込み情報を一時
記憶するバックアメモリを具備し、前記主記憶装置と前
記バックアメモリとの間の情報転送のレートを設定する
データを格納し、前記データを転送レートデータとして
送出する転送レート設定レジスタと、 前記転送レートデータを入力し、引続いてクロ。
装置を含む複数台の論理装置を有する情報処理システム
において、前記主記憶装置からの読出し情報または前記
入出力装置か−ら前記主記憶装置への書込み情報を一時
記憶するバックアメモリを具備し、前記主記憶装置と前
記バックアメモリとの間の情報転送のレートを設定する
データを格納し、前記データを転送レートデータとして
送出する転送レート設定レジスタと、 前記転送レートデータを入力し、引続いてクロ。
りによってカウントを継続してすべてのビットが論理値
”１”Ｋなりたときバス要求指示信号を送出する転送レ
ート指示カワンタと、前記読出し・情報または前記書込
み情報の転送を指示する転送モード信号または前記バス
要求指示信号を入力し、前記転送レートデータを前記転
送レート指示カヮンタに格納して前記転送レート指示カ
ウンタの動作の開始を指示するカウント開始信号を送出
するカウンタ制御部と、前記バス要求指示信号を入力し
、前記バッファメモリが送出する前記バックアメモリへ
の書込み可能を示す入力許可信号または前記バックアメ
モリからの読出し可能を示す出力許可信号に従ってバス
要求信号を送出するバス要求指示部と、を有して構成さ
れる。
”１”Ｋなりたときバス要求指示信号を送出する転送レ
ート指示カワンタと、前記読出し・情報または前記書込
み情報の転送を指示する転送モード信号または前記バス
要求指示信号を入力し、前記転送レートデータを前記転
送レート指示カヮンタに格納して前記転送レート指示カ
ウンタの動作の開始を指示するカウント開始信号を送出
するカウンタ制御部と、前記バス要求指示信号を入力し
、前記バッファメモリが送出する前記バックアメモリへ
の書込み可能を示す入力許可信号または前記バックアメ
モリからの読出し可能を示す出力許可信号に従ってバス
要求信号を送出するバス要求指示部と、を有して構成さ
れる。
以下、本発ｇＡＫよるバス要求制御回路について図面を
参照しながら説明する。
参照しながら説明する。
第２図は複数の論理装置から構成される情報処理システ
ムの一例を示すプロ、り図である。同図において主記憶
装置ｌ、演算装置２、および診断装置３はそれぞれメモ
リバス１００に接続されている。また入出力制御装置４
はメモリバス１００および入出力バス２００に同時に接
続されている。
ムの一例を示すプロ、り図である。同図において主記憶
装置ｌ、演算装置２、および診断装置３はそれぞれメモ
リバス１００に接続されている。また入出力制御装置４
はメモリバス１００および入出力バス２００に同時に接
続されている。
さらに入出力装置６．６ａおよび６ｂはそれぞれアダプ
タ５．５ａおよび５ｂを介して上記の入出力バス２００
に接続されている。したがって入出力制御装置４は入出
力バス２００に接続されたアダプタ５．５ａおよび５ｂ
を経由してそれぞれ入出力装置６．６ａおよび６ｂを制
御する。そしてアダプタ５．５ａおよび５ｂはそれぞれ
バス要求制御回路を含んで構成される。
タ５．５ａおよび５ｂを介して上記の入出力バス２００
に接続されている。したがって入出力制御装置４は入出
力バス２００に接続されたアダプタ５．５ａおよび５ｂ
を経由してそれぞれ入出力装置６．６ａおよび６ｂを制
御する。そしてアダプタ５．５ａおよび５ｂはそれぞれ
バス要求制御回路を含んで構成される。
第１図は本発明によるバス要求制御回路の一実施例を示
すプロ、り図である。同図においてバス要求制御回路１
０は転送レート設定レジスタ１１゜転送レート指示カウ
ンタ１２、カウンタ制御部１３およびバス要求指示部１
４から構成され、バッファメモリ２０および入出力バス
２００にそれぞれ接続されている０ 切替部３０は入出力バス２００を介して送られて来る主
記憶装置などからの読出し情報２０１およびデバイスバ
ス３００を介して送られて来る入出力装置から主記憶装
置などへ書込む書込み情報２０２を入力し、それらのい
ずれか−刀を書込みデータ２０３として送出する。
すプロ、り図である。同図においてバス要求制御回路１
０は転送レート設定レジスタ１１゜転送レート指示カウ
ンタ１２、カウンタ制御部１３およびバス要求指示部１
４から構成され、バッファメモリ２０および入出力バス
２００にそれぞれ接続されている０ 切替部３０は入出力バス２００を介して送られて来る主
記憶装置などからの読出し情報２０１およびデバイスバ
ス３００を介して送られて来る入出力装置から主記憶装
置などへ書込む書込み情報２０２を入力し、それらのい
ずれか−刀を書込みデータ２０３として送出する。
バックアメモリ２０は上記の書込みデータ２０３を入力
し、読出し指示（図示していない。）に従って読出しデ
ータ２０４を入出力バス２００またはデバイスバス３０
０に送出する。バッファメモＩＪ ２０はそれ自身への
書込みが可能なときには入力許可信号２０５を、それ自
身からの読出しが可能なときには出力許可信号２０６を
それぞれ送出する。
し、読出し指示（図示していない。）に従って読出しデ
ータ２０４を入出力バス２００またはデバイスバス３０
０に送出する。バッファメモＩＪ ２０はそれ自身への
書込みが可能なときには入力許可信号２０５を、それ自
身からの読出しが可能なときには出力許可信号２０６を
それぞれ送出する。
転送レート設定レジスタ１１は上記のバッファメモリ２
０を介して送受する読出し情報２０１または書込み情報
２０２の転送レートを規定する転送レート情報２１１を
入力して格納し、それを転送レートデータ２１２として
送出する０転送レート指示カウンタ１２はカウント開始
信７号２１４（後述する。）に従って上記の転送レート
データ２１２を入力し、セしてりｃｔ、りによってカウ
ントを継続してそれがオーバ７０−したときにバス要求
指示信号２１５を送出する０力ウンタ制御部１３は読出
し情報２０１または書込み情報２０２の転送を指示する
転送モード信号２１３がＯＮになりたときカウント開始
信号２１４を送出する。そのあと上記の転送モード信号
２１３がＯＮ状態にある間はバス要求指示信号２１５を
入力するとと罠上記のカウント開始信号２１４を送出す
る〇 バス要求指示部１４は上記のバス要求指示信号２１５ｉ
人力し、バッファメモリ２０に関する入力許可信号２０
５または出力許可信号２０６に従ってバス要求信号２１
６を送出する。
０を介して送受する読出し情報２０１または書込み情報
２０２の転送レートを規定する転送レート情報２１１を
入力して格納し、それを転送レートデータ２１２として
送出する０転送レート指示カウンタ１２はカウント開始
信７号２１４（後述する。）に従って上記の転送レート
データ２１２を入力し、セしてりｃｔ、りによってカウ
ントを継続してそれがオーバ７０−したときにバス要求
指示信号２１５を送出する０力ウンタ制御部１３は読出
し情報２０１または書込み情報２０２の転送を指示する
転送モード信号２１３がＯＮになりたときカウント開始
信号２１４を送出する。そのあと上記の転送モード信号
２１３がＯＮ状態にある間はバス要求指示信号２１５を
入力するとと罠上記のカウント開始信号２１４を送出す
る〇 バス要求指示部１４は上記のバス要求指示信号２１５ｉ
人力し、バッファメモリ２０に関する入力許可信号２０
５または出力許可信号２０６に従ってバス要求信号２１
６を送出する。
上記のようにして構成されたバス要求制御回路１０は制
御すべき入出力装置に対応する転送レート情報２１１を
入力し、読出し情報２０１または書込み情報２０２の転
送開始を指示する転送モードが設定されたときバッファ
メモリ２０に対する入力許可信号２０５または出力許可
信号２０６に従って上記の転送レート情報２１１が規定
する時間間隔でバス要求信号２１６を送出することを繰
返えす。
御すべき入出力装置に対応する転送レート情報２１１を
入力し、読出し情報２０１または書込み情報２０２の転
送開始を指示する転送モードが設定されたときバッファ
メモリ２０に対する入力許可信号２０５または出力許可
信号２０６に従って上記の転送レート情報２１１が規定
する時間間隔でバス要求信号２１６を送出することを繰
返えす。
以上、詳細に説明したように本発明のバス要求制御回路
によれば情報の転送要求が発生したときそれにか＼わる
入出力装置の特性に適合した転送レートでバス要求信号
を送出できるので、多数の論理装置が共用しているバス
を一輪理装置で専有することなく効率よく使用すること
ができるという効果がある。
によれば情報の転送要求が発生したときそれにか＼わる
入出力装置の特性に適合した転送レートでバス要求信号
を送出できるので、多数の論理装置が共用しているバス
を一輪理装置で専有することなく効率よく使用すること
ができるという効果がある。
本発明が解決しようとする問題点、換言すれば本発明の
目的は情報の送受が必要なときくその論理装置自身がバ
スを要求するようにして上記の欠点を改良したバス要求
制御回路を提供するととにある。
目的は情報の送受が必要なときくその論理装置自身がバ
スを要求するようにして上記の欠点を改良したバス要求
制御回路を提供するととにある。
第１図は本発明によるバス要求制御回路の一実施例を示
すブロック図、４２図は複数の論理装置から構成される
情報処理システムの一例を示すブロック図である。 １０・・・・・・バス要求制御回路、１１・・・・・・
転送レート設定レジスタ、１２・・・・・・転送レート
指示カウンタ、１３・・・・・・カウンタ制御部％ １
４・・・・・・バス要求＄１ｍ
すブロック図、４２図は複数の論理装置から構成される
情報処理システムの一例を示すブロック図である。 １０・・・・・・バス要求制御回路、１１・・・・・・
転送レート設定レジスタ、１２・・・・・・転送レート
指示カウンタ、１３・・・・・・カウンタ制御部％ １
４・・・・・・バス要求＄１ｍ
Claims (1)
- 【特許請求の範囲】 主記憶装置および入出力装置を含む複数台の論理装置を
有する情報処理システムにおいて、前記主記憶装置から
の読出し情報または前記入出力装置から前記主記憶装置
への書込み情報を一時記憶するバッファメモリを具備し
、 前記主記憶装置と前記バッファメモリとの間の情報転送
のレートを設定するデータを格納し、前記データを転送
レートデータとして送出する転送レート設定レジスタと
、 前記転送レートデータを入力し、引続いてクロックによ
ってカウントを継続してすべてのビットが論理値“１”
になったときバス要求指示信号を送出する転送レート指
示カウンタと、 前記読出し情報または前記書込み情報の転送を指示する
転送モード信号または前記バス要求指示信号を入力し、
前記転送レートデータを前記転送レート指示カウンタに
格納して前記転送レート指示カウンタの動作の開始を指
示するカウント開始信号を送出するカウンタ制御部と、 前記バス要求指示信号を入力し、前記バッファメモリが
送出する前記バッファメモリへの書込み可能を示す入力
許可信号または前記バッファメモリからの読出し可能を
示す出力許可信号に従つてバス要求信号を送出するバス
要求指示部と、を有することを特徴とするバス要求制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16649585A JPS6226563A (ja) | 1985-07-26 | 1985-07-26 | バス要求制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16649585A JPS6226563A (ja) | 1985-07-26 | 1985-07-26 | バス要求制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6226563A true JPS6226563A (ja) | 1987-02-04 |
Family
ID=15832426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16649585A Pending JPS6226563A (ja) | 1985-07-26 | 1985-07-26 | バス要求制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6226563A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110055444A1 (en) * | 2008-11-10 | 2011-03-03 | Tomas Henriksson | Resource Controlling |
| US8949845B2 (en) | 2009-03-11 | 2015-02-03 | Synopsys, Inc. | Systems and methods for resource controlling |
| WO2016039198A1 (ja) * | 2014-09-10 | 2016-03-17 | ソニー株式会社 | アクセス制御方法、バスシステム、および半導体装置 |
-
1985
- 1985-07-26 JP JP16649585A patent/JPS6226563A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110055444A1 (en) * | 2008-11-10 | 2011-03-03 | Tomas Henriksson | Resource Controlling |
| US8838863B2 (en) * | 2008-11-10 | 2014-09-16 | Synopsys, Inc. | Resource controlling with dynamic priority adjustment |
| US8949845B2 (en) | 2009-03-11 | 2015-02-03 | Synopsys, Inc. | Systems and methods for resource controlling |
| WO2016039198A1 (ja) * | 2014-09-10 | 2016-03-17 | ソニー株式会社 | アクセス制御方法、バスシステム、および半導体装置 |
| JPWO2016039198A1 (ja) * | 2014-09-10 | 2017-06-22 | ソニー株式会社 | アクセス制御方法、バスシステム、および半導体装置 |
| US11392517B2 (en) | 2014-09-10 | 2022-07-19 | Sony Group Corporation | Access control method, bus system, and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6226563A (ja) | バス要求制御回路 | |
| JPS6368957A (ja) | 情報処理装置におけるデ−タ転送方式 | |
| RU2639959C2 (ru) | Адаптер магистрального последовательного интерфейса мультиплексного канала информационного обмена | |
| JPS60205652A (ja) | Ｄｍａ転送方式 | |
| CA1309503C (en) | Selective receiver for each processor in a multiple processor system | |
| JP2674858B2 (ja) | 多重動作可能な機能付ｄｍａコントローラ | |
| JPH03156551A (ja) | Ｄｍａコントローラ装置 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPH0370816B2 (ja) | ||
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPS61166666A (ja) | 情報処理システム | |
| JPS6337454A (ja) | 非同期転送制御装置 | |
| JPS5960631A (ja) | デ−タ転送制御方式 | |
| JPH0512219A (ja) | プロセス転送方式 | |
| JPH0423159A (ja) | 共有メモリ装置 | |
| JPH01147763A (ja) | 端末集信装置の入出力制御方式 | |
| JPS60222951A (ja) | デ−タ転送方式 | |
| JPH02136949A (ja) | 入出力制御装置 | |
| JPS61249161A (ja) | バス制御方式 | |
| JPS6289157A (ja) | デ−タ転送方式 | |
| JPS6334653A (ja) | 情報処理装置のメモリアクセス方式 | |
| JPS63201810A (ja) | 情報処理システムの時刻方式 | |
| JPS59211125A (ja) | メモリ制御方式 | |
| JPS60123956A (ja) | メモリ書込装置 | |
| WO1993010499A1 (en) | Device for transmission of data |