JP2674858B2 - 多重動作可能な機能付ｄｍａコントローラ - Google Patents
多重動作可能な機能付ｄｍａコントローラInfo
- Publication number
- JP2674858B2 JP2674858B2 JP2085005A JP8500590A JP2674858B2 JP 2674858 B2 JP2674858 B2 JP 2674858B2 JP 2085005 A JP2085005 A JP 2085005A JP 8500590 A JP8500590 A JP 8500590A JP 2674858 B2 JP2674858 B2 JP 2674858B2
- Authority
- JP
- Japan
- Prior art keywords
- dma
- register
- holds
- address
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はDMAコントローラに関し、特に多重動作可
能な機能を持つDMAコントローラに関する。
能な機能を持つDMAコントローラに関する。
〔従来の技術〕 従来、この種のDMAコントローラは複数固有のDMAチヤ
ンネルと、DMA転送を行うアドレスを保持する１個のテ
ンポラリアドレスレジスタおよびDMA転送を行つた回数
を保持する１個のテンポラリワードカウンタレジスタを
備え、DMAサービスを行なつている。
ンネルと、DMA転送を行うアドレスを保持する１個のテ
ンポラリアドレスレジスタおよびDMA転送を行つた回数
を保持する１個のテンポラリワードカウンタレジスタを
備え、DMAサービスを行なつている。
上述した従来のDMAコントローラでは各DMAチヤンネル
が共有しているので、１つのDMAチヤンネルがサービス
中になると、そのチヤンネルのDMA動作が全て終了する
まで、他のDMAチヤンネルがサービスになれない。この
ため、他のDMAチヤンネルに接続しているI/Oコントロー
ラがこのDMAコントローラにDMAサービス要求を出して
も、先のDMAチヤンネルのサービスが終了するまで待た
されるため、I/Oコントローラの種類によつてはオーバ
ーランエラーとなる場合がある。そして、このオーバー
ランエラーを避けるために、プログラムで各チヤンネル
のDMAが競合してオーバーランエラーとならないように
制御しなければならないという欠点がある。
が共有しているので、１つのDMAチヤンネルがサービス
中になると、そのチヤンネルのDMA動作が全て終了する
まで、他のDMAチヤンネルがサービスになれない。この
ため、他のDMAチヤンネルに接続しているI/Oコントロー
ラがこのDMAコントローラにDMAサービス要求を出して
も、先のDMAチヤンネルのサービスが終了するまで待た
されるため、I/Oコントローラの種類によつてはオーバ
ーランエラーとなる場合がある。そして、このオーバー
ランエラーを避けるために、プログラムで各チヤンネル
のDMAが競合してオーバーランエラーとならないように
制御しなければならないという欠点がある。
この発明に係る多重動作可能な機能付DMAコントロー
ラは、独立したDMA転送を行う最初のアドレスを保持す
るベースアドレスレジスタと、データバスへ接続してベ
ースアドレスレジスタの保持する値に対して１回のDMA
転送毎に１ずつ変更した値を保持するカレントアドレス
レジスタと、アドレスバスへ接続してカレントアドレス
レジスタが保持している値を保持するテンポラリアドレ
スレジスタと、DMA転送の回数を保持するベースワード
カウントレジスタと、データバスへ接続して１回のDMA
転送毎にベースワードカウントレジスタが保持している
値より１ずつ減らした値を保持するカレントワードカウ
ントレジスタと、アドレスバスへ接続してカレントワー
ドアドレスレジスタが保持している値を保持するテンポ
ラリワードカウントレジスタとを複数のDMAチヤンネル
それぞれに備え、DMAコントローラを回転優先順位およ
び各DMAチヤンネルをシングルトランスファーモードに
プログラミングするものである。
ラは、独立したDMA転送を行う最初のアドレスを保持す
るベースアドレスレジスタと、データバスへ接続してベ
ースアドレスレジスタの保持する値に対して１回のDMA
転送毎に１ずつ変更した値を保持するカレントアドレス
レジスタと、アドレスバスへ接続してカレントアドレス
レジスタが保持している値を保持するテンポラリアドレ
スレジスタと、DMA転送の回数を保持するベースワード
カウントレジスタと、データバスへ接続して１回のDMA
転送毎にベースワードカウントレジスタが保持している
値より１ずつ減らした値を保持するカレントワードカウ
ントレジスタと、アドレスバスへ接続してカレントワー
ドアドレスレジスタが保持している値を保持するテンポ
ラリワードカウントレジスタとを複数のDMAチヤンネル
それぞれに備え、DMAコントローラを回転優先順位およ
び各DMAチヤンネルをシングルトランスファーモードに
プログラミングするものである。
この発明は各DMAチヤンネル毎に独立してDMA転送を行
なうことができる。
なうことができる。
図はこの発明に係る多重動作可能な機能付DMAコント
ローラの一実施例を示すブロツク図である。同図におい
て、１はデータバス、２はデータバスバツフア、３はモ
ードレジスタ、４はステータスレジスタ、５はコマンド
レジスタ、６はマスクレジスタ、７はリクエストレジス
タ、８は優先順位決定回路、９はアドレスバスバツフ
ア、10はホールドリクエスト信号線、11はアドレスバ
ス、12a〜12nはそれぞれ第1DMAリクエスト信号，第2DMA
リクエスト信号〜第nDMAリクエスト信号が入力する端
子、13はベースアドレスレジスタ、14はカレントアドレ
スレジスタ、15はアドレスを保持するテンポラリアドレ
スレジスタ、16はベースワードカウントレジスタ、17は
カレントワードカウントレジスタ、18はDMA転送を行な
つた回数を保持するランポラリワードカウントレジス
タ、19a〜19nはそれぞれベースアドレスレジスタ13,カ
レントアドレスレジスタ14,テンポラリアドレスレジス
タ15,ベースワードカウントレジスタ16,カレントワード
カウントレジスタ17およびテンポラリワードカウントレ
ジスタ18から構成した第1DMAチヤンネル〜第nDMAチヤン
ネルである。
ローラの一実施例を示すブロツク図である。同図におい
て、１はデータバス、２はデータバスバツフア、３はモ
ードレジスタ、４はステータスレジスタ、５はコマンド
レジスタ、６はマスクレジスタ、７はリクエストレジス
タ、８は優先順位決定回路、９はアドレスバスバツフ
ア、10はホールドリクエスト信号線、11はアドレスバ
ス、12a〜12nはそれぞれ第1DMAリクエスト信号，第2DMA
リクエスト信号〜第nDMAリクエスト信号が入力する端
子、13はベースアドレスレジスタ、14はカレントアドレ
スレジスタ、15はアドレスを保持するテンポラリアドレ
スレジスタ、16はベースワードカウントレジスタ、17は
カレントワードカウントレジスタ、18はDMA転送を行な
つた回数を保持するランポラリワードカウントレジス
タ、19a〜19nはそれぞれベースアドレスレジスタ13,カ
レントアドレスレジスタ14,テンポラリアドレスレジス
タ15,ベースワードカウントレジスタ16,カレントワード
カウントレジスタ17およびテンポラリワードカウントレ
ジスタ18から構成した第1DMAチヤンネル〜第nDMAチヤン
ネルである。
次に、上記構成による多重動作可能な機能付DMAコン
トローラの動作について説明する。まず、あらかじめ各
DMAチヤンネル19a〜19nがシングルトランスフアーモー
ドで、および回転優先順位で設定されていれば第1DMAリ
クエスト信号が入力すると第1DMAチヤンネル19aはサー
ビス中となる。このとき、他にサービス中のDMAチヤン
ネルがない場合、１回のDMAリクエスト信号に対し１回
のDMA動作を行い、第1DMAチヤンネル19aのテンポラリア
ドレスレジスタ15は＋１増加または−１減少し、テンポ
ラリワードカウントレジスタ17は−１減少すると同時
に、カレントアドレスレジスタ14およびカレントワード
カウントレジスタ17はそれぞれテンポラリアドレスレジ
スタ15またはテンポラリワードカウントレジスタ17と同
値に更新される。上述の動作を第1DMAチヤンネル19aの
テンポラリワードカウントレジスタ18が０になるまで繰
り返し、第1DMAチヤンネル19aのサービスは終了する。
ところで、この第1DMAチヤンネル19aがサービス中に他
のDMAチヤンネル、例えば第2DMAチヤンネル19bに第2DMA
リクエスト信号が入力すると、この第2DMAチヤンネル19
bもサービス中になる。そして回転優先順位が設定され
ているので、第1DMAチヤンネル19aがDMA動作実行中であ
ればそのDMA動作が終了した時点で、また次のDMAリクエ
ストを待つている状態であれば直ちに、第2DMAチヤンネ
ル19bがDMA動作を実行し、第2DMAチヤンネル19bのテン
ポラリアドレスレジスタ15、テンポラリワードカウント
レジスタ18、カレントアドレスレジスタ14およびカレン
タワードカウントレジスタ17がそれぞれ更新される。こ
のように、１つのDMAチヤンネルサービス中であつても
そのDMAサービスが終了するまで待たされることなくサ
ービスを受けることができ、DMAは多重化されて動作す
る。
トローラの動作について説明する。まず、あらかじめ各
DMAチヤンネル19a〜19nがシングルトランスフアーモー
ドで、および回転優先順位で設定されていれば第1DMAリ
クエスト信号が入力すると第1DMAチヤンネル19aはサー
ビス中となる。このとき、他にサービス中のDMAチヤン
ネルがない場合、１回のDMAリクエスト信号に対し１回
のDMA動作を行い、第1DMAチヤンネル19aのテンポラリア
ドレスレジスタ15は＋１増加または−１減少し、テンポ
ラリワードカウントレジスタ17は−１減少すると同時
に、カレントアドレスレジスタ14およびカレントワード
カウントレジスタ17はそれぞれテンポラリアドレスレジ
スタ15またはテンポラリワードカウントレジスタ17と同
値に更新される。上述の動作を第1DMAチヤンネル19aの
テンポラリワードカウントレジスタ18が０になるまで繰
り返し、第1DMAチヤンネル19aのサービスは終了する。
ところで、この第1DMAチヤンネル19aがサービス中に他
のDMAチヤンネル、例えば第2DMAチヤンネル19bに第2DMA
リクエスト信号が入力すると、この第2DMAチヤンネル19
bもサービス中になる。そして回転優先順位が設定され
ているので、第1DMAチヤンネル19aがDMA動作実行中であ
ればそのDMA動作が終了した時点で、また次のDMAリクエ
ストを待つている状態であれば直ちに、第2DMAチヤンネ
ル19bがDMA動作を実行し、第2DMAチヤンネル19bのテン
ポラリアドレスレジスタ15、テンポラリワードカウント
レジスタ18、カレントアドレスレジスタ14およびカレン
タワードカウントレジスタ17がそれぞれ更新される。こ
のように、１つのDMAチヤンネルサービス中であつても
そのDMAサービスが終了するまで待たされることなくサ
ービスを受けることができ、DMAは多重化されて動作す
る。
以上詳細に説明したように、この発明に係る多重動作
可能な機能付DMAコントローラによれば、独立したDMA転
送を行う最初のアドレスを保持するベースアドレスレジ
スタと、データバスへ接続してベースアドレスレジスタ
の保持する値に対して１回のDMA転送毎に１ずつ変更し
た値を保持するカレントアドレスレジスタと、アドレス
バスへ接続してカレントアドレスレジスタが保持してい
る値を保持するテンポラリアドレスレジスタと、DMA転
送の回数を保持するベースワードカウントレジスタと、
データバスへ接続して１回のDMA転送毎にベースワード
カウントレジスタが保持している値より１ずつ減らした
値を保持するカレントワードカウントレジスタと、アド
レスバスへ接続してカレントワードアドレスレジスタが
保持している値を保持するテンポラリワードカウントレ
ジスタとを複数のDMAチヤンネルそれぞれに備えること
により、１つのDMAチヤンネルがシングルトランスフア
ーモードでサービス中であつても、そのチヤンネルが実
際にDMA動作を行つてない期間に他のDMAチヤンネルがサ
ービス中になることができ、また実際にDMA動作を行な
うことができるため、DMAサービス要求を行うI/Oコント
ローラがオーバーランエラーとなる種類のものであつて
もプログラムで制御する必要がないので、システムの処
理スピードが向上し、プログラムも簡素にできるなどの
効果がある。
可能な機能付DMAコントローラによれば、独立したDMA転
送を行う最初のアドレスを保持するベースアドレスレジ
スタと、データバスへ接続してベースアドレスレジスタ
の保持する値に対して１回のDMA転送毎に１ずつ変更し
た値を保持するカレントアドレスレジスタと、アドレス
バスへ接続してカレントアドレスレジスタが保持してい
る値を保持するテンポラリアドレスレジスタと、DMA転
送の回数を保持するベースワードカウントレジスタと、
データバスへ接続して１回のDMA転送毎にベースワード
カウントレジスタが保持している値より１ずつ減らした
値を保持するカレントワードカウントレジスタと、アド
レスバスへ接続してカレントワードアドレスレジスタが
保持している値を保持するテンポラリワードカウントレ
ジスタとを複数のDMAチヤンネルそれぞれに備えること
により、１つのDMAチヤンネルがシングルトランスフア
ーモードでサービス中であつても、そのチヤンネルが実
際にDMA動作を行つてない期間に他のDMAチヤンネルがサ
ービス中になることができ、また実際にDMA動作を行な
うことができるため、DMAサービス要求を行うI/Oコント
ローラがオーバーランエラーとなる種類のものであつて
もプログラムで制御する必要がないので、システムの処
理スピードが向上し、プログラムも簡素にできるなどの
効果がある。
図はこの発明に係る多重動作可能な機能付DMAコントロ
ーラの一実施例を示すブロツク図である。 １……データバス、２……データバスバツフア、３……
モードレジスタ、４……ステータスレジスタ、５……コ
マンドレジスタ、６……マスクレジスタ、７……リクエ
ストレジスタ、８……優先順位決定回路、９……アドレ
スバスバツフア、10……ホールドリクエスト信号線、11
……アドレスバス、12a〜12n……端子、13……ベースア
ドレスレジスタ、14……カレントアドレスレジスタ、15
……テンポラリアドレスカウンタ、16……ベースワード
カウントレジスタ、17……カレントワードカウントレジ
スタ、18……テンポラリワードカウントレジスタ、19a
〜19n……第1DMAチヤンネル〜第nDMAチヤンネル。
ーラの一実施例を示すブロツク図である。 １……データバス、２……データバスバツフア、３……
モードレジスタ、４……ステータスレジスタ、５……コ
マンドレジスタ、６……マスクレジスタ、７……リクエ
ストレジスタ、８……優先順位決定回路、９……アドレ
スバスバツフア、10……ホールドリクエスト信号線、11
……アドレスバス、12a〜12n……端子、13……ベースア
ドレスレジスタ、14……カレントアドレスレジスタ、15
……テンポラリアドレスカウンタ、16……ベースワード
カウントレジスタ、17……カレントワードカウントレジ
スタ、18……テンポラリワードカウントレジスタ、19a
〜19n……第1DMAチヤンネル〜第nDMAチヤンネル。
Claims (1)
- 【請求項１】マイクロコンピュータシステムで使用する
DMAコントローラにおいて、 独立したDMA転送を行う最初のアドレスを保持するベー
スアドレスレジスタと、 データバスへ接続して前記ベースアドレスレジスタの保
持する値に対して１回のDMA転送毎に１ずつ変更した値
を保持するカレントアドレスレジスタと、 アドレスバスへ接続して前記カレントアドレスレジスタ
が保持している値を保持するテンポラリアドレスレジス
タと、 前記DMA転送の回数を保持するベースワードカウントレ
ジスタと、 前記データバスへ接続して１回のDMA転送毎に前記ベー
スワードカウントレジスタが保持している値より１ずつ
減らした値を保持するカレントワードカウントレジスタ
と、 前記アドレスバスへ接続して前記カレントワードアドレ
スレジスタが保持している値を保持するテンポラリワー
ドカウントレジスタと を複数のDMAチヤンネルそれぞれに備え、 前記DMAコントローラを回転優先順位および各DMAチヤン
ネルをシングルトランスファーモードにプログラミング
することを特徴とする多重動作可能な機能付DMAコント
ローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2085005A JP2674858B2 (ja) | 1990-04-02 | 1990-04-02 | 多重動作可能な機能付ｄｍａコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2085005A JP2674858B2 (ja) | 1990-04-02 | 1990-04-02 | 多重動作可能な機能付ｄｍａコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03286354A JPH03286354A (ja) | 1991-12-17 |
| JP2674858B2 true JP2674858B2 (ja) | 1997-11-12 |
Family
ID=13846617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2085005A Expired - Fee Related JP2674858B2 (ja) | 1990-04-02 | 1990-04-02 | 多重動作可能な機能付ｄｍａコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674858B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2624989B2 (ja) * | 1988-02-19 | 1997-06-25 | 株式会社日立製作所 | データ転送制御装置 |
-
1990
- 1990-04-02 JP JP2085005A patent/JP2674858B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03286354A (ja) | 1991-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60112164A (ja) | ダイナミツクに変更可能な割込み優先回路 | |
| US5031097A (en) | Direct memory access controller | |
| JP2674858B2 (ja) | 多重動作可能な機能付ｄｍａコントローラ | |
| JPS6242306B2 (ja) | ||
| JPS6215899B2 (ja) | ||
| JP2689523B2 (ja) | Ｄｍａ転送装置 | |
| JPH05282242A (ja) | バス制御方式 | |
| JP2579008B2 (ja) | 時分割マルチタスク実行装置 | |
| JPS6226563A (ja) | バス要求制御回路 | |
| JPS6336021B2 (ja) | ||
| JP3025287B2 (ja) | Ｄｍａ制御方式 | |
| JP3678537B2 (ja) | データ転送方法及び装置 | |
| JPH06119287A (ja) | データ転送システム | |
| JPH02294755A (ja) | データ処理装置 | |
| JP2601937B2 (ja) | Ｄｍａコントローラ | |
| JPS62219153A (ja) | Ｄｍａコントロ−ラ | |
| JPH0426744B2 (ja) | ||
| JPH02136949A (ja) | 入出力制御装置 | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPH04346150A (ja) | データ転送処理システム | |
| JPS6324349A (ja) | メモリアクセス装置 | |
| JPH04236648A (ja) | 直接メモリアクセス制御装置 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPS59211125A (ja) | メモリ制御方式 | |
| JPS60153655A (ja) | 入出力デ−タ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |