JPS6368957A - 情報処理装置におけるデ−タ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、中央処理装置と複数の入出力制御装置とを
接続する共通バスと、前記中央処理装置内の演算装置と
主記憶装置とを接続するプロセッサバスとを有し、前記
プロセッサバスのデータ幅が前記共通バスのデータ幅よ
り広い情報処理装置、特に情報処理装置内に、入出力制
御装置として磁気ディスク装置等のように多量のデータ
を高速度で且つ一定周期を保って送受する装置が存在す
る場合に適用して好適な情報処理装置におけるデータ転
送方式に関する。

〔従来の技術〕

一般に、磁気ディスク装置等のように多量のデータを高
速度で且つ一定周期を保って送受する装置を包含した情
報処理装置にあっては、共通バスのデータ転送速度は、
磁気ディスク装置のデータ転送速度より速いことが要求
され、また共通バスに接続される他の入出力制御装置が
データ転送中であっても磁気ディスク装置と主記憶装置
間のデータ転送においてオーバランを生じないことが要
求されている。

ところで、従来の情報処理装置におけるデータ転送方式
としては、第２図に示す構成を有するものが知られてい
る。

すなわち、共通バス１に、ディスプレイ２及び磁気ディ
スク装置３にそれぞれ接続された入出力制御装置として
のディスプレイコントローラ４及び磁気ディスクコント
ローラ５が接続され、この共通バス１に、チャネルを構
成するバス結合装置６を介して少なくとも演算装置７及
び主記憶装置８がプロセッサバス９で接続された中央処
理装置１０のプロセッサバス９が接続されている。ここ
で、共通バス１はそのデータ幅が１６ビツトに選定され
、プロセッサバス９はそのデータ幅が３２ピントに設定
されている。

この構成を使用して磁気ディスク装置３内のデータを中
央処理装置１０の主記憶装置８にローディングする際の
データ転送は、以下の手順に従って行われる。

（１）中央処理装置１０の演算装置７で、磁気ディスク
コントローラ５内の制御レジスタに対して、プロセッサ
バス９、バス結合装置６及び共通バスｌを経由して、主
記憶装置８における転送先の領域の先頭アドレス、転送
バイト数、制御情報等のデータを書込む。

（２）　　このようにして制御レジスタにデータが書込
まれた磁気ディスクコントローラ５は、制御レジスタに
書込まれれたデータに基づいて磁気ディスク装置３から
該当するデータを読出すと共に、共通バス１の使用権獲
得動作を開始し、使用権が得られると、共通バス１に主
記憶装置８のアドレス信号、制御信号（書込信号等）を
出力し、データ転送が終了するまで待機する。

（３）　　このように、磁気ディスクコントローラ５か
ら主記憶装置８のアドレス信号が出力され、これがバス
結合装置６に受けられると、このバス結合装置６は、演
算装置７にボルト指令を出力し、これによって演−算装
置７が所定の演算処理を停止してボルト状態となると、
プロセッサバス９に対して共通バスｌより受けたデータ
（１６ビツト）、アドレス信号及び制御信号等を出力し
、主記憶装置８がこれらの情報の書込みを終了するまで
待機する。

（４）その後、主記憶装置８での情報書込みが終了し、
このことをバス結合装置６で検知すると、この六ス結合
装置６から共通バス１に対して転送終了信号を出力し、
この転送終了信号を磁気ディスクコントローラ５が受信
すると、共通バス１のアクセスを終了し、共通バス１の
使用権を放棄すると共に、主記憶装置８のアドレスカウ
ンタのインクリメント及び転送バイトカウンタのディク
リメントを行い次のデータ伝送に備える。

（５）　　このように、磁気ディスクコントローラ５が
共通バス１に対する使用権を放棄することによってバス
結合装置６が自身に対する共通バス１からのアクセスが
終了したことを検知すると、プロセッサバス９の使用を
終了し、演算装置７のボルト指令を解除する。

そして、上記（２）〜（５）の動作が磁気ディスクコン
トローラ５の制御レジスタに格納された転送バイトカウ
ンタの内容が零となるまで繰り返される。

〔発明が解決しようとする問題点〕

しかしながら、上記従来の情報処理装置におけるデータ
転送方式にあっては、磁気ディスクコントローラによる
共通バスの使用権が演算装置がボルト状態となってから
プロセッサハスを介しての主記憶装置へのデータ転送が
終了するまでの間維持されるので、共通バスのハス占有
時間が長くなり、しかもプロセッサバスのデータ幅が３
２ビツトあっても共通バスのデータ幅が１６ビツトであ
れば、１回のデータ転送は１６ビツトであるので、プロ
セッサハスの能力の半分しか使用できず、ハス使用効率
が低く、したがって、情報処理装置内に磁気ディスク装
置等の多量のデータを高速度で送受する必要がある装置
を包含しているときには、他の入出力制御装置による共
通ハスの使用が制限されることになり、情報処理装置全
体の処理速度が低下するという問題点があった。

そこで、この発明は、上記従来例の問題点に着目してな
されたものであり、共通ハスに対する使用権を、プロセ
ッサハスでのデータ転送の終了まで維持する必要がなく
共通バス占有時間を短縮することが可能で、且つプロセ
ッサハスと共通バスとでデータ幅に相異があってもハス
使用効率を向−トさせることが可能な情報処理装置にお
けるデータ転送方式を提供することを目的としている。

〔問題点を解決するための手段〕

上記目的を達成するために、この発明は、中央処理装置
と複数の入出力制御装置とを接続する共通ハスと、前記
中央処理装置内の演算装置と主記憶装置とを接続するプ
ロセッサハスとを有し、前記プロセッサハスのデータ幅
が前記共通バスのデータ幅より広い情報処理装置におい
て、前記入出力制御装置が、共通ハスのマスタとして当
該入出力制御装置及び前記主記憶装置間のデータ転送手
段のみを有する第１の入出力制御装置と、上記データ転
送手段及び共通バス固有のアドレス付けされて当該共通
バスからのアクセスにより共通ハスのスレーブとしてデ
ータを受信するデータ受信手段を有する第２の入出力制
御装置とで構成され、 前記共通バス及びプロセッサバスの相互間でアクセス可
能な第１のチャネルと、 前記主記憶装置からの各種データを一時記憶するための
レジスタ、該レジスタと前記主記憶装置及び前記第２の
入出力制御装置との間のデータ転送手段、共通バス固有
のアドレス付けされて共通ハスからのアクセスにより共
通バスのスレーブとしてデータを受信し、これを前記レ
ジスタに格納するデータ受信手段及び共通ハスとプロセ
ッサハスとの間のデータ統合及び分割を行うデータファ
ネリング手段を有する第２のチャネルとを備え、低速の
データ転送は、前記第１の入出力制御装置と第１のチャ
ネルとを使用して実行し、高速のデータ転送は、前記第
２のチャネルでデータファネリングを行い、且つ主記憶
装置から第２の入出力制御装置への転送時には第２のチ
ャネルをマスタとし第２の入出力制御装置をスレーブと
してデータ転送を行い、その逆転送時には第２の入出力
制御装置をマスタとし第２のチャネルをスレーブとして
データ転送を行うことを特徴としている。

〔作用〕

この発明においては、共通ハスとプロセッサハスとの間
に、通常のデータ転送手段を有する第１チヤネルと、こ
れとは独立して主記憶装置及び第２の入出力制御装置と
の間でデータ転送が可能なレジスタを有すると共に共通
ハス及びプロセッサバス間のデータファネリングが可能
な第２のチャネルとを設け、且つ第２のチャネルに対応
して複数の入出力制御装置の一部に、共通バス固有のア
ドレス付けがされて共通ハスからのアクセスにより共通
バスのスレーブとしてデータを受信するデータ受信手段
を有する第２の入出力制御装置を構成し、この第２の入
出力制御装置と主記憶装置との間でのデータ転送時には
、そのデータ転送を前記第２のチャネルを介して行うこ
とにより、この第２のチャネルのデータファネリング手
段によるデータの統合又は分割を行うことができるので
、プロセッサバス使用効率を向上することができると共
に、第２のチャネルのレジスタを介して主記憶装置及び
第２の入出力制御装置間のデータ転送を行うので、プロ
セッサバスと共通バスとを分離して使用することが可能
となり、バス占有時間を短縮することができる。

〔実施例〕

以下、この発明の実施例を図面に基づいて説明する。

第１図はこの発明の一実施例を示すブロック図である。

図中、１は共通バス、２はディスプレイ、３は磁気ディ
スク装置、４は第１の入出力制御装置としてのディスプ
レイコントローラ、６は第１のチャネルとしてのバス結
合装置、７は演算装置、８は主記憶装置、９はプロセッ
サバス、１０は中央処理装置であって、これらの構成は
前記第２図の従来例と同様の構成を有し、これらについ
ての詳細説明はこれを省略する。

一方、磁気ディスク装置３と共通バス１との間には、第
２の入出力制御装置としての磁気ディスクコントローラ
１１が介装されている。この磁気ディスクコントローラ
１１は、共通バス１のマスタとしてこれと主記憶装置と
の間のデータ転送手段１２と、共通バス固有のアドレス
付けされてその共通バス１からのアクセスにより共通バ
ス１のスレーブとしてデータを受信するデータ受信手段
１３とを少なくとも有する。

また、共通バス１及びプロセッサバス９間には、バス結
合装置６と並列に第２のチャネルを構成するバス間チャ
ネル装置１４が介装されている。このバス間チャネル装
置１４は、内部にデータを一時記憶するレジスタ１５を
有すると共に、プロセッサバス９のマスタとしてそのプ
ロセッサバス９の主記憶装置８とレジスタ１５との間の
データ転送を行うＤＮＡ機能を有するデータ転送手段１
６、共通バス１のマスタとしてレジスタ１５と磁気ディ
スクコントローラ１１との間のデータ転送を行うＤＭＡ
機能を有するデータ転送手段１７、共通バス固有のアド
レス付けされ、共通バス１からのアクセスにより共通バ
ス１のスレーブとして共通バス１上のデータを受信し、
これをレジスタ１５に格納するデータ受信手段１日及び
共通バス１とプロセッサバス９との間のデータ統合及び
分割即ち共通バス１から転送される１６ビツトのデータ
を２回分（３２ビツト）統合してプロセッサバス９に出
力し、逆にプロセッサバス９から転送される３２ビツト
のデータを１６ビツトづつに分割して共通バス１に出力
するデータファネリング手段１９を有する。

次に、上記実施例の動作について説明する。

まず、磁気ディスクコントローラ１１から主記憶袋Ｗ８
に対するデータ転送は、以下に述べる転送手順に従って
実行する。

（１１演算装置７は、バス間チャネル装置１４に対して
、共通バス１のスレーブとして共通バスｌからデータを
受信して内部のレジスタ１５にデータを格納するように
データ受信手段１８を起動すると共に、レジスタ１５に
格納されたデータをプロセッサバス９のマスタとして送
出するようにデータ転送手段１６を起動する。

（２）また、演算装置７は、磁気ディスクコントローラ
１１に対して、主記憶装置８のアドレスカランタの先頭
アドレスデータ、転送バイト数データ等の書込みを行う
と共に、共通バス１のマスタとしてデータを送出するよ
うにデータ転送手段１２を起動する。

（３）　　これにより磁気ディスクコントローラ１１は
、共通バス１のバス使用権獲得動作を開始し、バス使用
権を獲得すると、共通バス使用中信号（ＢＵＳＹ）とバ
ス間チャネル装置１４のアドレス信号（ＡＤＤ）と、磁
気ディスク装Ｗ３から読出した該当データとを共通バス
１上に送出し、続いて書込み信号（ＷＴ）を共通バス１
上に送出する。

（４）バス間チャネル装置１１は、アドレス信号（ＡＤ
Ｄ）と書込み信号（ＷＴ）とを受信することにより、自
身へのデータ転送であることを検知し、磁気ディスク装
置３から読出した該当データを内部レジスタ１５に格納
し、書込終了信号（ＡＣＫ）を共通バス１に出力する。

（５）　　磁気ディスクコントローラ１１は、上記書込
終了信号を受信すると、書込信号（ＷＴ）　、バス使用
中信号（ＢＵＳＹ）及び磁気ディスク装置３から読出し
たデータの共通バス１への送出を停止して共通ハス１の
使用を終了し、転送バイト数のディクリメント及び主記
憶装置８のアドレスカウンタのインクリメントを行う。

そして、以上の（３）〜（５）の動作を転送バイト数が
零となるまで繰り返す。

一方、バス間チャネル装置１４は、データファネリング
手段１９によって、レジスタ１５に３２ビソト分のデー
タが書き込まれる毎に、演算装置７とバス結合装置６に
対してボルト指令を出力し、これらがボルト状態となる
と、プロセッサバス９を使用してレジスタ１５に格納さ
れているデータを主記憶装置８に書込み、これが終了す
ると演算装置７及びバス結合装置６に対するボルト指令
を解除すると共に、プロセッサハス９の使用を終了する
。

逆に、主記憶装置８から磁気ディスクコントローラ１１
へのデータ転送は、以下述べるデータ転送手順に従って
実行される。

（１）演算装置７は、磁気ディスクコントローラ１１の
制御レジスタを介して共通バス１のスレーブとして動作
し、共通ハス１からのデータを受信するようにデータ受
信手段１３を起動する。

（２）演算装置７は、バス間チャネル装置１４の主記憶
装置８のアドレスカウンタの先頭アドレスデータ及び転
送バイト数を書込み、次いでプロセッサバス９のマスタ
として動作し、主記憶装置８からデータを読出して内部
レジスタ１５に格納するようにデータ転送手段１７を起
動し、且つ内部レジスタ１５に格納したデータを共通バ
ス１のマスタとして共通バス１に送出するようにデータ
転送手段１７を起動する。

（３）バス間チャネル装置１４は、演算装置７とハス結
合装置６とに対してボルト指令を出力し、これら装置が
ボルト状態となると、プロセッサハス９を使用して主記
憶装置８からデータを内部レジスタ１４に格納し、その
格納が終了すると演算装置７及びバス結合袋Ｗ６に対す
るボルト指令を解除すると共に、プロセッサバス９の使
用を終了し、転送バイトカウンタのディクリメント及び
主記憶装置８のアドレスカウンタのインクリメントを行
う。

そして、上記（３）の動作を転送バイトカウンタの内容
が零となるまで繰り返す。

一方、バス間チャネル装Ｗ１４は、データファネリング
手段１９によって内部レジスタ１５に１６ビツトのデー
タがあることを検知したときに、共通バス１の使用権獲
得動作を開始し、使用権を得ると、共通ハス使用中信号
（ＢＵＳＹ）　、磁気ディスクコントローラ１１のアド
レス信号（ＡＤＤ）及びレジスタ１５に格納されている
データとを共通バス１に送出し、続いて書込信号（ＷＴ
）を共通バス１に送出する。

磁気ディスクコントローラｌｌは、アドレス信号（ＡＤ
Ｄ）及び書込信号（ＷＴ）を受信すると自身へのデータ
転送であることを検知し、データ受信手段１３によって
データを受信し、このデータの受信を終了すると書込終
了信号（ＡＣＫ）を共通バス１に送出する。

バス間チャネル装置１４は、共通バス１に送出された書
込終了信号（ＡＣＫ）を受信すると、書込信号（ＷＴ）
　、バス使用中信号（ＢＵＳＹ）及び書込データの共通
バス１への送出を停止し、ハスの使用を終了する。

そして、バス間チャネル装置１４は、そのレジスタ１５
に１６ビソトの書込データが存在する毎に上記動作を繰
り返す。

一方、ディスクコントローラ４と主記憶装置８との間で
データ転送を行う場合には、ハス結合装置６を介して前
記従来例と同様のデータ転送手順でデータ転送を実行す
る。

なお、上記実施例においては、共通バスのデータ幅が１
６ビツト、プロセッサバスのデータ幅が３２ビツトであ
る場合について説明したが、これらに限定されるもので
はなく、共通ハスのデータ幅に比較して広いデータ幅に
選定されたプロセッサバスを有する情報処理装置にこの
発明を適用し得るものである。

〔発明の効果〕

以上説明したように、この発明によれば、プロセッサバ
スと共通バスとの使用権の確立を分離したので、プロセ
ッサバスでの転送を待つことなく共通バスのデータ転送
を終了することが可能となり、共通バスに対するバス占
有時間を大幅に短縮することができると共に、プロセッ
サバスの転送も共通バスでの転送が終了するまで待つ必
要がなくなるので転送時間を速くすることができ、しか
も第１の入出力制御装置及び中央処理装置とは第１のチ
ャネルを経由して共通バスとプロセッサバス間のデータ
転送を第２のチャネルと並行して行うことができるので
、オーバランを生じるおそれはなく、さらに、第２のチ
ャネルはデータファネリング手段を有しているので、共
通バスの転送データの数回分をプロセッサバスの１回分
として転送することができ、プロセッサバスの能力を十
分に使用することができる等の効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は従来例を示すブロック図である。 図中、１は共通バス、２はデ、イスプレイ、３は磁気デ
ィスク装置、４はディスプレイコントローラ（第１の入
出力制御装置）、６はバス結合装置（第１のチャネル）
、７は演算装置、８は主記憶装置、９はプロセッサバス
、１０は中央処理装置、１１は磁気ディスクコントロー
ラ（第２の入出力制御装置）、１２はデータ転送手段、
１３はデータ受信手段、１４はバス間チャネル装置（第
２のチャネル）、１５はレジスタ、１６．１７はデータ
転送手段、１８はデータ受信手段、１９はデータファネ
リング手段である。

Claims (1)

1. 【特許請求の範囲】 中央処理装置と複数の入出力制御装置とを接続する共通
   バスと、前記中央処理装置内の演算装置と主記憶装置と
   を接続するプロセッサバスとを有し、前記プロセッサバ
   スのデータ幅が前記共通バスのデータ幅より広い情報処
   理装置において、前記入出力制御装置が、共通バスのマ
   スタとして当該入出力制御装置及び前記主記憶装置間の
   データ転送手段のみを有する第１の入出力制御装置と、
   上記データ転送手段及び共通バス固有のアドレス付けさ
   れて当該共通バスからのアクセスにより共通バスのスレ
   ーブとしてデータを受信するデータ受信手段を有する第
   ２の入出力制御装置とで構成され、 前記共通バス及びプロセッサバスの相互間でアクセス可
   能な第１のチャネルと、 前記主記憶装置からのデータを一時記憶するためのレジ
   スタ、該レジスタと前記主記憶装置及び前記第２の入出
   力制御装置との間のデータ転送手段、共通バス固有のア
   ドレス付けされて共通バスからのアクセスにより共通バ
   スのスレーブとしてデータを受信し、これを前記レジス
   タに格納するデータ受信手段及び共通バスとプロセッサ
   バスとの間のデータ統合及び分割を行うデータファネリ
   ング手段を有する第２のチャネルとを備え、低速のデー
   タ転送は、前記第１の入出力制御装置と第１のチャネル
   とを使用して実行し、高速のデータ転送は、前記第２の
   チャネルでデータファネリングを行い、且つ主記憶装置
   から第２の入出力制御装置への転送時には第２のチャネ
   ルをマスタとし第２の入出力制御装置をスレーブとして
   データ転送を行い、その逆転送時には第２の入出力制御
   装置をマスタとし第２のチャネルをスレーブとしてデー
   タ転送を行うことを特徴とする情報処理装置におけるデ
   ータ転送方式。