JPH11232211A - Ｄｍａ制御装置及びｄｍａ制御方法 - Google Patents
Ｄｍａ制御装置及びｄｍａ制御方法Info
- Publication number
- JPH11232211A JPH11232211A JP2895098A JP2895098A JPH11232211A JP H11232211 A JPH11232211 A JP H11232211A JP 2895098 A JP2895098 A JP 2895098A JP 2895098 A JP2895098 A JP 2895098A JP H11232211 A JPH11232211 A JP H11232211A
- Authority
- JP
- Japan
- Prior art keywords
- descriptor
- information
- transfer
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 ＤＭＡ転送中にエラーが発生した場合でも、
どのディスクリプタの転送でエラーが発生したかを容易
に特定できるようにする。 【解決手段】 ＤＭＡ制御装置内に、ディスクリプタ情
報を特定するための識別情報を保持する識別情報レジス
タ１１を設け、データ転送中にエラーが発生した場合
は、データバス２１を経由して識別情報レジスタ１１か
ら識別情報を読み出し、該識別情報に基づいてエラーが
発生したディスクリプタ情報を特定するようにした。
どのディスクリプタの転送でエラーが発生したかを容易
に特定できるようにする。 【解決手段】 ＤＭＡ制御装置内に、ディスクリプタ情
報を特定するための識別情報を保持する識別情報レジス
タ１１を設け、データ転送中にエラーが発生した場合
は、データバス２１を経由して識別情報レジスタ１１か
ら識別情報を読み出し、該識別情報に基づいてエラーが
発生したディスクリプタ情報を特定するようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、ディスクリプタ
・チェイン転送を行なうＤＭＡ（ダイレクト・メモリ・
アクセス）転送に関し、詳しくは、ディスクリプタ情報
の識別情報を保持する手段を備えたＤＭＡ制御装置に関
する。
・チェイン転送を行なうＤＭＡ（ダイレクト・メモリ・
アクセス）転送に関し、詳しくは、ディスクリプタ情報
の識別情報を保持する手段を備えたＤＭＡ制御装置に関
する。
【０００２】
【従来の技術】メモリとメモリとの間、又はメモリとＩ
／Ｏとの間でＣＰＵの介在なしに直接にデータを転送す
るＤＭＡ制御装置においては、メモリ上に作成したディ
スクリプタと呼ばれるＤＭＡ転送の情報（以下、ディス
クリプタ情報）を記述したデータ領域（以下、ディスク
リプタ領域）を順にたどりながら、複数のデータ転送を
連続的に行うディスクリプタ・チェイン転送と呼ばれる
転送方式が用いられている。
／Ｏとの間でＣＰＵの介在なしに直接にデータを転送す
るＤＭＡ制御装置においては、メモリ上に作成したディ
スクリプタと呼ばれるＤＭＡ転送の情報（以下、ディス
クリプタ情報）を記述したデータ領域（以下、ディスク
リプタ領域）を順にたどりながら、複数のデータ転送を
連続的に行うディスクリプタ・チェイン転送と呼ばれる
転送方式が用いられている。
【０００３】図３は、メモリ上に作成されたディスクリ
プタ領域のデータ構造を示す説明図である。ディスクリ
プタ領域１００（１１０）には、ＤＭＡ転送するデータ
のデータサイズ１０１（１１１）、送り元と送り先のア
ドレス１０２（１１２）、次のディスクリプタのアドレ
ス１０３（１１３）がディスクリプタ情報として記述さ
れている。
プタ領域のデータ構造を示す説明図である。ディスクリ
プタ領域１００（１１０）には、ＤＭＡ転送するデータ
のデータサイズ１０１（１１１）、送り元と送り先のア
ドレス１０２（１１２）、次のディスクリプタのアドレ
ス１０３（１１３）がディスクリプタ情報として記述さ
れている。
【０００４】ＤＭＡ制御装置は、図示しないＣＰＵから
の制御信号によりＤＭＡ転送が指示されると、図３のデ
ィスクリプタ領域を読み込み、ディスクリプタ情報で指
定された送り元アドレスのデータ領域にあるデータにつ
いて、指定されたデータサイズのデータを送り先アドレ
スのメモリ又はＩ／Ｏへ転送するとともに、次のディス
クリプタアドレスから次のディスクリプタを読み込ん
で、同様にして次のデータ転送を行う。このようなＤＭ
Ａ転送を、ディスクリプタ情報でＤＭＡ転送の終了が指
定されるまで、ディスクリプタ領域の次のディスクリプ
タのアドレスをたどりながら連続的に実行する。
の制御信号によりＤＭＡ転送が指示されると、図３のデ
ィスクリプタ領域を読み込み、ディスクリプタ情報で指
定された送り元アドレスのデータ領域にあるデータにつ
いて、指定されたデータサイズのデータを送り先アドレ
スのメモリ又はＩ／Ｏへ転送するとともに、次のディス
クリプタアドレスから次のディスクリプタを読み込ん
で、同様にして次のデータ転送を行う。このようなＤＭ
Ａ転送を、ディスクリプタ情報でＤＭＡ転送の終了が指
定されるまで、ディスクリプタ領域の次のディスクリプ
タのアドレスをたどりながら連続的に実行する。
【０００５】図４は、従来のＤＭＡ制御装置の機械的な
構成を示すブロック図である。従来のＤＭＡ制御装置１
０は、次のディスクリプタアドレスレジスタ１に格納さ
れた次のディスクリプタのアドレスをセレクタ３を経由
して、アドレスレジスタ５に格納する。次に、アドレス
レジスタ５に格納されたアドレスをアドレスバス２２に
出力して、リードバスサイクルを実行して、図示しない
メモリに格納されているディスクリプタ情報を、データ
バス２１を経由して読み込む。読み込まれたディスクリ
プタ情報のうち、次のディスクリプタのアドレスは次の
ディスクリプタアドレスレジスタ１に、また送り元又は
送り先のアドレスは転送アドレスレジスタ２に、転送デ
ータのデータサイズはセレクタ４を経由して転送カウン
トレジスタ６にそれぞれ格納する。
構成を示すブロック図である。従来のＤＭＡ制御装置１
０は、次のディスクリプタアドレスレジスタ１に格納さ
れた次のディスクリプタのアドレスをセレクタ３を経由
して、アドレスレジスタ５に格納する。次に、アドレス
レジスタ５に格納されたアドレスをアドレスバス２２に
出力して、リードバスサイクルを実行して、図示しない
メモリに格納されているディスクリプタ情報を、データ
バス２１を経由して読み込む。読み込まれたディスクリ
プタ情報のうち、次のディスクリプタのアドレスは次の
ディスクリプタアドレスレジスタ１に、また送り元又は
送り先のアドレスは転送アドレスレジスタ２に、転送デ
ータのデータサイズはセレクタ４を経由して転送カウン
トレジスタ６にそれぞれ格納する。
【０００６】ＤＭＡ制御装置１０は、転送アドレスレジ
スタ２に格納されたアドレスをセレクタ３を経由してア
ドレスレジスタ５に格納する。次に、アドレスレジスタ
５に格納されたアドレスをアドレスバス２２に出力し
て、リードバスサイクルもしくはライトバスサイクルを
実行して、メモリに格納されているデータをＩ／Ｏに、
もしくはＩ／Ｏのデータをメモリに転送する。バスサイ
クルを実行すると、アドレスレジスタ５のアドレスをア
ドレスインクリメンタ７で加算してセレクタ３を経由し
てアドレスレジスタ５に格納し、転送カウントレジスタ
６の値をデクリメンタ８で減算してセレクタ４を経由し
て転送カウントレジスタ６に格納する。そして、転送カ
ウントレジスタ６のデータが０になるまで、データの転
送を行う。
スタ２に格納されたアドレスをセレクタ３を経由してア
ドレスレジスタ５に格納する。次に、アドレスレジスタ
５に格納されたアドレスをアドレスバス２２に出力し
て、リードバスサイクルもしくはライトバスサイクルを
実行して、メモリに格納されているデータをＩ／Ｏに、
もしくはＩ／Ｏのデータをメモリに転送する。バスサイ
クルを実行すると、アドレスレジスタ５のアドレスをア
ドレスインクリメンタ７で加算してセレクタ３を経由し
てアドレスレジスタ５に格納し、転送カウントレジスタ
６の値をデクリメンタ８で減算してセレクタ４を経由し
て転送カウントレジスタ６に格納する。そして、転送カ
ウントレジスタ６のデータが０になるまで、データの転
送を行う。
【０００７】転送カウントレジスタ６のデータが０にな
ると、次のディスクリプタアドレスレジスタ１に格納さ
れた、次のディスクリプタのアドレスをセレクタ３を経
由してアドレスレジスタ５に格納して、次のディスクリ
プタを読み出し、ディスクリプタで指定されたＤＭＡ転
送を行う。読み出したディスクリプタでＤＭＡ転送の終
了が指定されるまで、ディスクリプタのチェインをたど
りながら、ＤＭＡ転送を続ける。
ると、次のディスクリプタアドレスレジスタ１に格納さ
れた、次のディスクリプタのアドレスをセレクタ３を経
由してアドレスレジスタ５に格納して、次のディスクリ
プタを読み出し、ディスクリプタで指定されたＤＭＡ転
送を行う。読み出したディスクリプタでＤＭＡ転送の終
了が指定されるまで、ディスクリプタのチェインをたど
りながら、ＤＭＡ転送を続ける。
【０００８】なお、図示しないＣＰＵからの制御信号
は、制御信号バス２３からバス制御回路９を介して各レ
ジスタ及びセレクタへ伝達される。
は、制御信号バス２３からバス制御回路９を介して各レ
ジスタ及びセレクタへ伝達される。
【０００９】
【発明が解決しようとする課題】ところで、ＤＭＡ転送
によるデータ転送中にエラーが発生した場合、どのディ
スクリプタの転送でエラーが発生したか調べる必要があ
る。ところが、従来のＤＭＡ制御装置では、次のディス
クリプタのアドレスを保存しているが、転送中のディス
クリプタのアドレスは失われている。また、ディスクリ
プタのチェインが一方向のポインタで構成されているた
め、ディスクリプタ・チェインを逆方向にたどることは
できない。さらに、ディスクリプタ・チェインの情報が
すべてメモリに保存されていれば、ディスクリプタ・チ
ェイン転送を開始したディスクリプタから順番にチェイ
ンをたどり、調べることは可能であるが、転送を終了し
たディスクリプタの領域がすでに書き換えられている場
合は、それも不可能となる。このように、従来のＤＭＡ
制御装置では、ＤＭＡ転送に起因するシステムレベルの
エラーが発生すると、デバッグが困難になるという問題
点があった。
によるデータ転送中にエラーが発生した場合、どのディ
スクリプタの転送でエラーが発生したか調べる必要があ
る。ところが、従来のＤＭＡ制御装置では、次のディス
クリプタのアドレスを保存しているが、転送中のディス
クリプタのアドレスは失われている。また、ディスクリ
プタのチェインが一方向のポインタで構成されているた
め、ディスクリプタ・チェインを逆方向にたどることは
できない。さらに、ディスクリプタ・チェインの情報が
すべてメモリに保存されていれば、ディスクリプタ・チ
ェイン転送を開始したディスクリプタから順番にチェイ
ンをたどり、調べることは可能であるが、転送を終了し
たディスクリプタの領域がすでに書き換えられている場
合は、それも不可能となる。このように、従来のＤＭＡ
制御装置では、ＤＭＡ転送に起因するシステムレベルの
エラーが発生すると、デバッグが困難になるという問題
点があった。
【００１０】なお、ＤＭＡ転送時にエラーの発生した場
合に、アドレスを記憶又は出力するようにした技術が提
案されている（特開平８−２０２６３５号公報など）。
しかし、これらの技術はいずれもエラーを検出してリト
ライ処理を行うものであるため、ディスクリプタ・チェ
イン転送に適用した場合には、どのディスクリプタの転
送でエラーが発生したかを特定できないという問題点が
あった。
合に、アドレスを記憶又は出力するようにした技術が提
案されている（特開平８−２０２６３５号公報など）。
しかし、これらの技術はいずれもエラーを検出してリト
ライ処理を行うものであるため、ディスクリプタ・チェ
イン転送に適用した場合には、どのディスクリプタの転
送でエラーが発生したかを特定できないという問題点が
あった。
【００１１】この発明は、ＤＭＡ転送中にエラーが発生
した場合でも、どのディスクリプタの転送でエラーが発
生したかを容易に特定することができるＤＭＡ制御装置
を提供することを目的とする。
した場合でも、どのディスクリプタの転送でエラーが発
生したかを容易に特定することができるＤＭＡ制御装置
を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、メモリのディスクリプタ領域に
格納されたディスクリプタ情報を読み込み、該ディスク
リプタ情報に基づいてデータ転送を行う動作を、前記デ
ィスクリプタ情報に含まれる次のディスクリプタ領域へ
のアドレス情報をたどりながら連続的に実行するＤＭＡ
制御装置において、前記ディスクリプタ情報を特定する
ための識別情報を、少なくとも前記ディスクリプタ情報
に基づいてデータ転送が実行されている間保持する識別
情報保持手段を備え、該識別情報保持手段に保持されて
いる識別情報を外部から読み出し可能に構成したことを
特徴とする。
め、請求項１の発明は、メモリのディスクリプタ領域に
格納されたディスクリプタ情報を読み込み、該ディスク
リプタ情報に基づいてデータ転送を行う動作を、前記デ
ィスクリプタ情報に含まれる次のディスクリプタ領域へ
のアドレス情報をたどりながら連続的に実行するＤＭＡ
制御装置において、前記ディスクリプタ情報を特定する
ための識別情報を、少なくとも前記ディスクリプタ情報
に基づいてデータ転送が実行されている間保持する識別
情報保持手段を備え、該識別情報保持手段に保持されて
いる識別情報を外部から読み出し可能に構成したことを
特徴とする。
【００１３】また、請求項２の発明は、メモリのディス
クリプタ領域に格納されたディスクリプタ情報を読み込
み、該ディスクリプタ情報に基づいてデータ転送を行う
動作を、前記ディスクリプタ情報に含まれる次のディス
クリプタ領域へのアドレス情報をたどりながら連続的に
実行するＤＭＡ制御方法において、前記ディスクリプタ
情報に基づいてデータ転送が実行されている間は、前記
ディスクリプタ情報を特定するための識別情報を保持
し、データ転送中にエラーが発生した場合は、前記識別
情報に基づいてエラーが発生したディスクリプタ情報を
特定することを特徴とする。
クリプタ領域に格納されたディスクリプタ情報を読み込
み、該ディスクリプタ情報に基づいてデータ転送を行う
動作を、前記ディスクリプタ情報に含まれる次のディス
クリプタ領域へのアドレス情報をたどりながら連続的に
実行するＤＭＡ制御方法において、前記ディスクリプタ
情報に基づいてデータ転送が実行されている間は、前記
ディスクリプタ情報を特定するための識別情報を保持
し、データ転送中にエラーが発生した場合は、前記識別
情報に基づいてエラーが発生したディスクリプタ情報を
特定することを特徴とする。
【００１４】上記ＤＭＡ制御装置及びＤＭＡ制御方法に
よると、ディスクリプタ情報に基づいてデータ転送が実
行されている間は、そのディスクリプタ情報を特定する
ための識別情報が保持されるので、データ転送中にエラ
ーが発生した場合でも、前記識別情報に基づいてエラー
が発生したディスクリプタ情報を特定することができ
る。
よると、ディスクリプタ情報に基づいてデータ転送が実
行されている間は、そのディスクリプタ情報を特定する
ための識別情報が保持されるので、データ転送中にエラ
ーが発生した場合でも、前記識別情報に基づいてエラー
が発生したディスクリプタ情報を特定することができ
る。
【００１５】
【発明の実施の形態】以下、この発明に係わるＤＭＡ制
御装置及びＤＭＡ制御方法を適用したＤＭＡ制御装置の
一実施形態について説明する。
御装置及びＤＭＡ制御方法を適用したＤＭＡ制御装置の
一実施形態について説明する。
【００１６】図１は、本実施形態におけるＤＭＡ制御装
置の機能的な構成を示すブロック図であり、図４と同等
部分を同一符号で示している。
置の機能的な構成を示すブロック図であり、図４と同等
部分を同一符号で示している。
【００１７】図１のＤＭＡ制御装置２０には、ディスク
リプタ情報を特定するための識別情報を、少なくともデ
ータが転送されている間保持する識別情報保持手段とし
ての識別情報レジスタ１１が設けられており、データバ
ス２１を経由してディスクリプタ情報が読み出された際
に、そのディスクリプタ情報を特定するための識別情報
が格納される。また、識別情報レジスタ１１に格納され
た識別情報は、データバス２１を経由して図示しないＣ
ＰＵにより読み出し可能に構成されている。
リプタ情報を特定するための識別情報を、少なくともデ
ータが転送されている間保持する識別情報保持手段とし
ての識別情報レジスタ１１が設けられており、データバ
ス２１を経由してディスクリプタ情報が読み出された際
に、そのディスクリプタ情報を特定するための識別情報
が格納される。また、識別情報レジスタ１１に格納され
た識別情報は、データバス２１を経由して図示しないＣ
ＰＵにより読み出し可能に構成されている。
【００１８】図２は、メモリ上に作成されたディスクリ
プタ領域のデータ構造を示す説明図である。図２に示す
ように、ディスクリプタ領域２００（２１０）には、デ
ィスクリプタ情報を特定するための識別情報２０１（２
１１）、ＤＭＡ転送するデータのデータサイズ２０２
（２１２）、送り元と送り先のアドレス２０３（２１
３）、次のディスクリプタのアドレス２０４（２１４）
がディスクリプタ情報として記述されている。前記識別
情報としては、そのディスクリプタ情報自身のアドレス
が記述されている。なお、前記識別情報は、データを転
送しているディスクリプタを特定することができれば、
アドレス以外の情報を用いても良い。
プタ領域のデータ構造を示す説明図である。図２に示す
ように、ディスクリプタ領域２００（２１０）には、デ
ィスクリプタ情報を特定するための識別情報２０１（２
１１）、ＤＭＡ転送するデータのデータサイズ２０２
（２１２）、送り元と送り先のアドレス２０３（２１
３）、次のディスクリプタのアドレス２０４（２１４）
がディスクリプタ情報として記述されている。前記識別
情報としては、そのディスクリプタ情報自身のアドレス
が記述されている。なお、前記識別情報は、データを転
送しているディスクリプタを特定することができれば、
アドレス以外の情報を用いても良い。
【００１９】図１のように構成されたＤＭＡ制御装置２
０では、図４に示した従来のＤＭＡ制御装置１０と同様
に、図示しないメモリ上に格納されているディスクリプ
タ情報をデータバスを経由して読み込む。読み込まれた
ディスクリプタ情報のうち、ディスクリプタの識別情報
は識別情報レジスタ１１に、次のディスクリプタのアド
レスは次のディスクリプタアドレスレジスタ１に、送り
元又は送り先のアドレスは転送アドレスレジスタ２に、
転送データのデータサイズはセレクタ４を経由して転送
カウントレジスタ６にそれぞれ格納する。
０では、図４に示した従来のＤＭＡ制御装置１０と同様
に、図示しないメモリ上に格納されているディスクリプ
タ情報をデータバスを経由して読み込む。読み込まれた
ディスクリプタ情報のうち、ディスクリプタの識別情報
は識別情報レジスタ１１に、次のディスクリプタのアド
レスは次のディスクリプタアドレスレジスタ１に、送り
元又は送り先のアドレスは転送アドレスレジスタ２に、
転送データのデータサイズはセレクタ４を経由して転送
カウントレジスタ６にそれぞれ格納する。
【００２０】ＤＭＡ制御装置２０は、転送アドレスレジ
スタ２に格納されたアドレスをセレクタ３を経由してア
ドレスレジスタ５に格納する。次に、アドレスレジスタ
５に格納されたアドレスをアドレスバス２２に出力し
て、リードバスサイクルもしくはライトバスサイクルを
実行して、メモリのデータをＩ／Ｏに、もしくはＩ／Ｏ
のデータをメモリに転送する。バスサイクルを実行する
と、アドレスレジスタ５のアドレスをアドレスインクリ
メンタ７で加算してセレクタ３を経由してアドレスレジ
スタ５に、転送カウントレジスタ６の値をデクリメンタ
８で減算してセレクタ４を経由して転送カウントレジス
タ６に格納する。そして、転送カウントレジスタ６のデ
ータが０になるまで、データの転送を行う。
スタ２に格納されたアドレスをセレクタ３を経由してア
ドレスレジスタ５に格納する。次に、アドレスレジスタ
５に格納されたアドレスをアドレスバス２２に出力し
て、リードバスサイクルもしくはライトバスサイクルを
実行して、メモリのデータをＩ／Ｏに、もしくはＩ／Ｏ
のデータをメモリに転送する。バスサイクルを実行する
と、アドレスレジスタ５のアドレスをアドレスインクリ
メンタ７で加算してセレクタ３を経由してアドレスレジ
スタ５に、転送カウントレジスタ６の値をデクリメンタ
８で減算してセレクタ４を経由して転送カウントレジス
タ６に格納する。そして、転送カウントレジスタ６のデ
ータが０になるまで、データの転送を行う。
【００２１】転送カウントレジスタ６のデータが０にな
ると、次のディスクリプタアドレスレジスタ１に格納さ
れた、次のディスクリプタのアドレスをセレクタ３を経
由してアドレスレジスタ５に格納して、次のディスクリ
プタを読み出し、ディスクリプタで指定されたＤＭＡ転
送を行う。
ると、次のディスクリプタアドレスレジスタ１に格納さ
れた、次のディスクリプタのアドレスをセレクタ３を経
由してアドレスレジスタ５に格納して、次のディスクリ
プタを読み出し、ディスクリプタで指定されたＤＭＡ転
送を行う。
【００２２】本実施形態のＤＭＡ制御装置２０では、メ
モリからディスクリプタ情報を読み込むたびに、ディス
クリプタの識別情報を識別情報レジスタ１１に格納し、
この識別情報を次のディスクリプタ情報が読み出される
まで保持している。このため、データ転送中にエラーが
発生した場合は、識別情報レジスタ１１に格納されてい
るディスクリプタの識別情報を、ＣＰＵのリードバスサ
イクルで、データバスを経由してＣＰＵから読み出すこ
とにより、どのディスクリプタの転送を実行していたか
を容易に判断することが可能となる。
モリからディスクリプタ情報を読み込むたびに、ディス
クリプタの識別情報を識別情報レジスタ１１に格納し、
この識別情報を次のディスクリプタ情報が読み出される
まで保持している。このため、データ転送中にエラーが
発生した場合は、識別情報レジスタ１１に格納されてい
るディスクリプタの識別情報を、ＣＰＵのリードバスサ
イクルで、データバスを経由してＣＰＵから読み出すこ
とにより、どのディスクリプタの転送を実行していたか
を容易に判断することが可能となる。
【００２３】これによると、既存のＤＭＡ制御装置に識
別情報レジスタを追加するだけで済むため、必要最小限
のハードウェアの増加により、データ転送中のディスク
リプタを特定することが可能となり、複雑なＤＭＡ転送
を行うシステムのデバッグを容易なものとすることがで
きる。
別情報レジスタを追加するだけで済むため、必要最小限
のハードウェアの増加により、データ転送中のディスク
リプタを特定することが可能となり、複雑なＤＭＡ転送
を行うシステムのデバッグを容易なものとすることがで
きる。
【００２４】
【発明の効果】以上説明したように、本発明に係わるＤ
ＭＡ制御装置及びＤＭＡ制御方法においては、ディスク
リプタ情報に基づいてデータが転送されている間は、そ
のディスクリプタ情報を特定するための識別情報を保持
するようにしたので、データ転送中にエラーが発生した
場合でも、前記識別情報に基づいてエラーが発生したデ
ィスクリプタ情報を容易に特定することができる。
ＭＡ制御装置及びＤＭＡ制御方法においては、ディスク
リプタ情報に基づいてデータが転送されている間は、そ
のディスクリプタ情報を特定するための識別情報を保持
するようにしたので、データ転送中にエラーが発生した
場合でも、前記識別情報に基づいてエラーが発生したデ
ィスクリプタ情報を容易に特定することができる。
【図１】実施形態のＤＭＡ制御装置の機能的な構成を示
すブロック図。
すブロック図。
【図２】実施形態のディスクリプタ領域のデータ構造を
示す説明図。
示す説明図。
【図３】従来のディスクリプタ領域のデータ構造を示す
説明図。
説明図。
【図４】従来のＤＭＡ制御装置の機能的な構成を示すブ
ロック図。
ロック図。
１ 次のディスクリプタアドレスレジスタ ２ 転送アドレスレジスタ ３、４ セレクタ ５ アドレスレジスタ ６ 転送カウントレジスタ ７ アドレスインクリメンタ ８ デクリメンタ ９ バス制御回路 １０、２０ ＤＭＡ制御装置 １１ 識別情報レジスタ ２１ データバス ２２ アドレスバス ２３ 制御信号バス
Claims (2)
- 【請求項１】 メモリのディスクリプタ領域に格納され
たディスクリプタ情報を読み込み、該ディスクリプタ情
報に基づいてデータ転送を行う動作を、前記ディスクリ
プタ情報に含まれる次のディスクリプタ領域へのアドレ
ス情報をたどりながら連続的に実行するＤＭＡ制御装置
において、 前記ディスクリプタ情報を特定するための識別情報を、
少なくとも前記ディスクリプタ情報に基づいてデータ転
送が実行されている間保持する識別情報保持手段を備
え、 該識別情報保持手段に保持されている識別情報を外部か
ら読み出し可能に構成したことを特徴とするＤＭＡ制御
装置。 - 【請求項２】 メモリのディスクリプタ領域に格納され
たディスクリプタ情報を読み込み、該ディスクリプタ情
報に基づいてデータ転送を行う動作を、前記ディスクリ
プタ情報に含まれる次のディスクリプタ領域へのアドレ
ス情報をたどりながら連続的に実行するＤＭＡ制御方法
において、 前記ディスクリプタ情報に基づいてデータ転送が実行さ
れている間は、前記ディスクリプタ情報を特定するため
の識別情報を保持し、データ転送中にエラーが発生した
場合は、前記識別情報に基づいてエラーが発生したディ
スクリプタ情報を特定することを特徴とするＤＭＡ制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02895098A JP3432734B2 (ja) | 1998-02-10 | 1998-02-10 | Ｄｍａ制御装置及びｄｍａ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02895098A JP3432734B2 (ja) | 1998-02-10 | 1998-02-10 | Ｄｍａ制御装置及びｄｍａ制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11232211A true JPH11232211A (ja) | 1999-08-27 |
| JP3432734B2 JP3432734B2 (ja) | 2003-08-04 |
Family
ID=12262699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02895098A Expired - Fee Related JP3432734B2 (ja) | 1998-02-10 | 1998-02-10 | Ｄｍａ制御装置及びｄｍａ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3432734B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005339372A (ja) * | 2004-05-28 | 2005-12-08 | Hitachi Ltd | ダイレクトメモリアクセス転送制御装置及びそれを利用したシステム、並びにそのデバッグ支援方法及びシステム |
| US7152129B2 (en) | 2003-08-22 | 2006-12-19 | Fujitsu Limited | Apparatus having an inter-module data transfer confirming function, storage controlling apparatus, and interface module for the apparatus |
| US7269672B2 (en) | 2003-08-19 | 2007-09-11 | Fujitsu Limited | Bus system design method, bus system, and device unit |
| JP2007251983A (ja) * | 2007-04-23 | 2007-09-27 | Ricoh Co Ltd | 画像データ出力装置 |
| US7305660B2 (en) | 2003-08-29 | 2007-12-04 | International Business Machines Corporation | Method to generate a formatted trace for an embedded device |
| US7528980B2 (en) | 1999-10-15 | 2009-05-05 | Ricoh Company, Ltd. | Printer controller and system having a DMA data transmission |
| US8332548B2 (en) | 2006-12-13 | 2012-12-11 | Fujitsu Limited | Monitoring device, semiconductor integrated circuit, and monitoring method |
| US10596812B2 (en) | 2017-05-31 | 2020-03-24 | Canon Kabushiki Kaisha | Printing apparatus and control method thereof |
-
1998
- 1998-02-10 JP JP02895098A patent/JP3432734B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528980B2 (en) | 1999-10-15 | 2009-05-05 | Ricoh Company, Ltd. | Printer controller and system having a DMA data transmission |
| US7269672B2 (en) | 2003-08-19 | 2007-09-11 | Fujitsu Limited | Bus system design method, bus system, and device unit |
| US7277969B2 (en) | 2003-08-19 | 2007-10-02 | Fujitsu Limited | Bus system design method, bus system, and device unit |
| US7152129B2 (en) | 2003-08-22 | 2006-12-19 | Fujitsu Limited | Apparatus having an inter-module data transfer confirming function, storage controlling apparatus, and interface module for the apparatus |
| US7305660B2 (en) | 2003-08-29 | 2007-12-04 | International Business Machines Corporation | Method to generate a formatted trace for an embedded device |
| JP2005339372A (ja) * | 2004-05-28 | 2005-12-08 | Hitachi Ltd | ダイレクトメモリアクセス転送制御装置及びそれを利用したシステム、並びにそのデバッグ支援方法及びシステム |
| US8332548B2 (en) | 2006-12-13 | 2012-12-11 | Fujitsu Limited | Monitoring device, semiconductor integrated circuit, and monitoring method |
| JP2007251983A (ja) * | 2007-04-23 | 2007-09-27 | Ricoh Co Ltd | 画像データ出力装置 |
| US10596812B2 (en) | 2017-05-31 | 2020-03-24 | Canon Kabushiki Kaisha | Printing apparatus and control method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3432734B2 (ja) | 2003-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| US7428661B2 (en) | Test and debug processor and method | |
| JPH11232211A (ja) | Ｄｍａ制御装置及びｄｍａ制御方法 | |
| JPS62115542A (ja) | 情報処理装置 | |
| KR100606163B1 (ko) | 디렉트 메모리 엑세스 장치, 디렉트 메모리 엑세스 장치를통한 데이터를 송수신하는 시스템 및 방법 | |
| JP3130798B2 (ja) | バス転送装置 | |
| US20240330039A1 (en) | Controlling read and write operations of inter-integrated circuits | |
| US7673121B2 (en) | Circuit for monitoring a microprocessor and analysis tool and inputs/outputs thereof | |
| JP2006236234A (ja) | 割込み処理回路 | |
| JP3171615B2 (ja) | データ転送のリトライ制御方式 | |
| KR970002400B1 (ko) | 다중프로세서 인터럽트 요청기에서의 인터럽트 송신 및 완료 제어방법(Control scheme of interrupt go and done in a multiprocessor interrupt requester) | |
| JPH1165884A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JP3341738B2 (ja) | メモリのエラー検出方式 | |
| JP5282325B2 (ja) | ポステッドライトバス制御装置 | |
| JP2558902B2 (ja) | 半導体集積回路装置 | |
| JPS5936853A (ja) | 演算処理装置 | |
| JPH0335327A (ja) | 多数決障害処理装置 | |
| JPS6158049A (ja) | エラ−検出方式 | |
| JPH01297746A (ja) | メモリ診断方式 | |
| JP2503838Y2 (ja) | マイクロプロセッサ装置 | |
| JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
| JPH0784827A (ja) | トレース装置 | |
| JP2006506720A (ja) | マイクロプロセッサ監視回路と分析ツール間でのデジタルメッセージの伝送 | |
| JPH03131944A (ja) | データ処理装置 | |
| JPS6246019B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |