JP5282325B2 - ポステッドライトバス制御装置 - Google Patents

Description

本発明は、ホストコンピュータがバスを介して複数のＩ／Ｏデバイスにデータを転送する際に、Ｉ／Ｏデバイスにおけるライト処理の完了に関わらず、ホストコンピュータが後続のライト要求を発行するポステッドライト方式を採用するバス制御装置に関する。

ＣＰＵがＩＣテスタのピンエレクトロニクスを構成する各リソースに対してバスを介してアクセスを行う処理装置が従来から知られている（例えば特許文献１参照）。

図３は、ホストコンピュータ６１がバスｂ１、ｂ２及びブリッジデバイス６２を介して複数のＩ／Ｏデバイス６３ａ、６３ｂへデータを転送するバス制御装置の従来例を示す。ホストコンピュータ６１、ブリッジデバイス６２及び各Ｉ／Ｏデバイス６３ａ、６３ｂはバスコントローラ５２、７２、８１ａ、８１ｂをそれぞれ備え、Ｉ／Ｏデバイス６３ａ、６３ｂはホストコンピュータ６１から転送されたデータを記憶する記憶部８２ａ、８２ｂをそれぞれ備える。

ブリッジデバイス６２は、ホストコンピュータ６１から転送されたデータを一時的に保持するバスバッファ７１を備え、バスバッファ７１にホストコンピュータ６１から転送された転送アドレス及びデータを一旦取り込んでからセカンダリバスｂ２のＩ／Ｏデバイス６３ａ、６３ｂに転送する。したがって、セカンダリバスｂ２に接続されるＩ／Ｏデバイス６３ａ、６３ｂのバスインターフェースの転送サイクルがホストコンピュータ６１のデータ転送バス（プライマリバスｂ１）の転送サイクルに比べて極端に遅い場合などにおいて、プライマリバスｂ１であるホストコンピュータ６１のデータ転送バスを長時間占有することがなくなる。よって、ホストコンピュータ６１は、ブリッジデバイス６２とＩ／Ｏデバイス６３ａ、６３ｂとがセカンダリバスｂ２でデータを転送している途中で、ブリッジデバイス６２’に接続される他のセカンダリバスｂ２’のＩ／Ｏデバイス６３ａ’、６３ｂ’に対してデータ転送することができるので、データ伝送バスの転送効率を高めることができる。

ホストコンピュータ６１がバスｂ１、ｂ２を介して複数のＩ／Ｏデバイス６３ａ、６３ｂにデータを転送する際に、Ｉ／Ｏデバイス６３ａ、６３ｂにおけるライト処理の完了に関わらず、ホストコンピュータ６１が後続のライト要求を発行する方式を「ポステッドライト方式」と呼ぶ。
特開２００４−３２５２７５号公報

このポステッドライト方式を採用する場合において、総てのＩ／Ｏデバイス６３ａ、６３ｂにおいて転送されたデータのライト処理が終了したか否かを確認するには、ライト処理を行った総てのＩ／Ｏデバイスに対してリード処理を実行し、ライト処理の結果を読み返す必要があった。

ところが、Ｉ／Ｏデバイス６３ａ、６３ｂの数が多い場合や、セカンダリバスｂ２のバスサイクルが長い場合、リード処理の処理時間が長くなってしまう。また、Ｉ／Ｏデバイス６３ａ、６３ｂ内の記憶部８２ａ、８２ｂがリード不可能なレジスタである場合、ホストコンピュータ６１はライト処理に要するおおよその時間の経過を待ってから次の処理に移るなどの対応が必要であり、実際のライト処理に必要な時間よりも長い時間を費やすこ
とになる。

本発明は、上記問題点に鑑みてなされたものであり、その目的は、ライト処理の終了を短時間で検出することができるポステッドライトバス制御装置を提供することである。

本発明の特徴は、ホストコンピュータがバスを介して複数のＩ／Ｏデバイスにデータを転送する際に、Ｉ／Ｏデバイスにおけるライト処理の完了に関わらず、ホストコンピュータが後続のライト要求を発行するポステッドライトバス制御装置であって、ホストコンピュータは、直列に接続された２以上のブリッジデバイスを介して複数のＩ／Ｏデバイスにデータを転送し、複数のＩ／Ｏデバイスは、ライト処理を開始してから完了するまでの間、ブリッジデバイスに対してローカルビジー信号をそれぞれ出力し、ブリッジデバイスは、Ｉ／Ｏデバイスへ送信する転送データを保持するバスバッファと、少なくとも１つのＩ／Ｏデバイスからローカルビジー信号を受信している間、バスバッファに未送信の転送データを有している間、及びＩ／Ｏデバイスにライトアクセスを行っている間、ビジーフラグを設定するビジーフラグレジスタと、を備え、ホストコンピュータに最も近い側に接続されたブリッジデバイスを除く他のブリッジデバイスは、自身が有するビジーフラグレジスタにビジーフラグが設定されている時に、自身の前段に接続されたブリッジデバイスに対してグローバルビジー信号を出力し、ホストコンピュータに最も近い側に接続されたブリッジデバイスは、少なくとも１つのＩ／Ｏデバイスからローカルビジー信号を受信している間、自身の後段に接続されたブリッジデバイスからグローバルビジー信号を受信している間、自身が有するバスバッファに未送信の転送データを有している間、及びＩ／Ｏデバイスにライトアクセスを行っている間、自身が有するビジーフラグレジスタにビジーフラグを設定し、ホストコンピュータは、ホストコンピュータに最も近い側に接続されたブリッジデバイスが有するビジーフラグレジスタにビジーフラグが設定されているか否かをリードすることである。

本発明の特徴によれば、ビジーフラグは、総てのＩ／Ｏデバイスでライト処理が終了していない時に設定され、総てのＩ／Ｏデバイスでライト処理が終了している時には設定されない。よって、ホストコンピュータは、ビジーフラグレジスタをリードすることにより、ビジーフラグが設定されているか否かを識別して、総てのＩ／Ｏデバイスでライト処理が終了しているか否かを判断することができる。これにより、ライト処理を行ったＩ／Ｏデバイスの数が多い場合やＩ／Ｏデバイスとブリッジデバイスを接続するバスのバスサイクルが長い場合など、Ｉ／Ｏデバイスの書き込んだレジスタをリードするのに時間がかかる場合であっても、最小限の時間でデータ転送を確認することができる。

本発明のポステッドライトバス制御装置によれば、ライト処理の終了を短時間で検出することができる。

以下図面を参照して、本発明の実施の形態を説明する。なお、図面の記載において同一部分には同一符号を付して説明を省略する。
（第１の実施の形態）
図１を参照して、本発明の第１の実施の形態に係わるポステッドライトバス制御装置の構成を説明する。本発明の第１の実施の形態に係わるポステッドライトバス制御装置は、ホストコンピュータ１１がバスＢ１、Ｂ２及びブリッジデバイス１２を介して複数のＩ／Ｏデバイス１３ａ、１３ｂへデータを転送する装置であって、Ｉ／Ｏデバイス１３ａ、１３ｂにおけるライト処理の完了に関わらず、ホストコンピュータ１１が後続のライト要求を発行するポステッドライト方式を採用するバス制御装置である。

具体的に、ポステッドライトバス制御装置は、データを送信するホストコンピュータ１１と、ホストコンピュータ１１に接続された第１のバスＢ１と、第１のバスＢ１に接続されたブリッジデバイス１２と、ブリッジデバイス１２に接続された第２のバスＢ２と、第２のバスＢ２に接続されたＩ／Ｏデバイス１３ａ、１３ｂと、Ｉ／Ｏデバイス１３ａ、１３ｂから出力されるローカルビジー信号ＬＢの論理和を取ってブリッジデバイス１２へ送信する論理和回路７とを備える。ここで、ブリッジデバイス１２にとって、第１のバスＢ１がプライマリバスに相当し、第２のバスＢ２がセカンダリバスに相当する。

ホストコンピュータ１１、ブリッジデバイス１２及び各Ｉ／Ｏデバイス１３ａ、１３ｂはバスＢ１及びバスＢ２を制御するバスコントローラ２、２２、３１ａ、３１ｂをそれぞれ備える。Ｉ／Ｏデバイス１３ａ、１３ｂはホストコンピュータ１１から転送されたデータを記憶する記憶部３２ａ、３２ｂをそれぞれ備える。バスコントローラ２は第１のバスＢ１に接続され、バスコントローラ２２、３１ａ、３１ｂは第２のバスＢ２にそれぞれ接続されている。バスコントローラ３１ａ、３１ｂは、ライト処理を開始してから完了するまでの間、論理和回路７に向けてローカルビジー信号ＬＢをそれぞれ出力する。論理和回路７には、バスコントローラ３１ａ、３１ｂがそれぞれ出力するローカルビジー信号ＬＢが入力され、これらのローカルビジー信号ＬＢの論理和を演算してブリッジデバイス１２へ出力する。

ブリッジデバイス１２は、Ｉ／Ｏデバイス１３ａ、１３ｂへ送信する転送データを保持するバスバッファ２１と、少なくとも１つのＩ／Ｏデバイス１３ａ、１３ｂからローカルビジー信号ＬＢを受信している間、バスバッファ２１に未送信の転送データを有している間、及びＩ／Ｏデバイス１３ａ、１３ｂにライトアクセスを行っている間、ビジーフラグを設定するビジーフラグレジスタ２３と、Ｉ／Ｏデバイス１３ａ、１３ｂへのライトアクセスが終了した後の所定期間、ビジーフラグを延長するビジー状態延長レジスタ２４とを備える。

バスバッファ２１は、Ｉ／Ｏデバイス１３ａ、１３ｂへ送信すべき転送データを保持する時にその旨を示す信号をビジーフラグレジスタ２３へ送信する。バスコントローラ２２は、第２のバスＢ２にライトアクセスを行って、バスバッファ２１に保持されている転送データをＩ／Ｏデバイス１３ａ、１３ｂへ送信する。また、バスコントローラ２２は、第２のバスＢ２にライトアクセスを行っている時にその旨を示す信号をビジーフラグレジスタ２３へ送信する。ビジーフラグレジスタ２３には、論理和回路７から出力されるローカルビジー信号ＬＢが入力される。

ビジーフラグレジスタ２３は、バスバッファ２１、バスコントローラ２２、及び論理和回路７のうち、少なくともいずれか１つから上記した信号を受信している時に、ビジーフラグを設定し、バスコントローラ２２、及び論理和回路７のいずれからも上記した信号を受信していない時、ビジーフラグを設定しない。このようにして、ビジーフラグレジスタ２３は、少なくとも１つのＩ／Ｏデバイス１３ａ、１３ｂからローカルビジー信号ＬＢを受信している間、バスバッファ２１に未送信の転送データを有している間、及びＩ／Ｏデバイス１３ａ、１３ｂにライトアクセスを行っている間、ビジーフラグを設定することができる。

次に、図１のポステッドライトバス制御装置の動作例を説明する。

（イ）先ず、ホストコンピュータ１１がライトアクセスを第１のバスＢ１に発行する。すると、ブリッジデバイス１２は、第１のバスＢ１に転送されたライトアクセスが自身に接続されているＩ／Ｏデバイス１３ａ、１３ｂのアドレスへのライトアクセスであるか否かを判断する。

（ロ）自身に接続されているＩ／Ｏデバイス１３ａ、１３ｂのアドレスへのライトアクセスである場合、ライトアクセスの転送データをバスバッファ２１内に一旦格納して、Ｉ／Ｏデバイス１３ａ、１３ｂへ送信すべき転送データを保持していることを示す信号をビジーフラグレジスタ２３へ送信する。これを受信したビジーフラグレジスタ２３は、ビジーフラグを設定する。

（ハ）次に、バスコントローラ２２は、バスバッファ２１に格納された転送データを読
み出しながら第２のバスＢ２にライトアクセスを開始する。また、これと同時に、第２のバスＢ２にライトアクセスを行っていることを示す信号をビジーフラグレジスタ２３へ送信する。これを受信したビジーフラグレジスタ２３は、ビジーフラグを設定する。第２のバスＢ２へのライトアクセスが終了した後、後述するように、バスコントローラ３１ａ、３１ｂがローカルビジー信号ＬＢの出力を開始するまでの時間に相当する所定期間、ビジー状態延長レジスタ２４は、ビジーフラグを延長する。

（ニ）ライトアクセスが開始された第２のバスＢ２に接続されたＩ／Ｏデバイス１３ａ、１３ｂは、ライトアクセスが自身にライトすべきアドレスであるか否かを判断する。ライトアクセスが自身にライトすべきアドレスであると判断した場合、バスコントローラ３１ａ、３１ｂは、論理和回路７に向けてローカルビジー信号ＬＢの出力を開始し、ライト処理が完了した場合、ローカルビジー信号ＬＢの出力を停止する。ビジーフラグレジスタ２３は、ローカルビジー信号ＬＢを受信している間、ビジーフラグを設定する。

（ホ）前述したポステッドライト方式にしたがって、ホストコンピュータ６１は、第２のバスＢ２でデータを転送している途中で後発のライトアクセスを第１のバスＢ１に発行して、総てのデータ転送が完了するまで、上記した動作を繰返し実行する。

以上説明したように、本発明の第１の実施の形態によれば、以下の作用効果が得られる。

ビジーフラグレジスタ２３は、少なくとも１つのＩ／Ｏデバイス１３ａ、１３ｂからローカルビジー信号ＬＢを受信している間、バスバッファ２１に未送信の転送データを有している間、及びＩ／Ｏデバイス１３ａ、１３ｂにライトアクセスを行っている間、ビジーフラグを設定する。よって、総てのデータ転送が完了するまでビジーフラグは設定されることになるので、ホストコンピュータ１１は、第１のバスＢ１を介してビジーフラグレジスタ２３にビジーフラグが設定されているか否かをリードすれば、総てのＩ／Ｏデバイス１３ａ、１３ｂでライト処理が完了したか否かを確認することができる。従来のように、ライト処理を行った総てのＩ／Ｏデバイス１３ａ、１３ｂに対してリード処理を実行し、ライト処理の結果を読み返す必要は無くなる。

これにより、ライト処理を行ったＩ／Ｏデバイス１３ａ、１３ｂの数が多い場合やＩ／Ｏデバイス１３ａ、１３ｂとブリッジデバイス１２を接続するバスのバスサイクルが長い場合など、Ｉ／Ｏデバイス１３ａ、１３ｂの書き込んだレジスタをリードするのに時間がかかる場合であっても、最小限の時間でデータ転送を確認することができる。また、Ｉ／Ｏデバイス１３ａ、１３ｂ内の記憶部３２ａ、３２ｂがリード不可能なレジスタである場合でも、ホストコンピュータ１１がライト処理に要するおおよその時間の経過を待ってから次の処理に移るなどの対応も不要となる。

また、ブリッジデバイス１２によるＩ／Ｏデバイス１３ａ、１３ｂへのライトアクセスが終了した後からビジーフラグレジスタ２３がローカルビジー信号ＬＢを受信し始めるまで、すなわちＩ／Ｏデバイス１３ａ、１３ｂがライト処理を開始するまでの間、ビジーフラグレジスタ２３のビジーフラグが一旦クリアされてしまう場合がある。この場合、ホストコンピュータ１１は、総てのＩ／Ｏデバイス１３ａ、１３ｂでライト処理が終了したように誤認識してしまう。この誤認識を抑制するため、ビジー状態延長レジスタ２４は、ブリッジデバイス１２によるＩ／Ｏデバイス１３ａ、１３ｂへのライトアクセスが終了した後からローカルビジー信号ＬＢを受信し始めるまでの時間に相当する所定期間、ビジーフラグを延長する。これにより、Ｉ／Ｏデバイス１３ａ、１３ｂがローカルビジー信号ＬＢを出力し始めるまでの間、ビジーフラグが一旦クリアされてしまうことが抑制され、総てのＩ／Ｏデバイス１３ａ、１３ｂでライト処理が終了したようにホストコンピュータ１１
が誤認識してしまうことを抑制することができる。

但し、ブリッジデバイス１２に接続される複数のＩ／Ｏデバイス１３ａ、１３ｂが１種類であるとは限らず、様々な種類のデバイスが含まれている場合もある。この場合、Ｉ／Ｏデバイス１３ａ、１３ｂ毎にローカルビジー信号ＬＢを出力し始めるまでの時間や出力している期間が異なるため、ビジー状態延長レジスタ２４がビジーフラグを延長する所定期間が長すぎると、所定期間内にローカルビジー信号ＬＢの出力が終了してしまうＩ／Ｏデバイスが発生してしまい、データ転送を確認するために必要な時間を長くしてしまう。よって、第２のバスＢ２に接続されるＩ／Ｏデバイス１３ａ、１３ｂがローカルビジー信号ＬＢを出力し始めるまでに必要とする最小限の時間を前述した所定時間としてビジー状態延長レジスタ２４に設定することが望ましい。
（第２の実施の形態）
図２を参照して、本発明の第２の実施の形態に係わるポステッドライトバス制御装置の構成を説明する。本発明の第２の実施の形態に係わるポステッドライトバス制御装置において、ホストコンピュータ１１は、バスを介して直列に接続された２以上のブリッジデバイス１２ａ〜１２ｃを介して複数のＩ／Ｏデバイス１３ａ〜１３ｆにデータを転送する。ホストコンピュータ１１に最も近い側に接続されたブリッジデバイス１２ａを除く他のブリッジデバイス１２ｂ、１２ｃは、自身が有するビジーフラグレジスタ２３ｂ、２３ｃにビジーフラグが設定されている時に、自身の前段に接続されたブリッジデバイス１２ａに対してグローバルビジー信号ＧＢ１、ＧＢ２をそれぞれ出力する。ホストコンピュータ１１に最も近い側に接続されたブリッジデバイス１２ａは、少なくとも１つのＩ／Ｏデバイス１３ａ、１３ｂからローカルビジー信号ＬＢ１を受信している間、自身の後段に接続されたブリッジデバイス１２ｂ、１２ｃからグローバルビジー信号ＧＢ１、ＧＢ２を受信している間、自身が有するバスバッファ２１ａに未送信の転送データを有している間、及びＩ／Ｏデバイス１３ａ、１３ｂにライトアクセスを行っている間、自身が有するビジーフラグレジスタ２３ａにビジーフラグを設定する。ホストコンピュータ１１は、ホストコンピュータ１１に最も近い側に接続されたブリッジデバイス１２ａが有するビジーフラグレジスタ２３ａにビジーフラグが設定されているか否かをリードして、総てのＩ／Ｏデバイス１３ａ〜１３ｆでライト処理が完了したか否かを確認する。

具体的に、ポステッドライトバス制御装置は、データを送信するホストコンピュータ１１と、ホストコンピュータ１１に接続された第１のバスＢ１と、第１のバスＢ１に接続されたブリッジデバイス１２ａと、ブリッジデバイス１２ａに接続された第２のバスＢ２と、第２のバスＢ２に接続されたＩ／Ｏデバイス１３ａ、１３ｂと、Ｉ／Ｏデバイス１３ａ、１３ｂから出力されるローカルビジー信号ＬＢ１の論理和を取って論理和回路７ａへ送信する論理和回路７ｂと、第２のバスＢ２に接続されたブリッジデバイス１２ｂ、１２ｃと、論理和回路７ｂから出力されるローカルビジー信号ＬＢ１とブリッジデバイス１２ｂ、１２ｃから出力されるグローバルビジー信号ＧＢ１、ＧＢ２との論理和を取ってブリッジデバイス１２ａへ送信する論理和回路７ａと、ブリッジデバイス１２ｂに接続された第３のバスＢ３と、第３のバスＢ３に接続されたＩ／Ｏデバイス１３ｃ、１３ｄと、Ｉ／Ｏデバイス１３ｃ、１３ｄから出力されるローカルビジー信号ＬＢ２の論理和を取ってブリッジデバイス１２ｂへ送信する論理和回路７ｃと、ブリッジデバイス１２ｃに接続された第４のバスＢ４と、第４のバスＢ４に接続されたＩ／Ｏデバイス１３ｅ、１３ｆと、Ｉ／Ｏデバイス１３ｅ、１３ｆから出力されるローカルビジー信号ＬＢ３の論理和を取ってブリッジデバイス１２ｃへ送信する論理和回路７ｄとを備える。

ブリッジデバイス１２ａにとって、第１のバスＢ１がプライマリバスに相当し、第２のバスＢ２がセカンダリバスに相当する。ブリッジデバイス１２ｂにとって、第２のバスＢ２がプライマリバスに相当し、第３のバスＢ３がセカンダリバスに相当する。ブリッジデバイス１２ｃにとって、第２のバスＢ２がプライマリバスに相当し、第４のバスＢ４がセ
カンダリバスに相当する。

各ブリッジデバイス１２ａ〜１２ｃの構成及び動作は図１のブリッジデバイス１２と同じであり、各Ｉ／Ｏデバイス１３ａ〜１３ｆの構成及び動作は図１のＩ／Ｏデバイス１３ａ、１３ｂと同じであり、説明を省略する。

以上説明したように、ホストコンピュータ１１が、直列に接続された２以上のブリッジデバイス１２ａ〜１２ｃを介して複数のＩ／Ｏデバイス１３ａ〜１３ｆにデータを転送する場合であっても、総てのＩ／Ｏデバイス１３ａ〜１３ｆへのライト処理の状態を、ホストコンピュータ１１に最も近い側に接続されたブリッジデバイス１２ａのビジーフラグレジスタ２３ａのビジーフラグへ反映させることができる。

よって、第１の実施の形態と同様に、ホストコンピュータ１１は、第１のバスＢ１を介してビジーフラグレジスタ２３ａにビジーフラグが設定されているか否かをリードすれば、総てのＩ／Ｏデバイス１３ａ〜１３ｆでライト処理が完了したか否かを確認することができる。従来のように、ライト処理を行った総てのＩ／Ｏデバイス１３ａ〜１３ｆに対してリード処理を実行し、ライト処理の結果を読み返す必要は無くなり、最小限の時間でデータ転送を確認することができる。また、Ｉ／Ｏデバイス１３ａ〜１３ｆ内の記憶部３２ａ〜３２ｆがリード不可能なレジスタである場合でも、ホストコンピュータ１１がライト処理に要するおおよその時間の経過を待ってから次の処理に移るなどの対応も不要となる。

上記のように、本発明は、２つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

本発明の第１及び第２の実施の形態に示したポステッドライトバス制御装置は、例えば、半導体試験装置や、モジュール型測定器などに対して適用することができる。

このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。

本発明の第１の実施の形態に係わるポステッドライトバス制御装置の構成を示すブロック図である。 本発明の第２の実施の形態に係わるポステッドライトバス制御装置の構成を示すブロック図である。 ＣＰＵを備えるホストコンピュータが複数のＩ／Ｏデバイスに対してバスを介してデータを転送するバス制御装置の従来例を示すブロック図である。

符号の説明

２、２２、３１ａ〜３１ｆ バスコントローラ
７、７ａ〜７ｄ 論理和回路
１１ ホストコンピュータ
１２、１２ａ〜１２ｃ ブリッジデバイス
１３ａ〜１３ｅ Ｉ／Ｏデバイス
２１、２１ａ〜２１ｃ バスバッファ
２３、２３ａ〜２３ｃ ビジーフラグレジスタ
２４、２４ａ〜２４ｃ ビジー状態延長レジスタ
３２ａ〜３２ｆ 記憶部
Ｂ１ 第１のバス
Ｂ２ 第２のバス
Ｂ３ 第３のバス
Ｂ４ 第４のバス
ＧＢ グローバルビジー信号
ＬＢ ローカルビジー信号

Claims (2)

1. ホストコンピュータがバスを介して複数のＩ／Ｏデバイスにデータを転送する際に、前記Ｉ／Ｏデバイスにおけるライト処理の完了に関わらず、前記ホストコンピュータが後続のライト要求を発行するポステッドライトバス制御装置であって、
   前記ホストコンピュータは、直列に接続された２以上のブリッジデバイスを介して前記複数のＩ／Ｏデバイスにデータを転送し、前記複数のＩ／Ｏデバイスは、ライト処理を開始してから完了するまでの間、前記ブリッジデバイスに対してローカルビジー信号をそれぞれ出力し、
   前記ブリッジデバイスは、
   前記Ｉ／Ｏデバイスへ送信する転送データを保持するバスバッファと、
   少なくとも１つのＩ／Ｏデバイスからローカルビジー信号を受信している間、前記バスバッファに未送信の転送データを有している間、及び前記Ｉ／Ｏデバイスにライトアクセスを行っている間、ビジーフラグを設定するビジーフラグレジスタと、を備え、
   前記ホストコンピュータに最も近い側に接続されたブリッジデバイスを除く他のブリッジデバイスは、自身が有するビジーフラグレジスタにビジーフラグが設定されている時に、前記自身の前段に接続されたブリッジデバイスに対してグローバルビジー信号を出力し、
   前記ホストコンピュータに最も近い側に接続されたブリッジデバイスは、少なくとも１つのＩ／Ｏデバイスからローカルビジー信号を受信している間、自身の後段に接続されたブリッジデバイスからグローバルビジー信号を受信している間、前記自身が有するバスバッファに未送信の転送データを有している間、及び前記Ｉ／Ｏデバイスにライトアクセスを行っている間、前記自身が有するビジーフラグレジスタにビジーフラグを設定し、
   前記ホストコンピュータは、前記ホストコンピュータに最も近い側に接続されたブリッジデバイスが有する前記ビジーフラグレジスタにビジーフラグが設定されているか否かをリードする
   ことを特徴とするポステッドライトバス制御装置。
2. 前記ブリッジデバイスは、前記Ｉ／Ｏデバイスへのライトアクセスが終了した後の所定期間、前記ビジーフラグを延長するビジー状態延長レジスタを更に備えることを特徴とする請求項１に記載のポステッドライトバス制御装置。

Images