JPS6356737B2 - - Google Patents

Info

Publication number
JPS6356737B2
JPS6356737B2 JP58159509A JP15950983A JPS6356737B2 JP S6356737 B2 JPS6356737 B2 JP S6356737B2 JP 58159509 A JP58159509 A JP 58159509A JP 15950983 A JP15950983 A JP 15950983A JP S6356737 B2 JPS6356737 B2 JP S6356737B2
Authority
JP
Japan
Prior art keywords
data
terminal
priority
transferred
terminal control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58159509A
Other languages
English (en)
Other versions
JPS6051346A (ja
Inventor
Toshuki Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58159509A priority Critical patent/JPS6051346A/ja
Publication of JPS6051346A publication Critical patent/JPS6051346A/ja
Publication of JPS6356737B2 publication Critical patent/JPS6356737B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は端末制御装置に係り、特に端末装置か
ら前記端末制御装置を経て計算機システム等にデ
ータを転送する場合、該データに優先順位を付加
して速い応答を必要とする端末装置のデータを優
先して処理するようにしたデータ転送方式に関す
る。
(b) 従来技術と問題点 従来の端末制御装置においては、端末装置から
計算機システム等に転送するデータは前記端末制
御装置に接続されている端末装置の使用状態に関
係なく、端末装置から受信した順番に転送されて
いた。従つて前記端末制御装置の制御下にある端
末装置の内、転送データの長いものがあると、他
の端末装置からのデータ処理はその長いデータの
処理が済む迄待たされていた。例えば端末装置と
してデイスプレイ装置と帳票処理装置とが接続さ
れているような場合、デイスプレイ装置から計算
機システムに送出するデータ量は少ないがオペレ
ータが操作しており、計算機システムから処理結
果等を速く表示させる必要がある。一方帳票処理
装置では大量のデータを送出するが、特に該デー
タの送出を急ぐ必要はない。しかし端末制御装置
は一旦帳票処理装置からデータを受信すると、そ
のデータ転送が完了する迄は、たとえ急ぎのデイ
スプレイ装置からのデータであつても待たせる
為、デイスプレイ装置に対する計算機システムか
らの応答が遅くなり、オペレータの使い勝手が低
下していた。
第1図は従来の端末制御装置におけるデータ転
送シーケンスを説明する図である。端末装置は前
記のデイスプレイ装置と帳票処理装置が端末制御
装置に接続されているものとする。帳票処理装置
からデータ6が端末制御装置に送出されたとす
る。端末制御装置はデータ6をデータ転送手順に
より定まる或大きさのブロツク、例えばデータブ
ロツク1〜4の4ブロツクに分け、計算機システ
ム(CPU)からの読取信号によりデータブロツ
ク1を転送し、次の読取信号でデータブロツク2
を転送し、次の読取信号でデータブロツク3を、
次の読取信号でデータブロツク4を順次転送す
る。帳票処理装置のデータ6が端末制御装置に送
出された後少し遅れてデイスプレイ装置からデー
タ7が端末制御装置に送出されたとする。端末制
御装置はデータ6を分割したデータブロツク4を
CPUに転送し終わる迄、データ7の転送を待た
せ、その後データブロツク5としてCPUからの
読取信号により転送する。従つてT1で示す時間
デイスプレイ装置のデータ7の転送が待たされ、
それだけ応答時間が長くなる。
最近は端末制御装置に帳票処理装置の他にイメ
ージスキヤナ等の大量にデータを転送する端末装
置が接続されるようになつてきているので、速い
応答を必要とする端末装置の待ち時間が増大する
という欠点がある。
(c) 発明の目的 本発明の目的は上記欠点を除くため、各端末装
置から送出するデータに優先順位を示すデータタ
イプを付加することにより、計算機システムへ転
送する順位を端末制御装置が判定して、急ぐ必要
のあるデータは優先的に処理することで、待ち時
間を減少させオペレータに対する応答速度を向上
させるデータ転送方式を提供することにある。
(d) 発明の構成 本発明の構成は複数の端末装置からのデータを
計算機システムに転送する端末制御装置におい
て、前記端末装置毎に定められたデータ転送の優
先順位に従つて端末装置から転送されるデータに
データ転送の優先順位を示すデータタイプを付加
する端末制御部と、該データタイプを識別して優
先順位を定める手段とを設け、現在データ転送中
のデータの優先順位より高い優先順位を示すデー
タタイプが付加されたデータを受信した場合、現
在データ転送中のデータの転送を中断し、前記優
先順位の高いデータタイプが付加されたデータを
優先して転送するようにしたものである。
(e) 発明の実施例 第2図は本発明の一実施例を説明する端末制御
装置のブロツク図である。端末制御装置10は計
算機システムとのデータ転送を制御するインタフ
エース制御部11と端末制御装置全体の動作を制
御する主制御部12と端末装置を制御してデータ
の転送を行う端末制御部14から成る。主制御部
12には端末装置から受信したデータを一旦蓄え
るバツフア13が内蔵される。バツフア13に蓄
えられたデータは主制御部12により或大きさの
ブロツクに分割され、インタフエース制御部11
を経て計算機システムに転送される。端末制御装
置10に接続される端末には例えばデイスプレイ
装置15及び帳票処理装置16がある。デイスプ
レイ装置15から送出されるデータ量は比較的少
ないが速い応答速度が必要である。帳票処理装置
16は一回の送出データ量は多いが速い応答速度
は必要としない。
第3図はバツフア13に各端末装置のデータが
格納された状態を説明する図である。デイスプレ
イ装置15からは短いデータ17がバツフア13
の17′で示す如く格納され、帳票処理装置16
からは長いデータ18が18′で示す如く格納さ
れる。バツフア13に格納されたデータ17′,
18′は主制御部12により読出され、データの
長さによりブロツクに分割されて、前記の如くイ
ンタフエース制御部11を経て計算機システムに
送出されるが、主制御部12はバツフア13から
データを読出す際、各データの先頭に付加される
データタイプをチエツクし、転送順位を変更す
る。
第4図は本発明の優先順位を示すデータタイプ
を説明する図である。各端末装置から送られるデ
ータに対し、第4図に示す如く端末制御部14は
各データ17,18の先頭に夫々データを送出し
てきた端末装置の接続された端子の位置により予
め定めらるデータタイプ19,20を付加する。
データタイプ19,20は予め定めた優先度を主
制御部12が判定し得るコードで、データタイプ
19が20より優先度が高く設定されている。こ
の場合端末制御部14は端末装置の接続される端
子の位置により端末装置の優先度を判定する。従
つてハードウエア上で優先度が決定される。主制
御部12はバツフア13に格納されたデータ17
又は18のデータタイプ19又は20を読取ると
第5図に示す如く制御する。
第5図は本発明の端末制御装置10におけるデ
ータ転送シーケンスを説明する図である。端末制
御装置10において、バツフア13に格納された
データ18′は優先度が低いデータタイプ20が
付加されているが、他にデータが格納されていな
い為、主制御部12はCPUの読取信号により、
データ18′の最初のデータブロツク6を転送す
る。データブロツク6を転送し終わつた時、優先
度の高いデータタイプ19の付加されたデータ1
7′がバツフア13に格納されたとする。主制御
部12はデータ18′の次のデータブロツク7の
転送準備中の為データブロツク7をCPUからの
読取信号により転送すると、データ18′のデー
タブロツク転送を中止し、データ17′を点線で
示す如く割り込ませ次のCPUからの読取信号に
より転送する。データ17′の転送が完了すると、
主制御部12は再びデータ18′の待たせたデー
タブロツク8から転送を再開し、データブロツク
9迄転送してデータ18′のデータ転送を終了す
る。従つてデータ17′の待ち時間はT2となり
従来の待ち時間T1に比し著しく小となる。
(f) 発明の効果 以上説明した如く、本は発明は優先度が高く短
いデータを優先度の低い長いデータに対し、計算
機システムへ転送する順位を端末制御装置が判定
して、急ぐ必要のあるデータは優先的に処理する
ことで、待ち時間を減少させオペレータに対する
応答速度を向上させることが出来る。
【図面の簡単な説明】
第1図は従来の端末制御装置におけるデータ転
送シーケンスを説明する図、第2図は本発明の一
実施例を説明する端末制御装置のブロツク図、第
3図はバツフア13に各端末装置のデータが格納
された状態を説明する図、第4図は本発明の優先
順位を示すデータタイプを説明する図、第5図は
本発明の端末制御装置10におけるデータ転送シ
ーケンスを説明する図である。 10は端末制御装置、11はインタフエース制
御部、12は主制御部、13はバツフア、14は
端末制御部、15はデイスプレイ装置、16は帳
票処理装置、19,20はデータタイプである。

Claims (1)

    【特許請求の範囲】
  1. 1 複数の端末装置からのデータを計算機システ
    ムに転送する端末制御装置において、前記端末装
    置毎に定められたデータ転送の優先順位に従つて
    端末装置から転送されるデータにデータ転送の優
    先順位を示すデータタイプを付加する端末制御部
    と、該データタイプを識別して優先順位を定める
    手段とを設け、現在データ転送中のデータの優先
    順位より高い優先順位を示すデータタイプが付加
    されたデータを受信した場合、現在データ転送中
    のデータの転送を中断し、前記優先順位の高いデ
    ータタイプが付加されたデータを優先して転送す
    ることを特徴とするデータ転送方式。
JP58159509A 1983-08-31 1983-08-31 デ−タ転送方式 Granted JPS6051346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58159509A JPS6051346A (ja) 1983-08-31 1983-08-31 デ−タ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58159509A JPS6051346A (ja) 1983-08-31 1983-08-31 デ−タ転送方式

Publications (2)

Publication Number Publication Date
JPS6051346A JPS6051346A (ja) 1985-03-22
JPS6356737B2 true JPS6356737B2 (ja) 1988-11-09

Family

ID=15695326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58159509A Granted JPS6051346A (ja) 1983-08-31 1983-08-31 デ−タ転送方式

Country Status (1)

Country Link
JP (1) JPS6051346A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193343A (ja) * 1986-02-19 1987-08-25 Nec Corp 変量デ−タ転送方式
JPS63227240A (ja) * 1987-03-17 1988-09-21 Fujitsu Ltd 電文伝送方式
US20020031114A1 (en) * 2000-07-21 2002-03-14 Coaxmedia, Inc. Priority packet transmission system for telephony, latency-sensitive data, best-effort data and video streams in a shared transmission media such as passive coax distribution

Also Published As

Publication number Publication date
JPS6051346A (ja) 1985-03-22

Similar Documents

Publication Publication Date Title
EP1188119B1 (en) A method and apparatus for automatically transferring i/o blocks between a host system and a host adapter
EP0386935B1 (en) Apparatus capable of varying number of wait states for access
US5031091A (en) Channel control system having device control block and corresponding device control word with channel command part and I/O command part
US4860244A (en) Buffer system for input/output portion of digital data processing system
JPS60112164A (ja) ダイナミツクに変更可能な割込み優先回路
JPH0752418B2 (ja) デ−タ受信方式
JPS6356737B2 (ja)
JPH10334037A (ja) 通信dma装置
JPH05250170A (ja) 通信システム
JP2718690B2 (ja) 通信制御システム
JPS5913769B2 (ja) チヤネル制御装置
JPH0736806A (ja) Dma方式
JPH05173933A (ja) ダイレクトメモリアクセス転送方式
JP2803270B2 (ja) Scsiホストアダプタ回路
JP2533886B2 (ja) デ―タ転送方式
JP2527066B2 (ja) 受信待ち行列処理装置
JPH10116245A (ja) Dma制御装置
JPH0675780A (ja) 割込み制御装置
JPH066358A (ja) トークン制御方法およびその装置
JPS6069766A (ja) プロセツサ間通信方式
JPS6339237A (ja) 回線トレ−ス制御方式
JPS6229831B2 (ja)
JPH0425581B2 (ja)
JPH1021178A (ja) データ伝送装置
JPS61131154A (ja) デ−タ転送制御方式