JPS61264829A - ネツトワ−ク制御装置の割込み制御方式 - Google Patents
ネツトワ−ク制御装置の割込み制御方式Info
- Publication number
- JPS61264829A JPS61264829A JP60105571A JP10557185A JPS61264829A JP S61264829 A JPS61264829 A JP S61264829A JP 60105571 A JP60105571 A JP 60105571A JP 10557185 A JP10557185 A JP 10557185A JP S61264829 A JPS61264829 A JP S61264829A
- Authority
- JP
- Japan
- Prior art keywords
- command
- data
- interruption
- interrupt
- network control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、共通の通信路に複数の情報処理装置がそれぞ
れネットワーク制御装置を介して接続される゛システム
における割込み制御方式に関する。
れネットワーク制御装置を介して接続される゛システム
における割込み制御方式に関する。
共通の通信路（ネットワーク）に複数の情報処理装置を
接続したシステムでは、所定の伝送手順をとって任意の
情報処理装置相互間でデータ転送を行なう。
接続したシステムでは、所定の伝送手順をとって任意の
情報処理装置相互間でデータ転送を行なう。
第３図はこの種のシステムの概略構成図で、ＣＰＵは情
報処理装置、ＢＭＣはブロック・マルチプレクサ・チャ
ネル、ＡＤＰはアダプタ（ネットワーク制御装置）、Ｎ
Ｗは共通の通信路（ネットワーク）である。このシステ
ムでは各アダプタＡＤＰは、ハードウェアとしてはそれ
ぞれ１つの物理的装置であるがソフトウェアからは８Ｍ
Ｃ配下のＩ１０装置の１つに見える。Ｉ１０装置は機番
（ユニットアドレス）により分れているが、ＡＤＰも一
般に複数の機番を有する。例えば、チャネルの機番が１
であるとき、ＡＤＰの機番はサブチャネルに対応してＩ
ＸＸとして表わされる（ＸＸは００，０１．０２．・・
・・・・）。そして、他のＡＤＰとの通信は機番単位で
行なわれ、例えばアダプタ１の機番１００がアダプタ２
の機番２０３と通信する、等になる。アダプタＡＤＰは
Ｉ１０装置に見えるのでＢＭＣから渡されるコマンド及
び割込みによって動作する。通信開始に当ってはパス設
定が行なわれるが、この説明は省略して以下にこの通信
手順の詳細を示す。
報処理装置、ＢＭＣはブロック・マルチプレクサ・チャ
ネル、ＡＤＰはアダプタ（ネットワーク制御装置）、Ｎ
Ｗは共通の通信路（ネットワーク）である。このシステ
ムでは各アダプタＡＤＰは、ハードウェアとしてはそれ
ぞれ１つの物理的装置であるがソフトウェアからは８Ｍ
Ｃ配下のＩ１０装置の１つに見える。Ｉ１０装置は機番
（ユニットアドレス）により分れているが、ＡＤＰも一
般に複数の機番を有する。例えば、チャネルの機番が１
であるとき、ＡＤＰの機番はサブチャネルに対応してＩ
ＸＸとして表わされる（ＸＸは００，０１．０２．・・
・・・・）。そして、他のＡＤＰとの通信は機番単位で
行なわれ、例えばアダプタ１の機番１００がアダプタ２
の機番２０３と通信する、等になる。アダプタＡＤＰは
Ｉ１０装置に見えるのでＢＭＣから渡されるコマンド及
び割込みによって動作する。通信開始に当ってはパス設
定が行なわれるが、この説明は省略して以下にこの通信
手順の詳細を示す。
（Ａ）送信手順： ＣＰｔＪはＡＤＰに対しＢＭＣを通
じて次のコマンド群を、矢印で示すようにコマンドチェ
インして発行する。
じて次のコマンド群を、矢印で示すようにコマンドチェ
インして発行する。
各コマンドの内容を説明すると、先ず５ｅａｒｃｈ
Ｑｕｅｕｅ （サーチキュー、以下ＳＱと略す）コマ
ンドによりホスト（この場合は送信データ発行部）から
２バイトのデータが送られてくる。１バイト目はエンキ
ューポインタであり、２バイト目はデキューポインタで
ある。ＡＤＰはこの２バイトのデータつまりエンキュー
ポインタとデキューポインタとを比較し、両者不一致で
あればコマンドの終了割込みとしてステータスモディフ
ァイヤをつけ、またコマンドをスキップさせる制御をす
る。両者が一致していれば、一定時間後に終了の割込み
（デバイスエンド）を返す。この比較結果を返す機能ま
でがＳＱコマンドである。ＴＴＣは先頭のＳＱコマンド
に戻るためのチャネル側の処理である。
Ｑｕｅｕｅ （サーチキュー、以下ＳＱと略す）コマ
ンドによりホスト（この場合は送信データ発行部）から
２バイトのデータが送られてくる。１バイト目はエンキ
ューポインタであり、２バイト目はデキューポインタで
ある。ＡＤＰはこの２バイトのデータつまりエンキュー
ポインタとデキューポインタとを比較し、両者不一致で
あればコマンドの終了割込みとしてステータスモディフ
ァイヤをつけ、またコマンドをスキップさせる制御をす
る。両者が一致していれば、一定時間後に終了の割込み
（デバイスエンド）を返す。この比較結果を返す機能ま
でがＳＱコマンドである。ＴＴＣは先頭のＳＱコマンド
に戻るためのチャネル側の処理である。
ホストは送信事象が発生した時に−ｒｉｔｅ−Ａで使わ
れるアドレスにデータを入れ、ＳＱに対する２バイトデ
ータのうちの１バイト（エンキューポインタ）にプラス
１して、アダプタＡＤＰに送信要求する。アダプタでは
データネ一致でコマンドスキップを行ない、これにより
Ｗｒｉｔｅ−Ａ （ライトＡ）コマンドが、ソフトの
介入なしに自動的に発行される。Ｗｒｉｔｅ−Ａにより
例えば４０９６バイトのデータがＢＭＣを介して該アダ
プタへ送られ、該アダプタは該データを他の受信側のア
ダプタへ送り、送出後は終了割込みを上げる。こうして
Ｗｒｉｔｅ−Ａコマンドが終了すると次はＲｅａｄ
Ｄｅｑｕｅｕｅ （リード・デキュー）コマンドが発
行され、ＡＤＰはＳＱコマンドにより送られてきたデー
タのうち、ホストがプラス１したバイト （エンキュー
ポインタ）ではない残りのバイト（デキューポインタ）
をプラス１して送り、再びＳＱコマンドに戻る。か＼る
送信手順に対し受信手順は次の如くである。
れるアドレスにデータを入れ、ＳＱに対する２バイトデ
ータのうちの１バイト（エンキューポインタ）にプラス
１して、アダプタＡＤＰに送信要求する。アダプタでは
データネ一致でコマンドスキップを行ない、これにより
Ｗｒｉｔｅ−Ａ （ライトＡ）コマンドが、ソフトの
介入なしに自動的に発行される。Ｗｒｉｔｅ−Ａにより
例えば４０９６バイトのデータがＢＭＣを介して該アダ
プタへ送られ、該アダプタは該データを他の受信側のア
ダプタへ送り、送出後は終了割込みを上げる。こうして
Ｗｒｉｔｅ−Ａコマンドが終了すると次はＲｅａｄ
Ｄｅｑｕｅｕｅ （リード・デキュー）コマンドが発
行され、ＡＤＰはＳＱコマンドにより送られてきたデー
タのうち、ホストがプラス１したバイト （エンキュー
ポインタ）ではない残りのバイト（デキューポインタ）
をプラス１して送り、再びＳＱコマンドに戻る。か＼る
送信手順に対し受信手順は次の如くである。
（Ｂ）受信手順： ＣＰＵはＡＤＰに対しＢＭＣを通じ
て次のコマンドをコマンドチェインして発行する。
て次のコマンドをコマンドチェインして発行する。
ホストは受信データバッファの準備ができると、ＳＱコ
マンドに対して送るデータの１バイト目をプラス１して
ＡＤＰにコマンドスキップを起こさせ、データ待ち用の
Ｗａｉｔ Ｄａｔａ （ウェイトデータ）コマンドを
発行させこの状態で待機させる。送信の場合データがな
いとＳＱ、ＴＩＣ，ＳＱ、ＴｌＣ２・・・・・・とアダ
プタはＳＱ、ＴＩＣ間を循環しているが、受信の場合は
ホストはバッファを直ぐ用意するのでＳＱ、 ＴＩＣ，
Ｈａｔ ｔ Ｄａｔａへと進み、ＷａｉｔＤａ ｔａ
で止っている。終了割込みは上げず、ＷａｉｔＤａ ｔ
ａを発行したま＼になっている。送信側からＷｒｉｔｅ
−Ａコマンドでデータが送られてくると、受信側では直
ちに終了割込みを上げ、Ｒｅａｄ （リード）コマンド
を発行する。このＲｅａｄコマンドで送信側からのデー
タは主記憶へ格納され、それが終るとＲｅａｄＤｅｑｕ
ｅｕｅコマンドが発行される。この後は送信手順と同様
である。つまり、ＳＱコマンドにより送られてきたデー
タのうち、ホストがプラス１したバイト（エンキューポ
インタ）ではない残りのバイト（デキューポインタ）を
＋１して送り、再びＳＱコマンドに戻る。
マンドに対して送るデータの１バイト目をプラス１して
ＡＤＰにコマンドスキップを起こさせ、データ待ち用の
Ｗａｉｔ Ｄａｔａ （ウェイトデータ）コマンドを
発行させこの状態で待機させる。送信の場合データがな
いとＳＱ、ＴＩＣ，ＳＱ、ＴｌＣ２・・・・・・とアダ
プタはＳＱ、ＴＩＣ間を循環しているが、受信の場合は
ホストはバッファを直ぐ用意するのでＳＱ、 ＴＩＣ，
Ｈａｔ ｔ Ｄａｔａへと進み、ＷａｉｔＤａ ｔａ
で止っている。終了割込みは上げず、ＷａｉｔＤａ ｔ
ａを発行したま＼になっている。送信側からＷｒｉｔｅ
−Ａコマンドでデータが送られてくると、受信側では直
ちに終了割込みを上げ、Ｒｅａｄ （リード）コマンド
を発行する。このＲｅａｄコマンドで送信側からのデー
タは主記憶へ格納され、それが終るとＲｅａｄＤｅｑｕ
ｅｕｅコマンドが発行される。この後は送信手順と同様
である。つまり、ＳＱコマンドにより送られてきたデー
タのうち、ホストがプラス１したバイト（エンキューポ
インタ）ではない残りのバイト（デキューポインタ）を
＋１して送り、再びＳＱコマンドに戻る。
ところで、前述のように１台のＡＤＰ内には複数の機番
例えば８機番があり、そのうちの４機番は送信デバイス
、残りの４機番は受信デバイスとなり、他のアダプタの
同様な４受信デバイス、４送信デバイスと送、受信した
りしている。また前述のように送信側では送信事象がな
ければＳＱコマンドと次のＴＩＣコマンドのループを巡
回するのに対し、受信側ではデータバッファが空いてい
れば−ａｉｔ Ｄａｔａコマンドまで進んで停止して
いるのが定常状態である。各アダプタの複数の機番から
同時に若しくは連続してＳＱコマンドが発行される場合
はこれらのコマンドの終了割込みはキューイングされ、
逐次報告されるようになる。しかもＳＱ、ＴＩＣを循環
する等の場合はある程度時間をおいてＳＱを発行しない
とチャネルの主記憶アクセスが余りにも頻繁になるので
、５００μｓなどの所定時間を置くようにしている。し
かしながらこのようにすると受信手順では、ＳＱコマン
ドの終了割込みがキュー待ちになってなかなか報告され
ず、次のデータが受信できない事態が発生する。即ちデ
ータを受信して主記憶へ格納したのち、次のデータを受
信するには、Ｒｅａｄ Ｄｅｑｕｅｕｅ。
例えば８機番があり、そのうちの４機番は送信デバイス
、残りの４機番は受信デバイスとなり、他のアダプタの
同様な４受信デバイス、４送信デバイスと送、受信した
りしている。また前述のように送信側では送信事象がな
ければＳＱコマンドと次のＴＩＣコマンドのループを巡
回するのに対し、受信側ではデータバッファが空いてい
れば−ａｉｔ Ｄａｔａコマンドまで進んで停止して
いるのが定常状態である。各アダプタの複数の機番から
同時に若しくは連続してＳＱコマンドが発行される場合
はこれらのコマンドの終了割込みはキューイングされ、
逐次報告されるようになる。しかもＳＱ、ＴＩＣを循環
する等の場合はある程度時間をおいてＳＱを発行しない
とチャネルの主記憶アクセスが余りにも頻繁になるので
、５００μｓなどの所定時間を置くようにしている。し
かしながらこのようにすると受信手順では、ＳＱコマン
ドの終了割込みがキュー待ちになってなかなか報告され
ず、次のデータが受信できない事態が発生する。即ちデ
ータを受信して主記憶へ格納したのち、次のデータを受
信するには、Ｒｅａｄ Ｄｅｑｕｅｕｅ。
ＴＩＣを経てＳＱを発行し、Ｗａｉｔ Ｄａｔａとな
る必要があるのに、そのＳ Ｑ Ｗａｉ ｔ Ｄａｔ
ａの発生ができず、ＳＱコマンドで待たされてしまう。
る必要があるのに、そのＳ Ｑ Ｗａｉ ｔ Ｄａｔ
ａの発生ができず、ＳＱコマンドで待たされてしまう。
一般に送信側からのデータは複数に分けて連続して送ら
れてくることが多く、か＼る場合にＷａｉｔ Ｄａｔ
ａ発行待ちでの今回のデータ受信が遅れるとシステムの
スルーブツトが低下する。本発明はこの点を改善しよう
とするものである。
れてくることが多く、か＼る場合にＷａｉｔ Ｄａｔ
ａ発行待ちでの今回のデータ受信が遅れるとシステムの
スルーブツトが低下する。本発明はこの点を改善しよう
とするものである。
本発明は、共通の通信路に複数の情報処理装置がそれぞ
れ、複数の機番を持つネットワーク制御装置を介して接
続され、任意の機番相互間でデータ転送を可能としてな
るシステムの該ネットワーク制御装置の割込み制御方式
において、ネットワーク制御装置内に或る機番のデータ
受信可能を通知するコマンドが発行されている場合に、
前記通信路を介して他のネットワーク制御装置から該機
番に対するデータを受信したときは、該データ受信可能
を通知するコマンドに対する終了割込みを優先して通知
することを特徴とするものである。
れ、複数の機番を持つネットワーク制御装置を介して接
続され、任意の機番相互間でデータ転送を可能としてな
るシステムの該ネットワーク制御装置の割込み制御方式
において、ネットワーク制御装置内に或る機番のデータ
受信可能を通知するコマンドが発行されている場合に、
前記通信路を介して他のネットワーク制御装置から該機
番に対するデータを受信したときは、該データ受信可能
を通知するコマンドに対する終了割込みを優先して通知
することを特徴とするものである。
データ受信可能を通知するコマンドＷａｉｔ Ｄａｔ
ａが発行され（又はその前のＳＱが登録され）でいる状
態で、送信側からデータを受信したときは、その受信機
番のＳＱコマンドを優先させて、更には５００μｓなど
の一定時間を置かずに速やかに終了割込みを起すように
制御すれば、次のデータの受信を速やかに行なうことが
でき、スループットが向上する。以下、図示の実施例を
参照しながらこれを詳細に説明する。
ａが発行され（又はその前のＳＱが登録され）でいる状
態で、送信側からデータを受信したときは、その受信機
番のＳＱコマンドを優先させて、更には５００μｓなど
の一定時間を置かずに速やかに終了割込みを起すように
制御すれば、次のデータの受信を速やかに行なうことが
でき、スループットが向上する。以下、図示の実施例を
参照しながらこれを詳細に説明する。
第１図は本発明の一実施例を示すアダプタ（ＡＤＰ）内
の要部構成図で、５ＱＤＶＮＯ，５ＱＤＶＮＩ、・・・
・・・はＳＱコマンドの終了割込みをキュー待ちしてい
る機番（デバイスアドレス）、割込みＳＱＮはそのうち
の選択された機番Ｎで、この機番Ｎが終了割込みを起す
。優先割込みがなければ発行されるＳＱはキューへの登
録順ＤＶＮＯ。
の要部構成図で、５ＱＤＶＮＯ，５ＱＤＶＮＩ、・・・
・・・はＳＱコマンドの終了割込みをキュー待ちしてい
る機番（デバイスアドレス）、割込みＳＱＮはそのうち
の選択された機番Ｎで、この機番Ｎが終了割込みを起す
。優先割込みがなければ発行されるＳＱはキューへの登
録順ＤＶＮＯ。
ＤＶＮｌ、・・・・・・になる。本発明ではデータ受信
したデバイスのＳＱの終了割込みを優先的に行なうよう
にする。例えばデータを受信したデバイスのす７バーＲ
ＶＤＶＮが３、従ッテＳ Ｑ Ｄ Ｖ Ｎ ３を示して
いるとすると、５ＱＤＶＮＯより先に５ＱＤＶＮ３を割
込みＳＱＮとする。ＤＥＣはこのためのデコーダで、Ｒ
ＶＤＶＮによりセットされたフラグＦを見てセレクタを
操作し、該当５ＱＤＶＮｔ（本例では１＝３）を出力す
る。セレクタより割込みＳＱＮを出力するタイミングは
例えば前述の５００μｓ毎であるが、優先割込みの場合
はこれを即時に行なうと一層有効である。
したデバイスのＳＱの終了割込みを優先的に行なうよう
にする。例えばデータを受信したデバイスのす７バーＲ
ＶＤＶＮが３、従ッテＳ Ｑ Ｄ Ｖ Ｎ ３を示して
いるとすると、５ＱＤＶＮＯより先に５ＱＤＶＮ３を割
込みＳＱＮとする。ＤＥＣはこのためのデコーダで、Ｒ
ＶＤＶＮによりセットされたフラグＦを見てセレクタを
操作し、該当５ＱＤＶＮｔ（本例では１＝３）を出力す
る。セレクタより割込みＳＱＮを出力するタイミングは
例えば前述の５００μｓ毎であるが、優先割込みの場合
はこれを即時に行なうと一層有効である。
第２図は本発明の動作説明図で、アダプタＡＤＰｚ内の
デバイスＤＥＶ＃１〜＃４が送信用のＣＣＷ列Ａを実行
し、 ＣＣＷ列Ａ またアダプタＡＤＰ２内のデバイスＤＥＶ＃Ｏが受信用
のＣＣＷ列Ｂを、さらにこれに送信するアダプタＡＤＰ
ｌ内のデバイスＤＥＶ＃０が送信用のＣＣＷ列Ｃを実
行するものとする。
デバイスＤＥＶ＃１〜＃４が送信用のＣＣＷ列Ａを実行
し、 ＣＣＷ列Ａ またアダプタＡＤＰ２内のデバイスＤＥＶ＃Ｏが受信用
のＣＣＷ列Ｂを、さらにこれに送信するアダプタＡＤＰ
ｌ内のデバイスＤＥＶ＃０が送信用のＣＣＷ列Ｃを実
行するものとする。
ＣＣＷ列Ｂ ＣＣＷ列Ｃ今、ＡＤＰ２内
のＤＥＶ＃１〜＃４がＣＣＷ列ＡのコマンドＳＱ、ＴＩ
Ｃを繰り返し実行して送信待機しており、またＤＥＶ＃
０がＣＣＷ列ＢのＷａｉｔ Ｄａｔａコマンドを実行
して受信待機しているものとすると、ＡＤＰＩ内（７）
ＤＥＶ＃０（７）ＳＱ（７）データが更新されるとＡＤ
ＰＩのＤＥＶ＃０からＡＤＰ２のＤＥＶ＃Ｏへ１回目の
送信が行われる。
のＤＥＶ＃１〜＃４がＣＣＷ列ＡのコマンドＳＱ、ＴＩ
Ｃを繰り返し実行して送信待機しており、またＤＥＶ＃
０がＣＣＷ列ＢのＷａｉｔ Ｄａｔａコマンドを実行
して受信待機しているものとすると、ＡＤＰＩ内（７）
ＤＥＶ＃０（７）ＳＱ（７）データが更新されるとＡＤ
ＰＩのＤＥＶ＃０からＡＤＰ２のＤＥＶ＃Ｏへ１回目の
送信が行われる。
このときＡＤＰ２のＤＥＶ＃０はＣＣＷ列Ｂのコマンド
をＲｅａｄ、 Ｒｅａｄ Ｑｕｅｕｅの順に実行して、
次回の受信に備えるため冒頭のＳＱコマンドへ戻る。
をＲｅａｄ、 Ｒｅａｄ Ｑｕｅｕｅの順に実行して、
次回の受信に備えるため冒頭のＳＱコマンドへ戻る。
このＳＱコマンドの実行中にＡＤＰＩのＤＥＶ＃０側で
次の送信事象が発生してＷｒｉｔｅ −Ａが実行され、
データがＡＤＰＺ側に届くと、前記のデコーダＤＥＣは
動作を開始し、データ受信機番のＳＱコマンドの終了割
込みがキュー待ちになっていても割込み順序を飛び越し
て、それを優先的に割込ませるようにし、次のＲｅａｄ
コマンドを速やかに起動できるようにする。このように
すれば、主記憶のアクセス頻度を低下させるため、ＳＱ
コマンドの終了割込みをキューイングして一定時間間隔
で順番に報告するシステムにおいて、該アクセス頻度を
高めることなくスループットを向上させ得る。
次の送信事象が発生してＷｒｉｔｅ −Ａが実行され、
データがＡＤＰＺ側に届くと、前記のデコーダＤＥＣは
動作を開始し、データ受信機番のＳＱコマンドの終了割
込みがキュー待ちになっていても割込み順序を飛び越し
て、それを優先的に割込ませるようにし、次のＲｅａｄ
コマンドを速やかに起動できるようにする。このように
すれば、主記憶のアクセス頻度を低下させるため、ＳＱ
コマンドの終了割込みをキューイングして一定時間間隔
で順番に報告するシステムにおいて、該アクセス頻度を
高めることなくスループットを向上させ得る。
以上述べたように本発明によれば、ＳＱコマンドの終了
割込みがキュー待ちになっている状態でも、通信先から
のデータを受信すると、その機番＋７）ＳＱコマンドの
終了割込みを優先させるので、データ受信側のＲｅａｄ
コマンドを迅速に起動することができ、スルーブツトが
向上する。
割込みがキュー待ちになっている状態でも、通信先から
のデータを受信すると、その機番＋７）ＳＱコマンドの
終了割込みを優先させるので、データ受信側のＲｅａｄ
コマンドを迅速に起動することができ、スルーブツトが
向上する。
第１図は本発明の一実施例を示す要部構成図、第２図は
本発明の動作説明図、第３図は情報処理装置相互間通信
のシステム構成図である。 図中、ＮＷは通信路、ＣＰＵは情報処理装置、ＡＤＰは
アダプタ（ネットワーク制御装置）である。
本発明の動作説明図、第３図は情報処理装置相互間通信
のシステム構成図である。 図中、ＮＷは通信路、ＣＰＵは情報処理装置、ＡＤＰは
アダプタ（ネットワーク制御装置）である。
Claims (1)
- 共通の通信路に複数の情報処理装置がそれぞれ、複数の
機番を持つネットワーク制御装置を介して接続され、任
意の機番相互間でデータ転送を可能としてなるシステム
の該ネットワーク制御装置の割込み制御方式において、
ネットワーク制御装置内に或る機番のデータ受信可能を
通知するコマンドが発行されている場合に、前記通信路
を介して他のネットワーク制御装置から該機番に対する
データを受信したときは、該データ受信可能を通知する
コマンドに対する終了割込みを優先して通知することを
特徴とするネットワーク制御装置の割込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105571A JPS61264829A (ja) | 1985-05-17 | 1985-05-17 | ネツトワ−ク制御装置の割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105571A JPS61264829A (ja) | 1985-05-17 | 1985-05-17 | ネツトワ−ク制御装置の割込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61264829A true JPS61264829A (ja) | 1986-11-22 |
Family
ID=14411207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60105571A Pending JPS61264829A (ja) | 1985-05-17 | 1985-05-17 | ネツトワ−ク制御装置の割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61264829A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8200934B2 (en) | 2006-10-06 | 2012-06-12 | Hitachi, Ltd. | Data transfer unit in multi-core processor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336439A (en) * | 1976-09-16 | 1978-04-04 | Mitsubishi Electric Corp | Information processor |
| JPS54160147A (en) * | 1978-06-09 | 1979-12-18 | Hitachi Ltd | Communication control unit |
| JPS59144246A (ja) * | 1983-02-08 | 1984-08-18 | Fujitsu Ltd | デ−タ受信制御方式 |
-
1985
- 1985-05-17 JP JP60105571A patent/JPS61264829A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336439A (en) * | 1976-09-16 | 1978-04-04 | Mitsubishi Electric Corp | Information processor |
| JPS54160147A (en) * | 1978-06-09 | 1979-12-18 | Hitachi Ltd | Communication control unit |
| JPS59144246A (ja) * | 1983-02-08 | 1984-08-18 | Fujitsu Ltd | デ−タ受信制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8200934B2 (en) | 2006-10-06 | 2012-06-12 | Hitachi, Ltd. | Data transfer unit in multi-core processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0165600B1 (en) | Input/output bus for computer | |
| EP0141742A2 (en) | Buffer system for input/output portion of digital data processing system | |
| JPH04230557A (ja) | 直接メモリアクセス・コントローラ | |
| JPH04312160A (ja) | マルチプロセッサシステムおよびそのメッセージ送受信制御装置 | |
| US4482982A (en) | Communication multiplexer sharing a free running timer among multiple communication lines | |
| JPS63280365A (ja) | ダイレクトメモリアクセスオ−ダ競合制御方式 | |
| JPH07210519A (ja) | データ転送制御方法および送受信制御装置 | |
| JP2734246B2 (ja) | パイプラインバス | |
| JPS61264829A (ja) | ネツトワ−ク制御装置の割込み制御方式 | |
| US5797040A (en) | Computer system having system bus which couples adapter and processing units and requires acquisition for data transmission thereover | |
| JP3261715B2 (ja) | 入出力データ転送処理装置 | |
| JP3115801B2 (ja) | 並列計算機システム | |
| JPS59146347A (ja) | プロセス間通信方式 | |
| JPS60183659A (ja) | 情報転送制御方式 | |
| JP2573332B2 (ja) | データ転送制御方法 | |
| JP2635639B2 (ja) | データ処理装置 | |
| JPH0766356B2 (ja) | チャネル装置 | |
| JP2707770B2 (ja) | リモートチャネルシステムのデータチェイン制御方法 | |
| JPH01292559A (ja) | 並列計算機メッセージ処理方式及びデータ転送方式 | |
| JPH09231188A (ja) | マルチクラスタ情報処理システム | |
| JPH02120956A (ja) | 通信制御方式 | |
| JPH04139556A (ja) | リトライ制御方式 | |
| JPH0235500B2 (ja) | ||
| JPH077954B2 (ja) | 制御装置 | |
| JPH02298141A (ja) | 通信制御装置 |