JPS62143154A - 入出力制御装置 - Google Patents

入出力制御装置

Info

Publication number
JPS62143154A
JPS62143154A JP28390085A JP28390085A JPS62143154A JP S62143154 A JPS62143154 A JP S62143154A JP 28390085 A JP28390085 A JP 28390085A JP 28390085 A JP28390085 A JP 28390085A JP S62143154 A JPS62143154 A JP S62143154A
Authority
JP
Japan
Prior art keywords
input
output
command
central processing
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28390085A
Other languages
English (en)
Inventor
Morihiko Uda
右田 守彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28390085A priority Critical patent/JPS62143154A/ja
Publication of JPS62143154A publication Critical patent/JPS62143154A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、データ処理システムにおける入出力コマンド
チェーンの終結に関する。
(従来の技術) 従来、入出力制御装置において入出力コマンドチェーン
の終了に関して、コマンドを実行して実行結果を報告す
るまでは、そのコマンドが最終コマンドであるか否かを
知ることができなかった。
そのため、最終コマンドの実行結果を報告した後、現在
選択中の入出力装置に対する後処理を実行し、その後で
入出力装置を切離していた。
第2図は、従来技術によるデータ処理システムの一実施
例を示すブロック図である。第2図において、21.2
2はそれぞれ中央処理装置、23゜24はそれぞれ入出
力制御装置、25は切換え装置、26.27はそれぞれ
入出力装置である。
第2図において、第1の中央処理装置21より第1の入
出力制御装置23を介して第1の入出力装置261c使
用して入出力動作を実行する。このとき、第2の中央処
理装置22よシ第2の入出力制御装置24を介して第2
の入出力装置27を使用しようとすると、第2の入出力
制御装置27は使用中であることを第2の中央処理装置
22に報告するので、第2の中央処理装置22は第1の
入出力装置26の使用中解除の報告待ちとなる。第1の
入出力装置26に対する動作の終了では、第1の入出力
制御装置23は第1の中央処理装置21に終了を報告す
る。第1の入出力制御装置23は後処理を済ませると第
1の入出力装置26を切離す。第1の中央処理装置21
は第1の入出力制御袋R23の後了報告を受領した後、
次の入出力要求を第1の入出力制御装置23に対して実
行する。一方、第1の入出力制御袋[21が第1の入出
力装置26を切離すと、第2の入出力制御装置24は第
1の入出力装置26の使用中の解除を報告するので、第
2の中央処理装置22は第1の入出力装置23に対する
起動を実行するが、既に第1の中央処理装置21が第1
の入出力制御装置23を介して第1の入出力装置26を
使用しているので、第2の中央処理装置22の起動は不
成功となる。
(発明が解決しようとする問題点) 上述したように従来技術による入出力制御装置において
、1台の入出力装置に対する他ルートからの入出力要求
は、現在使用されているルートの接続を解除しないと入
出力装置を使用可能とはならず、さらに使用可能になっ
たことを他の中央処理装置へ通知するためには、ある程
度の時間が必要である。
一方、現在入出力処理を終了した中央処理装置は、終了
報告を受領するとすぐ次の入出力要求を発行する。
この新しい入出力要求が中央処理装置から発行されるま
での時間と、他ルートへ使用可能の通知を発行するまで
の時間とを比較してみる。この場合、中央処理装置の処
理が高速度で実行されるので、新しい入出力要求の方が
先に受付けられることになり、他のルートは再び使用不
能状態になってしまうという欠点がある。
この状態は、高速の中央処理装置の側の入出力要求がと
だえるまで続き、他ルートは待たされることになる。
本発明の目的は、一連の入出力コマンドチェーンの最終
を示すコマンドの実行に際して、入出力装置に対する後
処理を済ませた後、入出力装置を切離してから中央処理
装置に終了報告を行うことによって上記欠点を除去し、
他ルートからの入出力要求が待たされることなく実行で
きるように構成した入出力制御装置を提供することにあ
る。
(問題点を解決するための手段) 本発明による入出力制御装置は、記憶手段と、マイクロ
プロセサ部と、終了報告生成手段とを具備して構成した
ものである。
記憶手段は、一連の入出力処理を行うコマンドチェーン
の最終コヤンドとして定義されたコマンドコードを受付
けて保持するためのものである。
マイクロプロセサ部は、コマンドコードヲ受付けた後に
選択中の入出力装置に対して所定の処理を実行して接続
状態を解除するためのものである。
終了報告生成手段は、マイクロプロセサ部の処理が完了
した後、中央処理装置に対してコマンドコードの実行終
了の報告を行うためのものである。
(実施例) 次に、本発明について図面を参照して詳細に説明する。
第1図は、本発明による入出力制御装置を含むデータ処
理システムの一実施例を示すブロック図である。第1図
において、1は中央処理装置、2は入出力制御装置、3
Fi、入出力装置、4,5はそれぞれデータバス信号線
、6〜9はそれぞれ制御信号線、10.14はそれぞれ
インターフェース回路、11は記憶手段、12はマイク
ロプロセサ部、13は終了報告生成手段をそれぞれ示す
中央処理装置lからの命令は、制御信号線6を介して入
出力制御装置2に送出され、入出力制御装置2はインタ
ーフェース回路lOを介して上記命令を受ける。入出力
制御装置2においては、上記命令に対して処理を実行す
るため、インターフェース回路14を介して制御信号線
8へ入出力指示を送出し、入出力装置3に伝える。入出
力装置2においては、この指示に従って所定の処理を実
行する。このとき制御信号線9上の応答信号が高レベル
に上ると、入出力制御装置2は上記信号を受けて中央処
理装置lに伝える。これで一つの入出力コマンドについ
ての処理は終了する。一般に、上記のような入出力処理
はコマンドチェーンによって実行されておシ、複数の入
出力コマンドが一つの単位で実行される。
本発明では、上記のコマンドチェーンされた一連の命令
の後に、一連のコマンドの終了を示すコマンドコードを
付加するように構成する。上記コマンドコードは、一連
のコマンドアレイの後に中央処理装置1より制御信号線
6を介して送られてくる。上記コマンドは、入出力制御
装置2の記憶手段11にセットされる。入出力制御装置
2は、上記コマンドを受取ると、本コマンドに対する終
了報告を中央処理装置1に送出する前に、入出力装置3
に対する後処理を実行し、その後で入出力装置3の接続
を解除する。
このようにして処理が終了した時点で、終了報告生成手
段13において終了報告を生成し、中央処理装置1に対
して制御信号線7によシ終了報告を送出する。
第2図のデータ処理システムへ上記の構成を採用するこ
とにより、例えば第2の入出力制御装置24より第2の
中央処理装置22に対する使用中解除の割込みの方が、
第1の入出力制御装置23より第1の中央処理装置21
に対する終了報告よシも先になるので、第2の中央処理
装置22からの起動が先に受付けられ、今後は第1の中
央処理装置21が待たされることになる。
(発明の効果) 以上説明したように本発明は、一連の入出力コマンドチ
ェーンの最終を示すコマンドの実行に際して、入出力装
置に対する後処理を済ませた後、入出力装置を切離して
から中央処理装置に終了報告を行うことによって、異な
るシステムの中央処理装置が入出力処理のために共用し
た入出力装置でアクセスが競合しても、入出力処理のサ
ービスを均等に実施できるという効果がある。
【図面の簡単な説明】
第1図は、本発明による入出力制御装置を含むデータ処
理システムの一実施例を示すブロック図である。 第2図は、従来技術によるデータ処理システムの一構成
例を示すブロック図である。 l・・・中央処理装置 2・・・入出力制御装置 3・・・入出力装置 10.14・・・インターフェース回路11・・・記憶
手段 12・−・マイクロプロセサ部 13・・・終了報告生成手段 21.22・・・中央処理装置 23.24・・・入出力制御装置 25・・・切換え装置 26.27・・・入出力装置 4〜9・・・信号線

Claims (1)

    【特許請求の範囲】
  1. 一連の入出力処理を行うコマンドチェーンの最終コマン
    ドとして定義されたコマンドコードを受付けて保持する
    ための記憶手段と、前記コマンドコードを受付けた後に
    選択中の入出力装置に対して所定の後処理を実行して接
    続状態を解除するためのマイクロプロセサ部と、前記マ
    イクロプロセサ部の処理が完了した後、中央処理装置に
    対して前記コマンドコードの実行終了の報告を行うため
    の終了報告生成手段とを具備して構成したことを特徴と
    する入出力制御装置。
JP28390085A 1985-12-17 1985-12-17 入出力制御装置 Pending JPS62143154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28390085A JPS62143154A (ja) 1985-12-17 1985-12-17 入出力制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28390085A JPS62143154A (ja) 1985-12-17 1985-12-17 入出力制御装置

Publications (1)

Publication Number Publication Date
JPS62143154A true JPS62143154A (ja) 1987-06-26

Family

ID=17671636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28390085A Pending JPS62143154A (ja) 1985-12-17 1985-12-17 入出力制御装置

Country Status (1)

Country Link
JP (1) JPS62143154A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04109471U (ja) * 1991-03-11 1992-09-22 日野自動車工業株式会社 燃料噴射ノズルの保持装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04109471U (ja) * 1991-03-11 1992-09-22 日野自動車工業株式会社 燃料噴射ノズルの保持装置

Similar Documents

Publication Publication Date Title
US7293119B2 (en) DMA data transfer between low-overhead processor and connected external circuitry using transactions log
US4684885A (en) Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration
JPS62143154A (ja) 入出力制御装置
JP2550811B2 (ja) 通信制御方法
JPH04139556A (ja) リトライ制御方式
JP2802091B2 (ja) 割込ベクタ制御方式
JPS61271555A (ja) ダイレクトメモリアクセス転送方式
JPH04147347A (ja) プロセッサ障害復旧制御方式
JPS5911426A (ja) デ−タ処理システム
JPS5834858B2 (ja) デ−タ交換制御方式
JPS6356737B2 (ja)
JPH06161951A (ja) バス制御方式
JPH0325552A (ja) バス接続装置
JPH02195463A (ja) 情報処理装置
JPH03288205A (ja) プログラマブルコントローラシステム
JPH08123742A (ja) リトライ制御装置
JPH04302346A (ja) マルチプロセッサシステム
JPS62162156A (ja) メモリアクセス制御装置
JPH04324561A (ja) Dma情報のポーリング制御装置
JPH05216840A (ja) バス競合分散制御方式
JPH02146660A (ja) 情報処理装置
JPH03294952A (ja) 入出力処理方式
JPH03265250A (ja) 通信制御装置
JPH0784970A (ja) 割込み制御方法
JPS5911430A (ja) 入出力制御装置