JPH08123742A - リトライ制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 バス使用権要求のリトライ動作を適正化す
る。 【構成】 プロセッサ４が第１のバス１の使用権を獲得
し、バスインタフェース３を介して第２のバス２の使用
権要求をしたとする。一方、入出力装置５は第２のバス
２の使用権を獲得し、バスインタフェース３を介して第
１のバス１のバス使用権要求をしたとする。このとき、
例えば、プロセッサ４は一旦第１のバス１を開放し、入
出力装置５に第１のバス１の使用権を譲る。その後、プ
ロセッサ４が再び同様の手順で第２のバス２の使用権要
求をする。リトライカウンタ６はそのリトライ回数をカ
ウントする。一定回数以上リトライが不成功の場合、リ
トライカウンタ６はリトライアウト信号を出力し、これ
をプロセッサ４に送る。リトライアウト信号は割り込み
信号やアクセス例外処理信号となってソフトウェアリト
ライを起動させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、各種の情報処理装置に
おいて、バスライン獲得要求が競合した場合の調整を行
うリトライ制御装置に関する。

【０００２】

【従来の技術】一般の情報処理装置において、プロセッ
サや入出力装置等を結ぶバスラインは同一時刻に複数の
装置が使用できないため、各装置のバス使用権要求に対
して一定の競合調整が行われる。このバスアクセスには
起動サイクルと終了サイクルがあり、バスアクセスの方
式には２種の方式が知られている。１つはスプリット方
式と呼び、アクセスの起動サイクルと終了サイクルとが
分離されているもので、起動サイクルと終了サイクルの
間に他の起動サイクルや終了サイクルが入り込むことが
できる。換言すれば、バスが占有されるのは、起動サイ
クルまたは終了サイクルの間のみとなる。一方、もう１
つの方式として、ノンスプリット方式と呼ぶものがあ
る。この方式では、起動サイクルから終了サイクルまで
バスが占有される。スプリット方式はバスを有効利用し
性能が高くなるが、ノンスプリット方式に比べハードウ
ェア量が多く、比較的高価になるという特徴を持つ。

【０００３】

【発明が解決しようとする課題】ところで、従来のノン
スプリット方式を採用する情報処理装置では次のような
解決すべき課題があった。それぞれバス権を独自に制御
される複数のバスラインを接続する場合には、その間に
バスインタフェースを設ける。一方のバスラインのバス
権を獲得した装置は、バスインタフェースを介して他方
のバスラインのバス権を要求し、アクセスラインを確立
する。しかしながら、他方のバスラインが既に他の装置
によりバス権を獲得されており、当該他の装置はバスイ
ンタフェースを介して一方のバスラインのバス権を要求
しようとすることがある。このような場合、一方の装置
は、それぞれ他方の装置のバスの使用権が開放されるの
を待つことから、いわゆるデッドロック状態となる。

【０００４】この場合、どちらかの装置が一旦バスを開
放し、その後、中止したアクセスを再度試みるようにす
る。これをリトライ制御と呼ぶが、このリトライ制御が
適切に行われなければ、例えばハードウェア障害が原因
で無限にリトライを繰り返してしまったり、バスが混雑
した場合にリトライが頻発するという解決すべき課題が
ある。

【０００５】

【課題を解決するための手段】本発明は上記の点を解決
するため次の構成を採用する。それぞれノンスプリット
方式で別個に制御される第１のバスと第２のバスと、こ
れらのバスの間に挿入されて、双方のバス権制御を実行
するバスインタフェースとを備え、このバスインタフェ
ースには、第１のバスに接続された装置が第２のバスに
接続された装置をアクセスするために、バスインタフェ
ースに第２のバスのバス権を要求して、バス権獲得に失
敗したとき、バス権要求のリトライ回数をカウントする
カウンタを設ける。

【０００６】また、第１のバスに接続されたプロセッサ
と、第２のバスに接続された入出力装置とを備え、バス
インタフェースには、プロセッサが、バスインタフェー
スを介して入出力装置をアクセスするために、バスイン
タフェースに第２のバスのバス権を要求して、バス権獲
得に失敗したとき、バス権要求のリトライ回数をカウン
トするリトライカウンタを設け、リトライカウンタは、
リトライ回数をカウントして、予め設定した所定値を越
えたとき、リトライアウト信号を出力し、このリトライ
アウト信号をプロセッサの割り込み信号として伝送する
割り込み信号線を備えてもよい。

【０００７】第１のバスに接続されたプロセッサと、第
２のバスに接続された入出力装置とを備え、バスインタ
フェースには、プロセッサが、バスインタフェースを介
して入出力装置をアクセスするために、バスインタフェ
ースに第２のバスのバス権を要求して、バス権獲得に失
敗したとき、バス権要求のリトライ回数をカウントする
リトライカウンタを設け、リトライカウンタは、リトラ
イ回数をカウントして、予め設定した所定値を越えたと
き、リトライアウト信号を出力し、このリトライアウト
信号をプロセッサのアクセス例外信号として伝送する制
御線を備えることもできる。

【０００８】更に、第１のバスに接続されたプロセッサ
と、第２のバスに接続された入出力装置とを備え、バス
インタフェースには、プロセッサが、バスインタフェー
スを介して入出力装置をアクセスするために、バスイン
タフェースに第２のバスのバス権を要求して、バス権獲
得に失敗したとき、バス権要求のリトライ回数をカウン
トするリトライカウンタを設け、リトライカウンタは、
リトライ回数をカウントして、予め設定した所定値を越
えたとき、リトライアウト信号を出力し、このリトライ
アウト信号を、プロセッサに入出力装置より優先してバ
ス権を与える優先制御信号として、各バスのアービタへ
送信する優先制御信号線を備えてもよい。

【０００９】

【作用】プロセッサが第１のバスの使用権を獲得し、バ
スインタフェースを介して第２のバスの使用権要求をし
たとする。一方、入出力装置は第２のバスの使用権を獲
得し、バスインタフェースを介して第１のバスのバス使
用権要求をしたとする。このとき、例えば、プロセッサ
は一旦第１のバスを開放し、入出力装置に第１のバスの
使用権を譲る。その後、プロセッサが再び同様の手順で
第２のバスの使用権要求をする。リトライカウンタはそ
のリトライ回数をカウントする。一定回数以上リトライ
が不成功の場合、リトライカウンタはリトライアウト信
号を出力し、これをプロセッサに送る。リトライアウト
信号は割り込み信号やアクセス例外処理信号となってソ
フトウェアリトライを起動させる。また、あるいはその
後優先的にバス使用権を与える優先制御信号となる。

【００１０】

【実施例】以下、本発明を図の実施例を用いて詳細に説
明する。図１は、本発明のリトライ制御装置実施例を示
すブロック図である。本発明の装置は、例えばこの図に
示すように、第１のバス１と第２のバス２とがいずれも
ノンスプリット方式を採用し、これらがバスインタフェ
ース３を介して接続されているようなシステムに適用さ
れる。第１のバス１にはプロセッサ４が接続され、第２
のバス２には入出力装置５が接続されるものとする。こ
こで、プロセッサ４が第１のバス１の使用権を獲得し、
バスインタフェース３を介して第２のバス２の使用権を
要求したとき、同時に入出力装置５が第２のバス２の使
用権を既に獲得し、バスインタフェース３を介して第１
のバス１の使用権を要求したときを考える。

【００１１】この場合に、いずれか一方、例えばプロセ
ッサ４が一旦バスの使用権要求を保留して第１のバス１
の使用権を開放する。こうして、入出力装置５に第１の
バス１の使用権を譲るとともに、その後、一定の時間後
に第１のバス１とバスインタフェース３を通じて第２の
バス２のバス使用権を要求する。このようなリトライ動
作を実行した場合、そのリトライが必ずしも成功すると
は限らない。成功しなかった場合に、リトライカウンタ
６がそのリトライ回数を数える。そして、一定回数以上
リトライが不成功に終った場合に、図に示すようなリト
ライアウト信号７を出力するという構成とされる。この
装置の具体的な動作を説明する前に、この装置の全体構
成を説明する。

【００１２】図２に、本発明の適用されるシステム全体
構成図を示す。このシステムでは、例えばシステムバス
２０に対しプロセッサ部１０といくつかの入出力部３
０，４０が接続されている。プロセッサ部１０にはロー
カルバス１１を介してプロセッサ１２、メモリ１３及び
バスインタフェース１４が接続されている。また、入出
力部３０はＩ／Ｏ内部バス３２に複数のＩ／Ｏインタフ
ェース３３Ａ，３３Ｂ，３３Ｃが接続され、これに入出
力装置５０Ａ，５０Ｂ，５０Ｃが接続された構成となっ
ている。

【００１３】Ｉ／Ｏ内部バス３２とシステムバス２０と
はバスインタフェース３１を介して接続されている。入
出力部４０も入出力部３０と全く同一の構成で、Ｉ／Ｏ
内部バス４２に対しＩ／Ｏインタフェース４３Ａ，４３
Ｂ，４３Ｃが接続され、これに入出力装置５０Ａ，５０
Ｂ，５０Ｃが接続されている。また、Ｉ／Ｏ内部バス４
２とシステムバス２０との間にバスインタフェース４１
が設けられている。システムバス２０のバス使用権要求
はアービタ２１によって調整される。

【００１４】このようなシステムにおいて、例えばプロ
セッサ１２が入出力部３０の入出力装置５０Ｂにアクセ
スしようとする場合、初めにローカルバス１１のバス使
用権を獲得する。その後、バスインタフェース１４を介
してシステムバス２０のバス使用権を獲得する。更に、
バスインタフェース３１を介してＩ／Ｏ内部バス３２の
バス使用権を獲得してＩ／Ｏインタフェース３３Ｂを通
じ入出力装置５０Ｂをアクセスする。

【００１５】従って、図に示す矢印Ａ１，Ａ２，Ａ３と
いうバス権要求の手順を経てアクセスが成立する。一
方、例えば入出力部４０の入出力装置５０Ｂがメモリ１
３をアクセスしようとする場合には、丁度逆の手順でＩ
／Ｏ内部バス４２とシステムバス２０とプロセッサ部１
０のローカルバス１１のバス使用権を順に獲得すること
になる。このような場合に、入出力部４０のバスインタ
フェース４１やプロセッサ部１０のバスインタフェース
１４において、先に説明したようなアクセスの競合が発
生する。本発明においては、上記ローカルバス１１、シ
ステムバス２０及びＩ／Ｏ内部バス３２，４２がノンス
プリット方式で動作している場合に、そのリトライ動作
の制御を行う。

【００１６】ところで、このようにバスインタフェース
を挟む両側のバスがそれぞれ独自にバス使用権を制御さ
れ、いずれもノンスプリット方式を採用する場合に、一
方のアクセスが互いに他方のアクセス終了を待ち合わせ
るためのデッドロックを引き起こし易い。この場合に、
一方が一旦バスを開放し、その後再度アクセスを行うリ
トライ動作を行う機能は、一般の多くのマイクロプロセ
ッサに付加されている。一方、入出力部３０に使用され
るＩ／Ｏインタフェース３３Ａ等は、リトライ機能を有
しないものが多い。そこで、この実施例ではプロセッサ
１２がリトライ動作を行い、一定の処理を実行する構成
とした。

【００１７】再び図１に戻ってリトライカウンタ６の動
作を説明する。このリトライカウンタ６の動作は図の右
下に示す簡単なフローチャートに示すように、まずステ
ップＳ１でいずれかの装置がバス権要求を行った場合
に、ステップＳ２でそのバス権が獲得されたかどうかを
判断する。そして、バス権が獲得されなかった場合に
は、リトライカウンタ６がステップＳ３においてカウン
トアップし、再度バス権要求を繰り返すことになる。そ
の後の動作は図５以下で詳しく述べる。

【００１８】ここで、例えば、プロセッサ４がバス権要
求を行うような場合には、プロセッサ４のリトライ動作
の都度、リトライカウンタ６がカウントアップあるいは
カウントダウンする。そして、後で説明するように、一
定のカウント数を超えた場合には、リトライアウト信号
７が出力される。また、一定のカウント数以下でリトラ
イが成功した場合には、リトライカウンタ６は初期値に
戻される。上記のようなリトライアウト信号７は、プロ
セッサ４に対して出力される場合には、後で説明するよ
うな割り込み信号あるいはアクセス例外信号等に使用さ
れる。また、入出力装置５がリトライを行う場合には、
入出力装置５の側にリトライアウト信号が送り込まれ、
同様の動作を実行する。

【００１９】図３には、割り込み信号線使用例ブロック
図を示す。この実施例は、図１に示したリトライカウン
タ６の出力するリトライアウト信号７をプロセッサの割
り込み信号とした例を示す。図において、プロセッサ部
１０には、ローカルバス１１を介してプロセッサ１２
と、メモリ１３と、バスインタフェース１４とが接続さ
れている。バスインタフェース１４は、ローカルバス１
１とシステムバス２０との間に接続されている。バスイ
ンタフェース１４に設けられたリトライカウンタ６は、
先に説明した要領でリトライアウト信号７を出力する構
成となっている。リトライカウンタ６とプロセッサ１２
との間は割り込み信号線５１により接続されている。リ
トライアウト信号７はこの割り込み信号線５１を通じて
プロセッサ１２の割り込み端子に入力する構成となって
いる。

【００２０】図４には、上記のようなリトライアウト信
号７をアクセス例外信号として処理した例を示す。この
図の場合、プロセッサ部１０の構成は図３に示すものと
同一で、リトライカウンタ６とプロセッサ１２の間にア
クセス例外信号制御線５２が設けられている。このアク
セス例外信号制御線５２を介して、リトライアウト信号
７がリトライカウンタ６からプロセッサ１２のアクセス
例外信号処理のための端子に入力する。

【００２１】図５及び図６を用いて、割り込み信号処理
のための具体的な動作を説明する。図５に、本発明の装
置の動作フローチャートを示す。このフローチャート
は、図３を参照しながら説明を行う。まず、ステップＳ
１において、プロセッサ１２がシステムバス２０の使用
権を要求したとする。このケースは、プロセッサ１２は
既にローカルバス１１のバス使用権を獲得し、その後バ
スインタフェース１４に対しシステムバス２０のバス使
用権要求を依頼した状態である。ステップＳ２で、この
使用権要求が成功し、使用権が獲得されたかどうかを判
断する。もし、使用権が獲得されていない場合には、ス
テップＳ３において、リトライ動作かどうかが判断され
る。リトライ動作でなければステップＳ１に戻り、リト
ライ制御に移る。また、リトライ動作であればステップ
Ｓ４に移り、リトライ回数をカウントアップする。そし
て、ステップＳ５において、そのリトライ回数が予め定
めた一定の回数Ｎを超えたかどうかを判断する。Ｎを超
えていない場合には、再びステップＳ１に戻り、次回の
リトライ動作を待つ。一定回数を超えている場合には、
リトライアウト信号がステップＳ６において、リトライ
カウンタ６から出力される。なお、リトライ回数がＮを
超える前に使用権が獲得された場合には、ステップＳ２
からステップＳ７に移り、リトライカウンタ６が初期値
にリセットされる。

【００２２】次に、図６において、リトライアウト信号
が出力された後の割り込み処理動作を具体的に説明す
る。図６において、ステップＳ１でリトライカウンタ６
のリトライ信号による割り込みが発生すると、割り込み
信号線５１を介してこれを受けてプロセッサ１２はソフ
トウェア割り込み処理を起動する（ステップＳ２）。即
ち、予め用意しているソフトウェア割り込み処理プログ
ラムの動作をスタートさせる。そして、ステップＳ３に
おいて、障害発生かどうかの判断をする。例えば、同様
のリトライアウトが直前に頻繁に発生しているような場
合には、障害が発生したと判断してステップＳ４に移
り、ハードウェア障害処理を行う。

【００２３】一方、単純にバスの混雑によるものと判断
した場合には、ステップＳ５に移り、プログラムカウン
タを巻き戻し、バス権要求発生前の状態に戻し、ステッ
プＳ６において、リトライタイマをセットする。即ち、
ハードウェア的なリトライ処理の場合には、比較的短い
周期で一定時間おきにリトライが行われる。しかしなが
ら、これではバスの混雑がますます増幅される。ここ
で、ソフトウェア割り込み処理である程度長い待ち時間
を設定し、この時間を経過した後にリトライを行ってい
る。また、リトライの周期をある程度ランダムにして、
他の装置とのアクセス競合を回避する。このような目的
からリトライタイマを適切な時間にセットし、ステップ
Ｓ７において、ソフトウェアリトライ処理を進める。

【００２４】図７に、アクセス例外信号処理フローチャ
ートを示す。このフローチャートは、図４に示すブロッ
ク図を参照しながら説明を行う。まず、ステップＳ１に
おいて、プロセッサ１２のリトライが繰り返されること
によって、リトライカウンタ６からリトライアウト信号
７が出力されたとする。このリトライアウト信号７は、
アクセス例外信号制御線５２を通じてプロセッサ１２に
入力する。プロセッサ１２はこの信号が入力すると、ス
テップＳ２において、バス制御のためのソフトウェアに
よるアクセスフォールトと認識する。これによって、ス
テップＳ３でソフトウェア例外処理を開始する。これに
よって、直ちにステップＳ４でソフトウェアリトライ処
理が実行される。ここでは、実際にはリトライタイマを
セットしたりする処理が含まれるが、これは図６に示す
処理と同様なので説明を省略する。

【００２５】なお、図３に示した割り込み処理の実施例
では、アクセスが正常に終了したように見えるため、ソ
フトウェアがアクセスのリトライを行うためには、図６
に示したステップＳ５にあるように、プログラムカウン
タの巻き戻し等を必要とする。しかしながら、図７に示
したアクセス例外信号処理の場合には、ソフトウェアに
よりアクセスフォールトを認識するため、直ちにソフト
ウェアリトライが開始できる。

【００２６】図８には、優先制御の実施例ブロック図を
示す。上記リトライカウンタから出力されるリトライア
ウト信号は、この実施例ではシステムバス２０に接続さ
れたアービタ２１へ優先制御信号線５３を通じて入力す
る構成となっている。また、この優先制御信号線５３
は、入出力部３０，４０のバスインタフェース３１，４
１に設けられた信号変換部５４，５５を通じて、それぞ
れ優先制御信号線５６，５７に接続されている。これに
よって、リトライアウト信号はＩ／Ｏ内部バス３２，４
２のアービタ５８，５９に入力する構成となっている。

【００２７】この実施例では、リトライアウトが発生し
た場合に、例えばプロセッサ１２の再度のリトライは他
の装置に優先して受け付けられることを保障する。これ
によって、オーバーラン等が防止される。従って、リト
ライカウンタ６の出力するリトライアウト信号７がアー
ビタ２１に入力すると、このアービタ２１はプロセッサ
がその後バス使用権を要求してきた場合、優先的にシス
テムバス２０のバス使用権を与える。入出力部３０，４
０のアービタ５８，５９も同様で、優先制御信号線５
６，５７を通じてリトライアウト信号７が入力した場
合、その後、プロセッサ１２によるバス権要求を最優先
に受け付ける。

【００２８】このような優先制御信号線５３，５６，５
７は、いずれもリトライアウト信号７がロウレベルから
ハイレベルに切り替わった場合に、その信号を伝える１
本の制御線から構成すればよい。なお、システムバス２
０に接続されたアービタ２１と、Ｉ／Ｏ内部バス３２，
４２に接続されたアービタ５８，５９の優先制御信号の
内容が異なる場合には、信号変換部５４，５５が例えば
信号のレベルを調整したり、信号を反転するような処理
を行う。

【００２９】本発明は以上の実施例に限定されない。例
えばリトライカウンタ６から出力されるリトライアウト
信号に加えてリトライアウトがどの装置によってもたら
されたものであるかを識別する信号がバスインタフェー
ス１４，３１，４１から出力されるような構成とすれ
ば、これらの信号を優先制御信号線を介してアービタ２
１，５８，５９に伝え、プロセッサ以外の装置について
も実施例に示したプロセッサと同様の優先処理の取扱い
を行うことが可能である。なお、上記実施例のカウンタ
は、リトライ回数をカウントし一定値と比較してその値
を超えた場合に、リトライアウト信号を出力する構成で
あればよく、実際にはプロセッサが閾値となるリトライ
回数を予めリトライカウンタにセットし、リトライカウ
ンタはその閾値からリトライ回数を減算していき、カウ
ント数が“０”になった場合にリトライアウト信号を出
力するといった構成にしてもよい。

【００３０】

【発明の効果】以上説明した本発明のリトライ制御装置
は、それぞれノンスプリット方式で別個に制御される第
１のバスと第２のバスと、これらのバスの間に挿入され
て、双方のバス権制御を実行するバスインタフェースと
を備え、このバスインタフェースには、第１のバスに接
続された装置が第２のバスに接続された装置をアクセス
するために、バスインタフェースに第２のバスのバス権
を要求して、バス権獲得に失敗したとき、バス権要求の
リトライ回数をカウントするカウンタを設けたので、リ
トライを無限に繰り返すことなく一定の回数に達した場
合に、割り込みやバスエラー、その他の処理を速やかに
実行し、バス使用権要求の競合を円滑に調整できる。ま
た、バスの障害に対し無限にバス使用権要求が繰り返さ
れるといった動作が防止され、更にリトライが集中的に
頻発することがなく、バスを効率的に有効に利用でき
る。

【図面の簡単な説明】

【図１】本発明のリトライ制御装置実施例を示すブロッ
ク図である。

【図２】本発明の適用されるシステム全体構成図であ
る。

【図３】割り込み信号線使用例ブロック図である。

【図４】例外制御線使用例ブロック図である。

【図５】本発明の装置の動作フローチャートである。

【図６】割り込み処理動作フローチャートである。

【図７】アクセス例外信号処理フローチャートである。

【図８】優先制御の実施例ブロック図である。

【符号の説明】

１ 第１のバス ２ 第２のバス ３ バスインタフェース ４ プロセッサ ５ 入出力装置 ６ リトライカウンタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 それぞれノンスプリット方式で別個に制
   御される第１のバスと第２のバスと、 これらのバスの間に挿入されて、双方のバス権制御を実
   行するバスインタフェースとを備え、 このバスインタフェースには、 前記第１のバスに接続された装置が前記第２のバスに接
   続された装置をアクセスするために、前記バスインタフ
   ェースに前記第２のバスのバス権を要求して、バス権獲
   得に失敗したとき、前記バス権要求のリトライ回数をカ
   ウントするカウンタを設けたことを特徴とするリトライ
   制御装置。
2. 【請求項２】 前記第１のバスに接続されたプロセッサ
   と、 前記第２のバスに接続された入出力装置とを備え、 前記バスインタフェースには、 前記プロセッサが、前記バスインタフェースを介して前
   記入出力装置をアクセスするために、前記バスインタフ
   ェースに前記第２のバスのバス権を要求して、バス権獲
   得に失敗したとき、前記バス権要求のリトライ回数をカ
   ウントするリトライカウンタを設け、 前記リトライカウンタは、前記リトライ回数をカウント
   して、予め設定した所定値を越えたとき、リトライアウ
   ト信号を出力し、 このリトライアウト信号を前記プロセッサの割り込み信
   号として伝送する割り込み信号線を備えたことを特徴と
   する請求項１記載のリトライ制御装置。
3. 【請求項３】 前記第１のバスに接続されたプロセッサ
   と、 前記第２のバスに接続された入出力装置とを備え、 前記バスインタフェースには、 前記プロセッサが、前記バスインタフェースを介して前
   記入出力装置をアクセスするために、前記バスインタフ
   ェースに前記第２のバスのバス権を要求して、バス権獲
   得に失敗したとき、前記バス権要求のリトライ回数をカ
   ウントするリトライカウンタを設け、 前記リトライカウンタは、前記リトライ回数をカウント
   して、予め設定した所定値を越えたとき、リトライアウ
   ト信号を出力し、 このリトライアウト信号を前記プロセッサのアクセス例
   外信号として伝送する制御線を備えたことを特徴とする
   請求項１記載のリトライ制御装置。
4. 【請求項４】 前記第１のバスに接続されたプロセッサ
   と、 前記第２のバスに接続された入出力装置とを備え、 前記バスインタフェースには、 前記プロセッサが、前記バスインタフェースを介して前
   記入出力装置をアクセスするために、前記バスインタフ
   ェースに前記第２のバスのバス権を要求して、バス権獲
   得に失敗したとき、前記バス権要求のリトライ回数をカ
   ウントするリトライカウンタを設け、 前記リトライカウンタは、前記リトライ回数をカウント
   して、予め設定した所定値を越えたとき、リトライアウ
   ト信号を出力し、 このリトライアウト信号を、プロセッサに前記入出力装
   置より優先してバス権を与える優先制御信号として、各
   バスのアービタへ送信する優先制御信号線を備えたこと
   を特徴とする請求項１記載のリトライ制御装置。