JPH04223546A - リクエスト競合制御方式 - Google Patents
リクエスト競合制御方式Info
- Publication number
- JPH04223546A JPH04223546A JP40639190A JP40639190A JPH04223546A JP H04223546 A JPH04223546 A JP H04223546A JP 40639190 A JP40639190 A JP 40639190A JP 40639190 A JP40639190 A JP 40639190A JP H04223546 A JPH04223546 A JP H04223546A
- Authority
- JP
- Japan
- Prior art keywords
- execution
- request
- request signal
- devices
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はリクエスト競合制御方式
に関し、特にデータ処理を要求する複数の要求装置、お
よびリクエスト信号に応じてデータ処理を実行する複数
の実行装置からなるシステムにおけるリクエスト競合制
御方式に関する。
に関し、特にデータ処理を要求する複数の要求装置、お
よびリクエスト信号に応じてデータ処理を実行する複数
の実行装置からなるシステムにおけるリクエスト競合制
御方式に関する。
【０００２】
【従来の技術】図２は従来のリクエスト競合制御方式の
一例を示すブロック図である。データ処理を要求する要
求装置５，６は、データ処理を実行する実行装置７，８
に対して、リクエスト信号Ｒ５７，Ｒ６７，Ｒ５８，Ｒ
６８をそれぞれ送出して処理を要求する。要求装置５，
６は、リクエスト信号を生成するプロセッサ５１，６１
と、ゲート回路５３，５４および６３，６４を制御する
競合制御部５２，６２とを有している。また、実行装置
７，８は、リクエスト信号に応じてメモリ部７２，８２
をアクセスしながらデータ処理を実行する処理実行部７
１，８１を有している。
一例を示すブロック図である。データ処理を要求する要
求装置５，６は、データ処理を実行する実行装置７，８
に対して、リクエスト信号Ｒ５７，Ｒ６７，Ｒ５８，Ｒ
６８をそれぞれ送出して処理を要求する。要求装置５，
６は、リクエスト信号を生成するプロセッサ５１，６１
と、ゲート回路５３，５４および６３，６４を制御する
競合制御部５２，６２とを有している。また、実行装置
７，８は、リクエスト信号に応じてメモリ部７２，８２
をアクセスしながらデータ処理を実行する処理実行部７
１，８１を有している。
【０００３】次に動作を説明する。
【０００４】要求装置５が実行装置７および８へ送出す
るリクエスト信号Ｒ５７およびＲ５８は、それぞれゲー
ト回路５３および５４を介して実行装置７および８へ送
出される。同様に、要求装置６が実行装置７および８へ
送出するリクエスト信号Ｒ６７およびＲ６８は、それぞ
れゲート回路６３および６４を介して実行装置７および
８へ送出される。
るリクエスト信号Ｒ５７およびＲ５８は、それぞれゲー
ト回路５３および５４を介して実行装置７および８へ送
出される。同様に、要求装置６が実行装置７および８へ
送出するリクエスト信号Ｒ６７およびＲ６８は、それぞ
れゲート回路６３および６４を介して実行装置７および
８へ送出される。
【０００５】競合制御部５２，６２は、プロセッサ５１
，６１からリクエスト信号送出の通知を受けてゲート回
路５３，５４および６３，６４のオン、オフ制御を行う
。また、競合制御部５２および６２は、制御線９により
互いに接続されており、要求装置５，６のゲート回路を
同時にオンとしないように制御している。つまり、１つ
の実行装置へ同時に２つのリクエスト信号が送出されて
リクエスト競合が生じないようにしている。
，６１からリクエスト信号送出の通知を受けてゲート回
路５３，５４および６３，６４のオン、オフ制御を行う
。また、競合制御部５２および６２は、制御線９により
互いに接続されており、要求装置５，６のゲート回路を
同時にオンとしないように制御している。つまり、１つ
の実行装置へ同時に２つのリクエスト信号が送出されて
リクエスト競合が生じないようにしている。
【０００６】ここで例えば、要求装置５のプロセッサ５
１が実行装置７へリクエスト信号Ｒ５７を送出する場合
について説明する。まず、プロセッサ５１は競合制御部
５２に対してリクエスト信号Ｒ５７の送出を通知すると
共に、リクエスト信号Ｒ５７を送出する。競合制御部５
２は、要求装置６がリクエスト信号Ｒ６７，Ｒ６８を送
出していないことを確認した後、ゲート回路５３，５４
をオン状態としてリクエスト信号Ｒ５７を実行装置７へ
送出する。この場合、もし要求装置６がリクエスト信号
Ｒ６７，Ｒ６８の内少なくとも一方を送出しているとき
は、処理が終了するまでゲート回路５３，５４をオフ状
態として待機する。また、要求装置５および６が同時に
リクエスト信号を送出しようとしたときは、あらかじめ
設定された優先順位に従って、いずれか一方の要求装置
がリクエスト信号を送出する。
１が実行装置７へリクエスト信号Ｒ５７を送出する場合
について説明する。まず、プロセッサ５１は競合制御部
５２に対してリクエスト信号Ｒ５７の送出を通知すると
共に、リクエスト信号Ｒ５７を送出する。競合制御部５
２は、要求装置６がリクエスト信号Ｒ６７，Ｒ６８を送
出していないことを確認した後、ゲート回路５３，５４
をオン状態としてリクエスト信号Ｒ５７を実行装置７へ
送出する。この場合、もし要求装置６がリクエスト信号
Ｒ６７，Ｒ６８の内少なくとも一方を送出しているとき
は、処理が終了するまでゲート回路５３，５４をオフ状
態として待機する。また、要求装置５および６が同時に
リクエスト信号を送出しようとしたときは、あらかじめ
設定された優先順位に従って、いずれか一方の要求装置
がリクエスト信号を送出する。
【０００７】なお、図示していないが、実行装置がリク
エスト信号による処理を完了するまで、要求装置の競合
制御部は設定した制御状態を保持するように構成されて
いる。
エスト信号による処理を完了するまで、要求装置の競合
制御部は設定した制御状態を保持するように構成されて
いる。
【０００８】
【発明が解決しようとする課題】上述した従来のリクエ
スト競合制御方式では、１つの要求装置が複数の実行装
置の内少なくとも１つにリクエスト信号を送出した場合
、他の要求装置はリクエスト信号を送出することができ
ない。例えば、要求装置５が実行装置７へリクエスト信
号Ｒ５７を送出しようとした場合に、要求装置６が実行
装置８へリクエスト信号Ｒ６８を送出しているときは、
待機状態の実行装置７に対してリクエスト信号Ｒ５７を
送出できない。このため、要求処理の実行速度が遅くな
り、処理効率が低くなるという欠点を有している。
スト競合制御方式では、１つの要求装置が複数の実行装
置の内少なくとも１つにリクエスト信号を送出した場合
、他の要求装置はリクエスト信号を送出することができ
ない。例えば、要求装置５が実行装置７へリクエスト信
号Ｒ５７を送出しようとした場合に、要求装置６が実行
装置８へリクエスト信号Ｒ６８を送出しているときは、
待機状態の実行装置７に対してリクエスト信号Ｒ５７を
送出できない。このため、要求処理の実行速度が遅くな
り、処理効率が低くなるという欠点を有している。
【０００９】本発明の目的は、待機状態の実行装置に対
するアクセスを可能とすることにより、要求処理の実行
速度および処理効率を向上できるリクエスト競合制御方
式を提供することにある。
するアクセスを可能とすることにより、要求処理の実行
速度および処理効率を向上できるリクエスト競合制御方
式を提供することにある。
【００１０】
【課題を解決するための手段】本発明のリクエスト競合
制御方式は、複数の要求装置が送出するリクエスト信号
に応じてデータ処理を行う複数の実行装置に対するリク
エスト競合制御方式において、前記複数の要求装置は、
前記リクエスト信号を該当する実行装置へ送出する手段
と、前記複数の実行装置の処理実行状態を検知して制御
信号を生成し前記該当する実行装置へ送出する手段とを
備え；前記複数の実行装置は、前記制御信号に応じて前
記リクエスト信号を選択する手段を備えて構成されてい
る。
制御方式は、複数の要求装置が送出するリクエスト信号
に応じてデータ処理を行う複数の実行装置に対するリク
エスト競合制御方式において、前記複数の要求装置は、
前記リクエスト信号を該当する実行装置へ送出する手段
と、前記複数の実行装置の処理実行状態を検知して制御
信号を生成し前記該当する実行装置へ送出する手段とを
備え；前記複数の実行装置は、前記制御信号に応じて前
記リクエスト信号を選択する手段を備えて構成されてい
る。
【００１１】
【実施例】次に本発明について図面を参照して説明する
。
。
【００１２】図１は本発明の一実施例を示すブロック図
であり、データ処理を要求する要求装置１，２、および
データ処理を実行する実行装置３，４でシステムを構成
した場合を示している。なお、要求装置および実行装置
の数は特に限定されない。
であり、データ処理を要求する要求装置１，２、および
データ処理を実行する実行装置３，４でシステムを構成
した場合を示している。なお、要求装置および実行装置
の数は特に限定されない。
【００１３】ここで、要求装置１，２は、リクエスト信
号を生成するプロセッサ１１，２１と、競合制御部１２
，２２とを有しており、また、実行装置３，４は、要求
装置１，２からリクエスト信号および制御信号を受けて
リクエスト信号を選択する実行制御部３１，４１と、リ
クエスト信号に応じてメモリ部３３，４３をアクセスし
ながらデータ処理を実行する処理実行部３２，４２とを
有している。
号を生成するプロセッサ１１，２１と、競合制御部１２
，２２とを有しており、また、実行装置３，４は、要求
装置１，２からリクエスト信号および制御信号を受けて
リクエスト信号を選択する実行制御部３１，４１と、リ
クエスト信号に応じてメモリ部３３，４３をアクセスし
ながらデータ処理を実行する処理実行部３２，４２とを
有している。
【００１４】要求装置１のプロセッサ１１は、実行装置
３および４へリクエスト信号Ｒ１３およびＲ１４を送出
し、また競合制御部１２は、実行装置３および４へ制御
信号Ｃ１３およびＣ１４を送出する。同様に、要求装置
２のプロセッサ２１は、実行装置３および４へリクエス
ト信号Ｒ２３およびＲ２４を送出し、また競合制御部２
２は、実行装置３および４へ制御信号Ｃ２３およびＣ２
４を送出する。競合制御部１２，２２は、プロセッサ１
１，２１によりそれぞれ制御されると共に、制御線１０
を介して互いに接続されており、１つの実行装置に２つ
のリクエスト信号が同時に送出されてリクエスト競合が
生じないように制御する。
３および４へリクエスト信号Ｒ１３およびＲ１４を送出
し、また競合制御部１２は、実行装置３および４へ制御
信号Ｃ１３およびＣ１４を送出する。同様に、要求装置
２のプロセッサ２１は、実行装置３および４へリクエス
ト信号Ｒ２３およびＲ２４を送出し、また競合制御部２
２は、実行装置３および４へ制御信号Ｃ２３およびＣ２
４を送出する。競合制御部１２，２２は、プロセッサ１
１，２１によりそれぞれ制御されると共に、制御線１０
を介して互いに接続されており、１つの実行装置に２つ
のリクエスト信号が同時に送出されてリクエスト競合が
生じないように制御する。
【００１５】実行装置３，４の実行制御部３１，４１は
、要求装置１，２からリクエスト信号Ｒ１３，Ｒ２３お
よびＲ１４，Ｒ２４、並びに制御信号Ｃ１３，Ｃ２３お
よびＣ１４，Ｃ２４をそれぞれ受け、制御信号に応じて
リクエスト信号を選択して処理実行部３２，４２へ送出
する。
、要求装置１，２からリクエスト信号Ｒ１３，Ｒ２３お
よびＲ１４，Ｒ２４、並びに制御信号Ｃ１３，Ｃ２３お
よびＣ１４，Ｃ２４をそれぞれ受け、制御信号に応じて
リクエスト信号を選択して処理実行部３２，４２へ送出
する。
【００１６】次に動作を説明する。
【００１７】まず、要求装置が互いに異なる実行装置へ
リクエスト信号を送出する場合、例えば、要求装置１が
実行装置３へリクエスト信号Ｒ１３を送出し、要求装置
２が実行装置４へリクエスト信号Ｒ２４を送出する場合
について説明する。
リクエスト信号を送出する場合、例えば、要求装置１が
実行装置３へリクエスト信号Ｒ１３を送出し、要求装置
２が実行装置４へリクエスト信号Ｒ２４を送出する場合
について説明する。
【００１８】プロセッサ１１は、リクエスト信号Ｒ１３
の送出を競合制御部１２へ通知すると共に、リクエスト
信号Ｒ１３を実行装置３へ送出する。競合制御部１２は
、実行装置３がリクエスト信号による処理を実行してい
ない待機状態であることを確認し、制御信号Ｃ１３を実
行装置３の実行制御部３１へ送出する。実行制御部３１
は、制御信号Ｃ１３に応じてリクエスト信号Ｒ１３を選
択して処理実行部３２へ送出する。
の送出を競合制御部１２へ通知すると共に、リクエスト
信号Ｒ１３を実行装置３へ送出する。競合制御部１２は
、実行装置３がリクエスト信号による処理を実行してい
ない待機状態であることを確認し、制御信号Ｃ１３を実
行装置３の実行制御部３１へ送出する。実行制御部３１
は、制御信号Ｃ１３に応じてリクエスト信号Ｒ１３を選
択して処理実行部３２へ送出する。
【００１９】同様に、プロセッサ２１は、リクエスト信
号Ｒ２４の送出を競合制御部２２に通知すると共に、リ
クエスト信号Ｒ２４を実行装置４へ送出する。競合制御
部２２は、実行装置４が待機状態であることを確認し、
制御信号Ｃ２４を実行装置４の実行制御部４１へ送出す
る。実行制御部４１は、制御信号Ｃ２４に応じてリクエ
スト信号Ｒ２４を選択して処理実行部４２へ送出する。
号Ｒ２４の送出を競合制御部２２に通知すると共に、リ
クエスト信号Ｒ２４を実行装置４へ送出する。競合制御
部２２は、実行装置４が待機状態であることを確認し、
制御信号Ｃ２４を実行装置４の実行制御部４１へ送出す
る。実行制御部４１は、制御信号Ｃ２４に応じてリクエ
スト信号Ｒ２４を選択して処理実行部４２へ送出する。
【００２０】なお、図示は省略したが、実行装置がリク
エスト信号による処理を完了するまで、要求装置の競合
制御部は設定した制御状態を保持するように構成されて
いる。
エスト信号による処理を完了するまで、要求装置の競合
制御部は設定した制御状態を保持するように構成されて
いる。
【００２１】次に、１つの要求装置が複数の実行装置へ
リクエスト信号を送出する場合、例えば、要求装置１が
実行装置３および４へリクエスト信号Ｒ１３およびＲ１
４を送出する場合について説明する。
リクエスト信号を送出する場合、例えば、要求装置１が
実行装置３および４へリクエスト信号Ｒ１３およびＲ１
４を送出する場合について説明する。
【００２２】プロセッサ１１は、競合制御部１２に対し
てリクエスト信号Ｒ１３およびＲ１４の送出を通知する
と共に、リクエスト信号Ｒ１３およびＲ１４を実行装置
３の実行制御部３１および実行装置４の実行制御部４１
へそれぞれ送出する。競合制御部１２は、実行装置３お
よび４が待機状態であることを確認し、制御信号Ｃ１３
およびＣ１４を実行装置３の実行制御部３１および実行
装置４の実行制御部４１へそれぞれ送出する。実行制御
部３１は、制御信号Ｃ１３に応じてリクエスト信号Ｒ１
３を選択して処理実行部３２へ送出する。また、実行制
御部４１は、制御信号Ｃ１４に応じてリクエスト信号Ｒ
１４を選択して処理実行部４２へ送出する。
てリクエスト信号Ｒ１３およびＲ１４の送出を通知する
と共に、リクエスト信号Ｒ１３およびＲ１４を実行装置
３の実行制御部３１および実行装置４の実行制御部４１
へそれぞれ送出する。競合制御部１２は、実行装置３お
よび４が待機状態であることを確認し、制御信号Ｃ１３
およびＣ１４を実行装置３の実行制御部３１および実行
装置４の実行制御部４１へそれぞれ送出する。実行制御
部３１は、制御信号Ｃ１３に応じてリクエスト信号Ｒ１
３を選択して処理実行部３２へ送出する。また、実行制
御部４１は、制御信号Ｃ１４に応じてリクエスト信号Ｒ
１４を選択して処理実行部４２へ送出する。
【００２３】ここで、例えば要求装置２が実行装置４に
対してリクエスト信号Ｒ２４を送出しようとした場合、
実行装置２の競合制御部２２は、実行装置４が既にリク
エスト信号Ｒ１４を受けて処理中であることを検知し、
この処理が完了するまで制御信号Ｃ２４の送出を停止す
る。
対してリクエスト信号Ｒ２４を送出しようとした場合、
実行装置２の競合制御部２２は、実行装置４が既にリク
エスト信号Ｒ１４を受けて処理中であることを検知し、
この処理が完了するまで制御信号Ｃ２４の送出を停止す
る。
【００２４】要求装置１および２が同時に同一の実行装
置に対してリクエスト信号を送出しようとした場合は、
あらかじめ設定された優先順位に従って、いずれか一方
の競合制御部が制御信号を送出する。
置に対してリクエスト信号を送出しようとした場合は、
あらかじめ設定された優先順位に従って、いずれか一方
の競合制御部が制御信号を送出する。
【００２５】
【発明の効果】以上説明したように本発明のリクエスト
競合制御方式は、複数の実行装置のリクエスト信号処理
状態を監視し、待機状態の実行装置をアクセスできるよ
うに制御することにより、リクエスト信号による要求処
理の実行速度および処理効率を向上できる。
競合制御方式は、複数の実行装置のリクエスト信号処理
状態を監視し、待機状態の実行装置をアクセスできるよ
うに制御することにより、リクエスト信号による要求処
理の実行速度および処理効率を向上できる。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来のリクエスト競合制御方式の一例を示すブ
ロック図である。
ロック図である。
１，２，５，６ 要求装置
３，４，７，８ 実行装置
Claims (1)
- 【請求項１】 複数の要求装置が送出するリクエスト
信号に応じてデータ処理を行う複数の実行装置に対する
リクエスト競合制御方式において、前記複数の要求装置
は、前記リクエスト信号を該当する実行装置へ送出する
手段と、前記複数の実行装置の処理実行状態を検知して
制御信号を生成し前記該当する実行装置へ送出する手段
とを備え；前記複数の実行装置は、前記制御信号に応じ
て前記リクエスト信号を選択する手段を備えたことを特
徴とするリクエスト競合制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40639190A JPH04223546A (ja) | 1990-12-26 | 1990-12-26 | リクエスト競合制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40639190A JPH04223546A (ja) | 1990-12-26 | 1990-12-26 | リクエスト競合制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04223546A true JPH04223546A (ja) | 1992-08-13 |
Family
ID=18516004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40639190A Pending JPH04223546A (ja) | 1990-12-26 | 1990-12-26 | リクエスト競合制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04223546A (ja) |
-
1990
- 1990-12-26 JP JP40639190A patent/JPH04223546A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04223546A (ja) | リクエスト競合制御方式 | |
| JPH0962640A (ja) | 共有メモリのアクセス制御方法 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPH07219887A (ja) | Ｄｍａ転送制御装置 | |
| JPH04296963A (ja) | マルチプロセッサシステム | |
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| JPH06161951A (ja) | バス制御方式 | |
| JP2961542B2 (ja) | データ処理システム | |
| JPH08123742A (ja) | リトライ制御装置 | |
| JPH0651910A (ja) | 二重化バス装置 | |
| JPH05233525A (ja) | Ｉ／ｏ処理装置 | |
| JPS6112591B2 (ja) | ||
| JPS5816322A (ja) | 情報処理システムの入出力制御方式 | |
| JPH08221106A (ja) | プログラマブルコントローラ | |
| JPH01233651A (ja) | 通信制御方式 | |
| JPS6336543B2 (ja) | ||
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPS5936286B2 (ja) | 入出力装置の制御方式 | |
| JPS6132161A (ja) | 処理システムの情報転送装置 | |
| JPS63180164A (ja) | プログラム制御方式 | |
| JPS61264451A (ja) | メモリ切替制御方式 | |
| JPH0120459B2 (ja) | ||
| JPH0269854A (ja) | 情報転送制御方式 | |
| JPS63231669A (ja) | デ−タの伝送方式 | |
| JPH01108665A (ja) | Ｄｍａ転送制御方式 |