JPS63180164A - プログラム制御方式 - Google Patents
プログラム制御方式Info
- Publication number
- JPS63180164A JPS63180164A JP1176087A JP1176087A JPS63180164A JP S63180164 A JPS63180164 A JP S63180164A JP 1176087 A JP1176087 A JP 1176087A JP 1176087 A JP1176087 A JP 1176087A JP S63180164 A JPS63180164 A JP S63180164A
- Authority
- JP
- Japan
- Prior art keywords
- area
- data
- main processor
- transmission
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 7
- 230000010365 information processing Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 18
- 230000005856 abnormality Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラムによって制御される通信回線の制御
部を有する装置のプログラム制御方式に関する。
部を有する装置のプログラム制御方式に関する。
以下余日
〔従来の技術〕
従来９通信機能を有する装置の制御は、１つのプロセッ
サ（メインプロセッサ）のみで行っていた。
サ（メインプロセッサ）のみで行っていた。
しかしながら、従来のプログラム制御方式では１通信回
線の制御を９本来の処理（データの認識、加工、蓄積等
）と時分割で実行するため。
線の制御を９本来の処理（データの認識、加工、蓄積等
）と時分割で実行するため。
本来の処理性能が低下してしまうという欠点がある。
また９通信回線制御の処理から見ると、高速通信になっ
た場合９本来の処理の影響（特に割込禁止時間）でデー
タの取込み処理が間に合わなくなるという問題がある。
た場合９本来の処理の影響（特に割込禁止時間）でデー
タの取込み処理が間に合わなくなるという問題がある。
そこで１本発明の目的は上記欠点に鑑み、メインプロセ
ッサに負荷を与えることなく９通信回路の制御を行うプ
ログラム制御方式を提供することである。
ッサに負荷を与えることなく９通信回路の制御を行うプ
ログラム制御方式を提供することである。
本発明によれば９本来の処理を実行するメイ／プロセッ
サと１通信回線制御専用のサブプロセッサと、前記メイ
ンプロセッサ及びサブプロセッサの両方からアクセス可
能な共用メモリとを有していることを特徴とするプログ
ラム制御方式が得られる。
サと１通信回線制御専用のサブプロセッサと、前記メイ
ンプロセッサ及びサブプロセッサの両方からアクセス可
能な共用メモリとを有していることを特徴とするプログ
ラム制御方式が得られる。
次に１本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。１
はメインプロセッサを含む制御部。
はメインプロセッサを含む制御部。
２は共用メモリ、３はサブプロセッサを含む通信回線制
御部を示す。
御部を示す。
第２図は共用メモリの構成例である。まず。
送信動作について説明する。メインプロセッサ制御部１
は、オペレータからの送信指示等によシ送信データが発
生すると、送信データを共用メモリ２のデータエリアに
転送後、共用メモリ２の送信パラメータエリアに、送信
データを転送したデータエリア内の先頭アドレスとデー
タ長とをセットし、サブプロセッサ通信回線制御部３へ
通知する。サブプロセッサ通信回線制御部３は１通知さ
れた送信データを共用メモリ２から読取シ９通信回線上
へ送シ出す。
は、オペレータからの送信指示等によシ送信データが発
生すると、送信データを共用メモリ２のデータエリアに
転送後、共用メモリ２の送信パラメータエリアに、送信
データを転送したデータエリア内の先頭アドレスとデー
タ長とをセットし、サブプロセッサ通信回線制御部３へ
通知する。サブプロセッサ通信回線制御部３は１通知さ
れた送信データを共用メモリ２から読取シ９通信回線上
へ送シ出す。
すべての送信データを送り出し終えると、送信終了を示
す情報を共用メモリ２の受信パラメータエリアにセット
して、メインプロセッサ制御部１へ通知し、送信動作を
終了する。
す情報を共用メモリ２の受信パラメータエリアにセット
して、メインプロセッサ制御部１へ通知し、送信動作を
終了する。
送信の途中で異常が発生した場合、その異常内容を示す
情報を受信パラメータエリアにセットシ９通知する。
情報を受信パラメータエリアにセットシ９通知する。
次に、受信動作について説明する。サブプロセッサ通信
回線制御部３は通信相手からのデータを正常に受信終了
すると、その受信データを共用メモリ２のデータエリア
に転送後、共用メモリ２の受信パラメータエリアに、受
信データを転送したデータエリア内の先頭アドレスとデ
ータ長とをセットし、メインプロセッサ制御部１へ通知
する。
回線制御部３は通信相手からのデータを正常に受信終了
すると、その受信データを共用メモリ２のデータエリア
に転送後、共用メモリ２の受信パラメータエリアに、受
信データを転送したデータエリア内の先頭アドレスとデ
ータ長とをセットし、メインプロセッサ制御部１へ通知
する。
メインプロセッサ制御部１は通知された受信データを共
用メモリ２から引き取り、引き取シ完了の情報を送信パ
ラメータエリアにセットして、サブプロセッサ通信回線
制御部３へ通知し。
用メモリ２から引き取り、引き取シ完了の情報を送信パ
ラメータエリアにセットして、サブプロセッサ通信回線
制御部３へ通知し。
受信動作を終了する。
以上説明したように１本発明のプログラム制御方式は、
サブプロセッサを有することによシ。
サブプロセッサを有することによシ。
メインプロセッサに負荷を与えることなく９通信回線の
制御を行うことができるという効果がある。
制御を行うことができるという効果がある。
また９通信回線制御もメインプロセッサの影響を受けず
に行うことができるので、高速通信まで容易にサポート
することができる。
に行うことができるので、高速通信まで容易にサポート
することができる。
第１図は本発明の実施例を示すブロック図。
第２図は共用メモリの構成例である。
１・・・メインプロセッサ制御部、２・・・共用メモリ
、３・・・サブプロセッサ通信回線制御部。
、３・・・サブプロセッサ通信回線制御部。
Claims (1)
- １、プログラムによって制御される通信回線の制御部を
含む装置において、前記制御部は、情報処理を行うメイ
ンプロセッサと、通信回線の制御のみを行うサブプロセ
ッサと、前記メインプロセッサ及びサブプロセッサの両
方からアクセス可能な共用メモリとを有し、通信制御を
効率的に行うことを特徴としたプログラム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176087A JPS63180164A (ja) | 1987-01-21 | 1987-01-21 | プログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176087A JPS63180164A (ja) | 1987-01-21 | 1987-01-21 | プログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63180164A true JPS63180164A (ja) | 1988-07-25 |
Family
ID=11786936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1176087A Pending JPS63180164A (ja) | 1987-01-21 | 1987-01-21 | プログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63180164A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117619A (ja) * | 1982-12-24 | 1984-07-07 | Omron Tateisi Electronics Co | デ−タ転送処理装置 |
-
1987
- 1987-01-21 JP JP1176087A patent/JPS63180164A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117619A (ja) * | 1982-12-24 | 1984-07-07 | Omron Tateisi Electronics Co | デ−タ転送処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63180164A (ja) | プログラム制御方式 | |
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| JPH08106432A (ja) | Ｄｍａ制御回路 | |
| JP2691560B2 (ja) | Ｄ−ｒａｍのリフレッシュ制御方式 | |
| JPS59225454A (ja) | オペランドフエツチ制御方式 | |
| JPH0473167B2 (ja) | ||
| JP2861125B2 (ja) | プログラムロードセーブ方式 | |
| JPS6022383B2 (ja) | 入出力制御装置 | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPH0312768A (ja) | Ｉ／ｏコントローラ | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JPH01184569A (ja) | データ伝送装置 | |
| JPS6019815B2 (ja) | 転送制御方式 | |
| JPS6252900B2 (ja) | ||
| JPH0713920A (ja) | Ｄｍａ転送方法 | |
| JPH10105413A (ja) | 割込処理システム | |
| JPH0690676B2 (ja) | コマンド動作制御方式 | |
| JPH0531772B2 (ja) | ||
| JPH08221106A (ja) | プログラマブルコントローラ | |
| JPH03225551A (ja) | 入出力装置アクセス制御方式 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| EP0278263A3 (en) | Multiple bus dma controller | |
| JPS61260345A (ja) | マルチプロセサ間のバス制御方式 | |
| JPH04223546A (ja) | リクエスト競合制御方式 |