JPH10105413A - 割込処理システム - Google Patents
割込処理システムInfo
- Publication number
- JPH10105413A JPH10105413A JP26214096A JP26214096A JPH10105413A JP H10105413 A JPH10105413 A JP H10105413A JP 26214096 A JP26214096 A JP 26214096A JP 26214096 A JP26214096 A JP 26214096A JP H10105413 A JPH10105413 A JP H10105413A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- destination address
- factor
- priority class
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】システム構築の容易さとオーバヘッド時間を小
さくし高速化を図った割込処理システムを提供する。 【解決手段】外部装置初期設定処理プログラム６，６
ａ，６ｂは外部装置５，５ａ，５ｂが有する割込回路
８，８ａ，８ｂに、起動先アドレス１４，１４ａ，１４
ｂおよび割込クラス１６，１６ａ，１６ｂを登録する。
割込回路８，８ａ，８ｂは割込要因が発生すると登録し
た起動先アドレス１４，１４ａ，１４ｂと割込クラス１
６，１６ａ，１６ｂをＣＰＵ３内の割込制御回路９に転
送する。割込制御回路９は送られてきた起動先アドレス
１４，１４ａ，１４ｂにしたがい、割込要因処理プログ
ラム１０，１０ａ，１０ｂを起動する。
さくし高速化を図った割込処理システムを提供する。 【解決手段】外部装置初期設定処理プログラム６，６
ａ，６ｂは外部装置５，５ａ，５ｂが有する割込回路
８，８ａ，８ｂに、起動先アドレス１４，１４ａ，１４
ｂおよび割込クラス１６，１６ａ，１６ｂを登録する。
割込回路８，８ａ，８ｂは割込要因が発生すると登録し
た起動先アドレス１４，１４ａ，１４ｂと割込クラス１
６，１６ａ，１６ｂをＣＰＵ３内の割込制御回路９に転
送する。割込制御回路９は送られてきた起動先アドレス
１４，１４ａ，１４ｂにしたがい、割込要因処理プログ
ラム１０，１０ａ，１０ｂを起動する。
Description
【０００１】
【発明の属する技術分野】本発明は割込処理システムに
関し、特に情報処理計算システムや交換システム上で、
ハードウェアの割込回路に割込先アドレスおよび割込優
先クラスを登録し、割込処理プログラムを起動する割込
処理システムに関する。
関し、特に情報処理計算システムや交換システム上で、
ハードウェアの割込回路に割込先アドレスおよび割込優
先クラスを登録し、割込処理プログラムを起動する割込
処理システムに関する。
【０００２】
【従来の技術】最近の情報処理システムの高機能化・高
処理化に伴い、割込処理機能については、様々な処理機
能が要求されてきている。
処理化に伴い、割込処理機能については、様々な処理機
能が要求されてきている。
【０００３】ここで割込処理とは、プログラムの正常な
処理を中断して、強制的に他の例外処理プログラムを実
行させる機能を示す。
処理を中断して、強制的に他の例外処理プログラムを実
行させる機能を示す。
【０００４】このような割込処理システムの一例とし
て、特開平２ー２９９０３０号公報記載の「割込み処理
方法」が知られている。
て、特開平２ー２９９０３０号公報記載の「割込み処理
方法」が知られている。
【０００５】この公報によると、メモリ領域に予め割込
処理を実行するための分岐データがハード的に用意され
ており、例えば、データ処理中に割込起動が起こると、
データ登録部のデータが記憶手段のデータ待避領域に自
動的に待避され、その後、分岐命令データ領域の分岐先
番地によって、直接共有ルーチンデータ領域が指定され
ることになる。このため、共有ルーチンデータ領域を指
定するためのベクタテーブルや処理ルーチンアドレステ
ーブル等を参照するという処理が不要になると云う技術
が記載されている。
処理を実行するための分岐データがハード的に用意され
ており、例えば、データ処理中に割込起動が起こると、
データ登録部のデータが記憶手段のデータ待避領域に自
動的に待避され、その後、分岐命令データ領域の分岐先
番地によって、直接共有ルーチンデータ領域が指定され
ることになる。このため、共有ルーチンデータ領域を指
定するためのベクタテーブルや処理ルーチンアドレステ
ーブル等を参照するという処理が不要になると云う技術
が記載されている。
【０００６】図５は従来の割込処理システムを示すブロ
ック図である。
ック図である。
【０００７】図の左側にソフトウェアの機能ブロック
を、右側にハードウェアの機能ブロックを示す。
を、右側にハードウェアの機能ブロックを示す。
【０００８】従来の割込処理システムは、割込信号１２
を出力する外部装置５，５ａ，５ｂと、割込制御処理を
行うＣＰＵ３と、このＣＰＵ３が含む割込制御回路９と
から構成されている。
を出力する外部装置５，５ａ，５ｂと、割込制御処理を
行うＣＰＵ３と、このＣＰＵ３が含む割込制御回路９と
から構成されている。
【０００９】次に動作を説明する。
【００１０】外部装置５は何らかの割込要因が発生する
と、割込信号１２をＣＰＵ３内の割込制御回路９に出力
し、割込制御回路９を起動する。割込制御回路９は、割
込信号１２を受けて割込原因を記憶する。次に割込が禁
止されているかどうかをチェックし、割込可能な場合は
実行中のプログラムを停止し、各レジスタ情報を記憶装
置（図示せず）に退避した後、割込制御回路９内の特定
メモリ領域の固定番地に割り付けられた割込分析処理プ
ログラム１３もしくは特定メモリ領域内の割込分析処理
プログラムアドレスにしたがって、無条件に割込分析処
理プログラム１３を起動する動作をハードウェアで実現
している。
と、割込信号１２をＣＰＵ３内の割込制御回路９に出力
し、割込制御回路９を起動する。割込制御回路９は、割
込信号１２を受けて割込原因を記憶する。次に割込が禁
止されているかどうかをチェックし、割込可能な場合は
実行中のプログラムを停止し、各レジスタ情報を記憶装
置（図示せず）に退避した後、割込制御回路９内の特定
メモリ領域の固定番地に割り付けられた割込分析処理プ
ログラム１３もしくは特定メモリ領域内の割込分析処理
プログラムアドレスにしたがって、無条件に割込分析処
理プログラム１３を起動する動作をハードウェアで実現
している。
【００１１】このハードウェアにより無条件に起動され
た割込分析処理プログラム１３は、割込要因を読み出し
分析し最適な割込要因処理プログラム１０，１０ａ，１
０ｂのいずれかを起動していた。なお、外部装置５ａ，
５ｂの場合も上述の動作と同一なので説明を省略する。
た割込分析処理プログラム１３は、割込要因を読み出し
分析し最適な割込要因処理プログラム１０，１０ａ，１
０ｂのいずれかを起動していた。なお、外部装置５ａ，
５ｂの場合も上述の動作と同一なので説明を省略する。
【００１２】
【発明が解決しようとする課題】上述した従来の割込処
理システムは、割込分析処理プログラムが常に固定番地
の割付けになっておりかつその固定番地はシステムによ
り異なっているので、システム構築時に固定番地を把握
したシステム設計が必要なため専門的知識が要求される
という欠点を有している。
理システムは、割込分析処理プログラムが常に固定番地
の割付けになっておりかつその固定番地はシステムによ
り異なっているので、システム構築時に固定番地を把握
したシステム設計が必要なため専門的知識が要求される
という欠点を有している。
【００１３】また、割込分析処理プログラムは固定番地
割付けとなっているため、すべての割込要因が一つの割
込分析処理プログラムで起動されることになるので、割
込分析処理が複雑になるという欠点を有している。
割付けとなっているため、すべての割込要因が一つの割
込分析処理プログラムで起動されることになるので、割
込分析処理が複雑になるという欠点を有している。
【００１４】本発明の目的は、特定のアドレスに割込分
析処理プログラムを置くといった固定割付をなくし、専
門知識がなくてもシステム構築が容易にでき、かつ各々
の割込に対応する割込処理アドレスを割込元ハードウェ
アに予め登録して割込分析処理プログラムをなくすこと
により、オーバヘッド時間を小さくし高速化を図った割
込処理システムを提供することにある。
析処理プログラムを置くといった固定割付をなくし、専
門知識がなくてもシステム構築が容易にでき、かつ各々
の割込に対応する割込処理アドレスを割込元ハードウェ
アに予め登録して割込分析処理プログラムをなくすこと
により、オーバヘッド時間を小さくし高速化を図った割
込処理システムを提供することにある。
【００１５】
【課題を解決するための手段】本発明の割込処理システ
ムは、複数の外部装置毎に、割込先アドレスおよび割込
優先クラスを情報処理装置が有するソフトウェアの命令
実行により、割込要因別に前記複数の外部装置に登録
し、割込要因時に前記登録した割込先アドレスおよび割
込優先クラスを前記外部装置自体が直接前記情報処理装
置に転送し割込起動をかけることを特徴としている。
ムは、複数の外部装置毎に、割込先アドレスおよび割込
優先クラスを情報処理装置が有するソフトウェアの命令
実行により、割込要因別に前記複数の外部装置に登録
し、割込要因時に前記登録した割込先アドレスおよび割
込優先クラスを前記外部装置自体が直接前記情報処理装
置に転送し割込起動をかけることを特徴としている。
【００１６】また、複数の外部装置毎に割込先アドレス
および割込優先クラスを、予め転送登録する情報処理装
置と；割込要因発生時に前記登録した割込先アドレスお
よび割込優先クラスを前記情報処理装置に送出する前記
複数の外部装置と；を備えたことを特徴としている。
および割込優先クラスを、予め転送登録する情報処理装
置と；割込要因発生時に前記登録した割込先アドレスお
よび割込優先クラスを前記情報処理装置に送出する前記
複数の外部装置と；を備えたことを特徴としている。
【００１７】前記情報処理装置が、前記割込先アドレス
および割込優先クラスを割込要因別に転送する初期設定
処理プログラムと、割込要因時に前記登録された割込先
アドレスおよび割込優先クラスにしたがって割込要因処
理を行なう割込処理プログラムとを格納した記憶部と；
これら割込処理を実行制御する割込制御部と；を有する
ことを特徴としている。
および割込優先クラスを割込要因別に転送する初期設定
処理プログラムと、割込要因時に前記登録された割込先
アドレスおよび割込優先クラスにしたがって割込要因処
理を行なう割込処理プログラムとを格納した記憶部と；
これら割込処理を実行制御する割込制御部と；を有する
ことを特徴としている。
【００１８】前記外部装置が、前記割込先アドレスおよ
び割込優先クラスを割込要因別に登録し、割込要因時に
これら登録した割込先アドレスおよび割込優先クラスを
前記割込制御部に出力する割込管理部を有することを特
徴としている。
び割込優先クラスを割込要因別に登録し、割込要因時に
これら登録した割込先アドレスおよび割込優先クラスを
前記割込制御部に出力する割込管理部を有することを特
徴としている。
【００１９】なお、前記割込制御部は、前記割込管理部
が出力した前記割込優先クラスにもとづき実行中のプロ
グラムを停止し、各々のレジスタ情報を退避エリアに退
避させた後、前記割込管理部が出力する前記割込先アド
レスを直接起動する割込制御回路を有することを特徴と
している。
が出力した前記割込優先クラスにもとづき実行中のプロ
グラムを停止し、各々のレジスタ情報を退避エリアに退
避させた後、前記割込管理部が出力する前記割込先アド
レスを直接起動する割込制御回路を有することを特徴と
している。
【００２０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２１】図１は本発明の割込処理システムの一つの
実施の形態を示すブロック図である。
実施の形態を示すブロック図である。
【００２２】図１に示す本実施の形態は、情報処理装置
１と、フロッピーディスクやプリンタ等の入出力装置を
示す外部装置５，５ａ，５ｂとから構成されている。情
報処理装置１は制御処理を行なうＣＰＵ３と、ソフトウ
ェアを格納する主記憶装置４とを有している。
１と、フロッピーディスクやプリンタ等の入出力装置を
示す外部装置５，５ａ，５ｂとから構成されている。情
報処理装置１は制御処理を行なうＣＰＵ３と、ソフトウ
ェアを格納する主記憶装置４とを有している。
【００２３】図２は本実施の形態の全体動作を説明する
図である。
図である。
【００２４】図の左側にソフトウェアの機能ブロックを
右側にハードウェアの機能ブロックを示す。なお、図２
において図１に示す構成要素に対応するものは同一の参
照数字または符号を付し、その説明を省略する。
右側にハードウェアの機能ブロックを示す。なお、図２
において図１に示す構成要素に対応するものは同一の参
照数字または符号を付し、その説明を省略する。
【００２５】次に図１および図２を参照して本実施の形
態の動作を詳細に説明する。
態の動作を詳細に説明する。
【００２６】システム構築時に各々の外部装置５，５
ａ，５ｂに対し、ソフトウェアの外部装置初期設定処理
プログラム６，６ａ，６ｂにもとづき各々の外部装置
５，５ａ，５ｂが有する割込回路８，８ａ，８ｂに、起
動先アドレス１４，１４ａ，１４ｂおよび割込クラス１
６，１６ａ，１６ｂを登録する。外部装置５，５ａ，５
ｂは、割込要因が発生すると外部装置５，５ａ，５ｂの
割込回路８，８ａ，８ｂに登録した起動先アドレス１
４，１４ａ，１４ｂと割込クラス１６，１６ａ，１６ｂ
をＣＰＵ３内の割込制御回路９に転送する。ＣＰＵ３内
の割込制御回路９に送られてきた起動先アドレス１４，
１４ａ，１４ｂにしたがい、割込制御回路９はソフトウ
ェアの割込要因処理プログラム１０，１０ａ，１０ｂを
起動する。図３は図１の起動アドレス登録処理を説明す
る図である。
ａ，５ｂに対し、ソフトウェアの外部装置初期設定処理
プログラム６，６ａ，６ｂにもとづき各々の外部装置
５，５ａ，５ｂが有する割込回路８，８ａ，８ｂに、起
動先アドレス１４，１４ａ，１４ｂおよび割込クラス１
６，１６ａ，１６ｂを登録する。外部装置５，５ａ，５
ｂは、割込要因が発生すると外部装置５，５ａ，５ｂの
割込回路８，８ａ，８ｂに登録した起動先アドレス１
４，１４ａ，１４ｂと割込クラス１６，１６ａ，１６ｂ
をＣＰＵ３内の割込制御回路９に転送する。ＣＰＵ３内
の割込制御回路９に送られてきた起動先アドレス１４，
１４ａ，１４ｂにしたがい、割込制御回路９はソフトウ
ェアの割込要因処理プログラム１０，１０ａ，１０ｂを
起動する。図３は図１の起動アドレス登録処理を説明す
る図である。
【００２７】図３の左側に主記憶装置４のソフトウェア
処理を、右側に外部装置５の管理テーブルを示す。
処理を、右側に外部装置５の管理テーブルを示す。
【００２８】なお、図３において図１に示す構成要素に
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
【００２９】システム構築時に、主記憶装置４上の外部
装置初期設定処理プログラム６により、システムに収容
されている外部装置５をリセットする（ステップ１：Ｓ
１）。リセット終了後、命令を実行し、外部装置毎にす
べての割込要因、起動先アドレス、割込クラスの登録要
求を行なう起動情報１７を出力し登録する（ステップ
２：Ｓ２）。
装置初期設定処理プログラム６により、システムに収容
されている外部装置５をリセットする（ステップ１：Ｓ
１）。リセット終了後、命令を実行し、外部装置毎にす
べての割込要因、起動先アドレス、割込クラスの登録要
求を行なう起動情報１７を出力し登録する（ステップ
２：Ｓ２）。
【００３０】外部装置５は起動情報１７により、指定さ
れた割込要因、割込クラス、起動先アドレスを、外部装
置５のメモリ上にある割込要因別起動先管理テーブル１
１に、割込要因毎に記憶する。主記憶装置４上の外部装
置初期設定処理プログラム６は、上記の処理をシステム
に用意された外部装置５の数だけ繰り返すことになる。
れた割込要因、割込クラス、起動先アドレスを、外部装
置５のメモリ上にある割込要因別起動先管理テーブル１
１に、割込要因毎に記憶する。主記憶装置４上の外部装
置初期設定処理プログラム６は、上記の処理をシステム
に用意された外部装置５の数だけ繰り返すことになる。
【００３１】図４は割込発生時の動作を説明する図であ
る。
る。
【００３２】なお、図４において図１、図２および図３
に示す構成要素に対応するものは同一の参照数字または
符号を付し、その説明を省略する。
に示す構成要素に対応するものは同一の参照数字または
符号を付し、その説明を省略する。
【００３３】図４を参照しながら、外部装置５に割込要
因が発生すると、外部装置５は内蔵しているメモリ上の
割込要因別起動先管理テーブル１１を発生割込要因別に
検索し、割込クラス１６と起動先アドレス１４とを求め
る。求められた割込クラス１６と起動先アドレス１４
は、情報処理装置１が有する割込制御回路９に転送され
る。
因が発生すると、外部装置５は内蔵しているメモリ上の
割込要因別起動先管理テーブル１１を発生割込要因別に
検索し、割込クラス１６と起動先アドレス１４とを求め
る。求められた割込クラス１６と起動先アドレス１４
は、情報処理装置１が有する割込制御回路９に転送され
る。
【００３４】情報処理装置１の割込制御回路９は、割込
要因を発生した外部装置５から転送されてきた割込クラ
ス１６と現在実行中の割込クラスとを比較し（ステップ
３１：Ｓ３１）、外部装置５から転送されてきた割込ク
ラス１６が現在実行中の割込クラスより高いクラスの場
合は、割込可能状態と判断し、現在実行している処理を
停止する。停止直前において、使用していた各種のレジ
スタ情報は自動的に退避エリアに格納される（ステップ
３２：Ｓ３２）。
要因を発生した外部装置５から転送されてきた割込クラ
ス１６と現在実行中の割込クラスとを比較し（ステップ
３１：Ｓ３１）、外部装置５から転送されてきた割込ク
ラス１６が現在実行中の割込クラスより高いクラスの場
合は、割込可能状態と判断し、現在実行している処理を
停止する。停止直前において、使用していた各種のレジ
スタ情報は自動的に退避エリアに格納される（ステップ
３２：Ｓ３２）。
【００３５】次に、外部装置５から転送されてきた割込
クラス１６が現在実行中の割込クラスよりも低いクラス
の場合は、割込不可状態と判断し割込可能状態になるま
で割込処理を待ち合わせることになる（ステップ３４：
Ｓ３４）。
クラス１６が現在実行中の割込クラスよりも低いクラス
の場合は、割込不可状態と判断し割込可能状態になるま
で割込処理を待ち合わせることになる（ステップ３４：
Ｓ３４）。
【００３６】ステップ３２で停止直前の各レジスタ情報
を退避エリアに格納した後、外部装置５から転送されて
きた割込の起動先アドレス１４を次の実行番地格納レジ
スタに格納し、割込の起動先アドレス１４が示す要因処
理プログラムに制御を渡す（ステップ３３：Ｓ３３）。
を退避エリアに格納した後、外部装置５から転送されて
きた割込の起動先アドレス１４を次の実行番地格納レジ
スタに格納し、割込の起動先アドレス１４が示す要因処
理プログラムに制御を渡す（ステップ３３：Ｓ３３）。
【００３７】情報処理装置１の割込制御回路９により直
接起動された主記憶装置４の割込要因処理プログラム１
０は、割込制御回路９で退避した各種レジスタ情報を読
み出し、その内容をスタックエリアに格納する（ステッ
プ３５：Ｓ３５）。この機能により上位クラスの割込に
よる低クラスで停止した処理プログラムの各種レジスタ
情報の紛失を防止している。その後、割込要因に対する
割込処理を実行することになる（ステップ３６：Ｓ３
６）。割込要因に対する割込処理（Ｓ３６）が終了する
と、本割込要因処理プログラム１０の先頭で退避した各
種レジスタ情報をスタックエリアから読み出し、中断時
の各種レジスタ情報を各々のレジスタに設定する（ステ
ップ３７：Ｓ３７）。レジスタ情報の設定後に、処理中
断再開の命令を実行し割込要因発生で中断していた低ク
ラスの処理を復帰させる（ステップ３８：Ｓ３８）。
接起動された主記憶装置４の割込要因処理プログラム１
０は、割込制御回路９で退避した各種レジスタ情報を読
み出し、その内容をスタックエリアに格納する（ステッ
プ３５：Ｓ３５）。この機能により上位クラスの割込に
よる低クラスで停止した処理プログラムの各種レジスタ
情報の紛失を防止している。その後、割込要因に対する
割込処理を実行することになる（ステップ３６：Ｓ３
６）。割込要因に対する割込処理（Ｓ３６）が終了する
と、本割込要因処理プログラム１０の先頭で退避した各
種レジスタ情報をスタックエリアから読み出し、中断時
の各種レジスタ情報を各々のレジスタに設定する（ステ
ップ３７：Ｓ３７）。レジスタ情報の設定後に、処理中
断再開の命令を実行し割込要因発生で中断していた低ク
ラスの処理を復帰させる（ステップ３８：Ｓ３８）。
【００３８】すなわち、各種レジスタ群のレジスタ値を
退避エリアに各レジスタ情報として格納する（）。こ
の退避エリア、すなわちスタックエリアに格納された各
レジスタ情報（）は、スタックエリアから読み出さ
れ、再度各種レジスタ群にセットされることにより
（）、停止直前の状態に復帰することになる。
退避エリアに各レジスタ情報として格納する（）。こ
の退避エリア、すなわちスタックエリアに格納された各
レジスタ情報（）は、スタックエリアから読み出さ
れ、再度各種レジスタ群にセットされることにより
（）、停止直前の状態に復帰することになる。
【００３９】
【発明の効果】以上説明したように、本発明の割込処理
システムは、システム構築時における初期設定プログラ
ムにより割込要因処理起動アドレスを予め外部装置毎に
自由に登録することができるので、ハードウェア条件に
よらずかつ専門知識がなくても容易にシステムが構築で
きるという効果を有している。
システムは、システム構築時における初期設定プログラ
ムにより割込要因処理起動アドレスを予め外部装置毎に
自由に登録することができるので、ハードウェア条件に
よらずかつ専門知識がなくても容易にシステムが構築で
きるという効果を有している。
【００４０】また、割込要因分析プログラムから最適処
理を直接起動することができるので、割込処理における
オーバーヘッド時間を短縮できるという効果を有してい
る。
理を直接起動することができるので、割込処理における
オーバーヘッド時間を短縮できるという効果を有してい
る。
【図１】本発明の割込処理システムの一つの実施の形態
を示すブロック図である。
を示すブロック図である。
【図２】本実施の形態の全体動作を説明する図である。
【図３】図１の起動アドレス登録処理を説明する図であ
る。
る。
【図４】割込発生時の動作を説明する図である。
【図５】従来の割込処理システムを示すブロック図であ
る。
る。
１ 情報処理装置 ３ ＣＰＵ ４ 主記憶装置 ５，５ａ，５ｂ 外部装置 ６，６ａ，６ｂ 外部装置初期設定処理プログラム ８，８ａ，８ｂ 割込回路 ９ 割込制御回路 １０，１０ａ，１０ｂ 割込要因処理プログラム １１ 割込要因別起動先管理テーブル １２ 割込信号 １３ 割込分析処理プログラム １４，１４ａ，１４ｂ 起動先アドレス １６，１６ａ，１６ｂ 割込クラス １７ 起動情報
Claims (5)
- 【請求項１】 複数の外部装置毎に、割込先アドレスお
よび割込優先クラスを情報処理装置が有するソフトウェ
アの命令実行により、割込要因別に前記複数の外部装置
に登録し、割込要因時に前記登録した割込先アドレスお
よび割込優先クラスを前記外部装置自体が直接前記情報
処理装置に転送し割込起動をかけることを特徴とした割
込処理システム。 - 【請求項２】 複数の外部装置毎に割込先アドレスおよ
び割込優先クラスを、予め転送登録する情報処理装置
と；割込要因発生時に前記登録した割込先アドレスおよ
び割込優先クラスを前記情報処理装置に送出する前記複
数の外部装置と；を備えたことを特徴とする割込処理シ
ステム。 - 【請求項３】 前記情報処理装置が、前記割込先アドレ
スおよび割込優先クラスを割込要因別に転送する初期設
定処理プログラムと、割込要因時に前記登録された割込
先アドレスおよび割込優先クラスにしたがって割込要因
処理を行なう割込処理プログラムとを格納した記憶部
と；これら割込処理を実行制御する割込制御部と；を有
することを特徴とする請求項２記載の割込処理システ
ム。 - 【請求項４】 前記外部装置が、 前記割込先アドレスおよび割込優先クラスを割込要因別
に登録し、割込要因時にこれら登録した割込先アドレス
および割込優先クラスを前記割込制御部に出力する割込
管理部を有することを特徴とする請求項２記載の割込処
理システム。 - 【請求項５】 前記割込制御部は、前記割込管理部が出
力した前記割込優先クラスにもとづき実行中のプログラ
ムを停止し、各々のレジスタ情報を退避エリアに退避さ
せた後、前記割込管理部が出力する前記割込先アドレス
を直接起動する割込制御回路を有することを特徴とする
請求項３又は請求項４記載の割込処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26214096A JPH10105413A (ja) | 1996-10-02 | 1996-10-02 | 割込処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26214096A JPH10105413A (ja) | 1996-10-02 | 1996-10-02 | 割込処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10105413A true JPH10105413A (ja) | 1998-04-24 |
Family
ID=17371617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26214096A Pending JPH10105413A (ja) | 1996-10-02 | 1996-10-02 | 割込処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10105413A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001002957A1 (fr) * | 1999-07-06 | 2001-01-11 | Matsushita Electric Industrial Co., Ltd. | Processeur de signaux numeriques |
| JP2002073351A (ja) * | 2000-08-29 | 2002-03-12 | Pacific Design Kk | データ処理ユニット、データ処理装置および制御方法 |
-
1996
- 1996-10-02 JP JP26214096A patent/JPH10105413A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001002957A1 (fr) * | 1999-07-06 | 2001-01-11 | Matsushita Electric Industrial Co., Ltd. | Processeur de signaux numeriques |
| US6915517B1 (en) | 1999-07-06 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Digital signal processor |
| JP2002073351A (ja) * | 2000-08-29 | 2002-03-12 | Pacific Design Kk | データ処理ユニット、データ処理装置および制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JPH01277928A (ja) | 印刷装置 | |
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| US5809335A (en) | Data transfer apparatus capable of handling DMA block transfer interruptions | |
| EP0290942A2 (en) | Guest machine execution control system for virtual machine system | |
| JP2001333137A (ja) | 自主動作通信制御装置及び自主動作通信制御方法 | |
| US20030172215A1 (en) | Interrupt- controller | |
| JPH10105413A (ja) | 割込処理システム | |
| US20010052068A1 (en) | Method of transferring program to internal memory from external memory and microcomputer using the same | |
| US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
| JPH09190317A (ja) | 印刷装置および印刷方法 | |
| JPH0628307A (ja) | バス制御装置 | |
| JP3450549B2 (ja) | 画像処理方法及び装置 | |
| JPH05216808A (ja) | データ処理装置 | |
| JP2000298641A (ja) | 情報処理装置およびそのデータ転送方法ならびにデータ転送制御プログラムを格納した記憶媒体 | |
| JPH02187830A (ja) | 割り込み制御方式 | |
| JP2000067008A (ja) | マルチプロセッサシステム | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPH10312354A (ja) | 割り込み処理システム | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPH08235101A (ja) | 複数デバイスから同一メモリをアクセスする方法 | |
| JPH0816405A (ja) | システム初期化装置 | |
| JPH10320366A (ja) | 非常駐型プログラム・ローディング方式 | |
| JPH05233525A (ja) | Ｉ／ｏ処理装置 | |
| JPS60252977A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990601 |