JPH03288205A - プログラマブルコントローラシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子機器を自動制御するプログラマブルコン
トローラシステムに関する。

〔従来の技術〕

従来のプログラマブルコントローラは１台のプロセッサ
モジー−ルと複数台の入出力（Ｉｌｏ）モジー−ルから
構成されている。

プロセッサモジュールは人出カモジー−ルを介して制御
対象機器から情報信号を受信し、シーケンス演算を行っ
た後、シーケンス演算結果から定まる情報信号を人出カ
モジュールを介してＩＩＪＩＩ対−機器に送信する。こ
れら一連の処理はスキャン処理と呼ばれ、各人出カモジ
ーール毎に順査に行なわれる。

入出力モジュールは制御対象機器から受信の情報信号を
制御信号レベルに変換すると共にプロセッサモジュール
から受信の情報信号を伝送信号レベルに変換を行う。

入出力モジュールにはシステム稼動中に追加増設が可能
である。このために、プロセッサモジー−ルでは、第６
図のフローチャートに従りて、１つの入出力モジュール
に対してスキャン処理を行った後、次の入出力モジュー
ルのスキャン処理を行う前に、追加接続のモジュールの
有無を調べている。具体的には、前回までは未接続と確
認されている入出力モジュールに対して、プロセッサモ
ジー−ルから応答要求信号を送信し、応答のあった入出
力モジュールを新規Ｉ！硯の入出力モジー−ルであると
識別している。遺児接続を検出したとき、プロセッサモ
ジュールは検出の入出力モジュールから稼働（起動ンの
ための各種情報、たとえば入出力の情報信号の個数等を
読出し、また人出カモジュールに対する初期化処理等を
実行する（第６図のステップ５５０４　）。

〔発明が解決しようとする課題〕

しかしながら、従来この種のプログラマブルコントロー
ラシステムでは、たとえば入出力モジュールを１０台接
続可能として５台を接続した場合。

スキャン処理の終了のたび毎に未接続の５台分の入出力
モジュールに対して接ａ８ｉｇ処理を行なわなければな
らず、未接続の入出力モジュールが多い程、スキャン処
理実行間隔（スキャンの谷間の時間）が長くなるという
不具合があった。

そこで、本発明の目的はこのような不具合を解消し、ス
キャン処理を一定間隔で実行可熊なプログラマブルコン
トローラシステムを提供することにある。

〔課題を解決するための手段〕

このような目的を達成するために、本発明は。

制御対象機器から受信の情報信号を、入出力モジュール
を介してプロセッサモジュールにおいて受信し、当該受
信の情報信号に対するシーケンス演算を行い、その演算
結果により定まる情報信号を。

前記入出力メジー−ルを介して前記制御対象機器に送信
するプログラマブルコントローラシステムにおいて、前
記入出力モジュールは、当該入出力モジュールと前記プ
ロセッサモジュールとの接続を示す接続報知信号を発生
する信号発生手段を有し、前記プロセッサモジュールは
前記接続報知信号に基き１人出力モジュールの接続の有
無を検知する接げ検知手段と、該接続検知手段の検知信
号に応じて、前記シーケンス演算の処理を中断し、当該
接続の入出力モジュールの稼働のための予め定ぬた準備
処理を割込み的に実行するｙＬ算処理手段とを具えたＣ
とを特徴とする。

〔作用〕

本発明は、入出力モジー−ルのＷｋ続確認処理をシーケ
ンス演算処理と並行して行い、入出力モジュールのＭ！
続を確認したときはシーケンス演算処理を中断して、接
続の入出力モジュールの稼働のための準備処理を割込み
的に実行する。このため、従来のようにシーケンス演算
の終了時に＃ｆｆｌ確誌処理を行う必要はなく、各スキ
ャン処理の間隔時間を常に一足とすることができる。

〔実施例〕

以下１図面を参照して本発明の実施例を詳細に説明する
。

Ｗ、１図は本発明実施例の回路構成を示す。

第１図において、プロセッサモジュール１に対して、追
加増接用モジュール８〜１０を直結バス増設用ケーブル
１４により接続する。プロセッサモジュール１内には接
続検知回路５および演算処理回路２が設けられている。

演算処理回路２は王に中央演算処理装置（ＣＰＵ）、　
リードオンリメモリ。

ランダムアクセスメモリ等から構成された周知の割込み
処理機能を有する演算処理回路を用いることができる。

演算処理回路２のＣＰＵはリードオンリメモリに格納さ
れた第５図および第６図の制御手順により、スキャン処
理および本発明に関わる追那入出力七ジー−ルの稼ｍ準
備処理を行う。

接続検知回路５の回路構成の一例を第２図に示Ｔ。

第２図において、バッファ５−１は、各増設入出力モジ
ュールからの“オン”の追７１０信号を記憶し、ＣＰＵ
５−２の指示により、記憶内容をバス５−６上に出力す
る。ＣＰＵ５−２はリードオンリメモリ（ＲＯＭ）５−
３に格納された第３図の制御手順に基き、増設入出力モ
ジュールのＷｃ続確認処理を行って、演算処理回路２に
接続の入出力モジュール番号を報らせる。

ランダムアクセスメモリ（ＲＡＭ）５−４はＣＰＵ５−
２の演算処理に用いる各種データを一時記憶するっバッ
ファ５−５はＣＰＵ５−２により書き込み指示のあった
接続の入出力モジー−ル番号を一時記憶し、演算処理回
路２の（、’ＰＵの読出し指示により記憶情報を演算処
理回路２内の接続バスに出力する。

第１図に戻り、増設入出力士ジュールの構成を説明する
。各増設入出力モジュールはコネクタ７を介して直結バ
ス増設ケーブル１４により制御対象機器からの入出力情
報をプロセッサモジー−ル１に転送する。また、プロセ
ッサモジュール１側に接続を報らせるためのレベル”オ
ン”の追加信号（接続報知信号）を発生する信号発生器
８−１〜ｌ０−１か各増設入出力モジュール内に設けら
れている。追加信号発生器には専用のパルス発生器を用
いてもよいが、電源起動時のリセット信号を発生するパ
ルス発生器を兼用するとよい。この追号口信号は直結バ
スケーフル１４により接続検知回路５に送出される。

このような第１図の回路における増設入出力モジー−ル
の接続処理を次に説明する。

第１図において、プロセッサモジュール内１の演算処理
回路２は既に接続確認を行っている人出カモジー−ルに
対して、第４図のスキャン処理手順を繰り返し実行して
いる。また、プロセッサモジー−ル１内の接続検知回路
５では第３図の制御手順により、現在未接続の増設入出
力モジュール８〜１０からの追加信号の有無を監視して
いる。

ここで、たとえば、増設大田カモジーール８がプロセッ
サモジュール１に接続されると、追加信号発生器８−１
の”オン”の追７７０償号が接続検知回路５に入力され
る。この追加信号は接続検知回路５内のバッファ５−１
（第２図参照）の対応記憶領域に一時格納される。ＣＰ
Ｕ５−２の内部カウンタＩが“１”となったときに、上
記′オン”　の追加信号がＣＰＵ５−２により確認され
る（第３図のステップ５２０）。　この結果、ＣＰＵ５
−２から割込み要求信号が演算処理回路２に送信される
（第３図のステップ５２１）。演算処理回路２では規定
の判定規準に基き１割込み要求の受付判定を行い、現在
実行中のスキャン処理が一時中断可能の場合に。

割込み許可信号を発生する。接続検知回路５のＣＰＵ５
−２ではこの割込み許可信号を受信したとき（第３図の
ステ、ブ５２２）％追加信号を受信した増設入出力の番
号、すなわち、内部力ウンタエの計数値°１”を接続検
知回路５内のバッファ５−５に書き込む。−万、割込要
求信号を受けた演算処理回路２ｆｌｌＩでは、現在実行
中の第４図のスキャン処理を中断し、第５図の制御子Ｉ
ＩＩを実行する。

すなわち、上述のように割込要求信号を発生した後、バ
ッファ５−５の記憶内容を読出し、接続の入出力モジュ
ールの識別番号を検出する（第５図のステップ５２０１
→Ｓ　２０２　）。続いて、この識別番号に基き、演算
処理回路２は接続の増設入出力モジー−ル８と従来同様
に交信を行って起動のための準備処理を行って割込処理
手順を終了する（第５図のステップ５２０３）。

この結果、演算処理回路２側は中断のスキャン処理を再
開し、新たに接続を検知した増設入出力モジー−ルを含
めたスキャン処理を開始する。また、接続検知回路５の
ＣＰＵ５−２では接絣検知の入出力モジー−ルに対応の
検知フラグを“オン”して、追加信号の監視手順（第３
図のステップＳｌＯ〜Ｓ４０のループ処理手［）に戻る
（第３図のステ、プＳ２４→５３６）。この結果、以後
、Ｉ＝１１１目の追加信号は接続検知済として処理され
る。

以上、説明したように、本爽施例によれば、入出力モジ
ー−ルの接続確認処理と、接続［脳済の入出力モジュー
ルのスキャン処理が同時に並行して行なわれているので
、従来のようにスキセン処理の谷間で接続確認処理を行
う必要はなく、スキャン処理の間隔を一定でかつ短くす
ることが可能となる。また接続確認の人出カモジー−ル
をスキャン処理に対して割込的に実行するので、従来よ
りも起動単信処理を早く終了することができる。

本冥施例の外、次の例が挙げられる。

１）本笑施例では接続検知回路５に増設入出力モシェー
ルの接続検知とそのモジュール番号の識別の２つの機能
を持たせているが、接続検知のみを実行させ、演算処理
回路２１１ＩＩで、接続のモジー−ルの番号を識別させ
てもよい。この場合追加信号の信号線は１本で共通化す
ることができる。また、演算処理回路２では接続検知回
路５の割込要求信号に応じて、従来、スキャン処理の谷
間で行っていた接続モジュールの識別処理、起動準備処
理を割込み的に実行する。

２）本実施例では拡張的に増設する人出カモジュールを
例にしているが、プロセッサモジ、−ル１に脱着可能な
入出力上ジェール全てに対して本発明を通用できる。

３）追７７０信号の入力を確認したことにより直結バス
増設ケーブル１４の正常をもｍｌ１ｌ！ｔ、たことにな
るので、故障診断機能を有するプログラマブルコントロ
ーラシステムでは［結バス増設ケーブル１４の正常確認
処理に上記追２７０信号の入力の有無情報を用いるとよ
い。

４）スキャン処理の午には、システムの特定部分の緊急
停止処理のように一時中断を許さない処理もある。この
ために、予め演算処理回路２の中に、入出力モジュール
の起動準備処理の割込み実行を許す処理と、現在実行中
の処理を終了してから上記起動準備処理を割込み実行す
る処理をテーブル形態で記憶しておく。割込み要求信号
の入力があったときに、演算処理回路内で実行処理の優
先順位を上記テーブルにより決定するとスキャン処理側
の一時中断による不具合を解消することができる。

〔発明の効果〕

以上、説明したように、本発明によれば、入出力モジ、
−ルの監視処理とスキャン処理を並行して行うようにし
ているので、入出力モジュールの検出が従来のように遅
れることもなく、また１割込み処理により接続の入出力
モジ、−ルに対する起動準備処理を直ちに実行すること
ができる。また、接続検知源の入出力モジー−ルに対す
るスキャン処理の実行間隔を一足とすることができると
いう新たな効果も得られる。

【図面の簡単な説明】

第１図は本発明実施例の回路構成を示すブロック図、第
２図は本発明実施例の接続検知回路の回路構成を示すブ
ロック図、第３図は本発明実施例の接続検知回路の処理
手順を示すフローチャート。 第４図および第５図は本発明実施例の演算処理回路の処
理手順を示すフローチャートであり、第６図は従来例の
プロセッサモジュールの処理手順を示すフローチャート
である。 １：プロセッサモジュール、２：演算処理回路、５：接
続検知回路、８〜１０：増設入出力（Ｉｌｏ）４７１　
閃 幻−’Ｅｔ手＋ｌｌ聯盲ホ１フローチャーし竿 （２） 竿、５０

Claims (1)

【特許請求の範囲】
1. １）制御対象機器から受信の情報信号を、入出力モジュ
   ールを介してプロセッサモジュールにおいて受信し、当
   該受信の情報信号に対するシーケンス演算を行い、その
   演算結果により定まる情報信号を、前記入出力メジュー
   ルを介して前記制御対象機器に送信するプログラマブル
   コントローラシステムにおいて、前記入出力モジュール
   は、当該入出力モジュールと前記プロセッサモジュール
   との接続を示す接続報知信号を発生する信号発生手段を
   有し、前記プロセッサモジュールは前記接続報知信号に
   基き、入出力モジュールの接続の有無を検知する接続検
   知手段と、該接続検知手段の検知信号に応じて、前記シ
   ーケンス演算の処理を中断し、当該接続の入出力モジュ
   ールの稼働のための予め定めた準備処理を割込み的に実
   行する演算処理手段とを具えたことを特徴とするプログ
   ラマブルコントローラシステム。