JPH03201151A - 入出力制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は計算機システムにおける入出力装置の制御に利
用する。本発明は中央処理装置とシステムバスを介して
接続され、マイクロプロセッサにより複数の入出力装置
を制御する入出力制御装置に関する。

〔概要〕

本発明は中央処理装置にシステムバスを介して接続され
、マイクロプロセッサにより複数の入出力装置を制御す
る入出力制御装置において、中央処理装置からの入出力
命令と、その入出力命令に対する応答情報の送信を命令
と同一バスサイクルで行うことにより、 中央処理装置が無駄な要求を送出することをなくし、ス
ループットを向上させるようにしたものである。

〔従来の技術〕

従来、この種の入出力制御装置は入出力命令バスサイク
ル中中央処理装置に対して入出力装置が応答可能状態で
あるか、あるいは応答不可能状態であるかの情報を通知
するだけであった。

〔発明が解決しようとする問題点〕

上述した従来の人出力制御装置は、入出力装置の状態に
よっては中央処理装置が再度バス要求を繰り返し送出し
ても応答不可能な場合があり中央処理装置が無駄な要求
を行う欠点があった。

本発明はこのような欠点を除去するもので、中央処理装
置が無駄な要求を行わないようにしてスループットを向
上させることができる装置を提供することを目的とする
。

〔問題点を解決するための手段〕

本発明は、システムバスを介して中央処理装置および複
数の入出力装置に接続され、マイクロプロセッサと、こ
のマイクロプロセッサへの実行アドレスおよびデータを
格納する命令レジスタとを備えた入出力制御装置におい
て、前記中央処理装置から前記システムバスを介して入
出力命令を受け応答情報要求を送出する受信制御手順回
路と、この受信制御手順回路からの応答情報要求により
応答情報を生成する応答情報生成回路と、この応答情報
生成回路により生成された応答情報を前記システムバス
を介して前記中央処理装置に送出する応答伝達回路とを
備え、前記入出力命令に対応する前記応答情報が同一の
バスサイクルに送出されるように前記各回路のタイミン
グが設定されたことを特徴とする。

前記マイクロプロセッサに、前記複数の入出力装置の応
答可能または不可能状態を示すフラグを設定し、前記応
答情報生成回路に、前記中央処理装置に対し応答不可能
のフラグが設定されているときにはバス要求を停止させ
、応答可能のフラグが設定されているときには入出力命
令を実行させる手段を含むことが望ましい。

〔作用〕

中央処理装置から入出力命令が送出されると、応答情報
要求が送出され、入出力装置の状態を示すフラグと応答
要求情報とにより応答情報を生成して同一バスサイクル
内で中央処理装置に応答する。中央処理装置はこの応答
を受け、応答不可能のフラグがセットされているときに
はバス要求の送出を停止して次の処理を実行し、応答可
能のフラグがセットされているときには入出力命令を実
行する。

これにより、中央処理装置が無駄な要求を行わないよう
にすることができ、スループットを向上させることがで
きる。

〔実施例〕

次に、本発明実施例を図面に基づいて説明する。

第１図は本発明実施例の構成を示すブロック図である。

本発明実施例は、システムバス１を介して中央処理装置
２０および複数の入出力装置３０に接続され、マイクロ
プロセッサ６と、このマイクロプロセッサ６への実行ア
ドレスおよびデータを格納する命令レジスタ４とを備え
、さらに本発明の特徴として、中央処理装置２０からシ
ステムバスｌを介して入出力命令を受け応答情報要求を
送出する受信制御手順回路３と、この受信制御手順回路
３からの応答情報要求により応答情報を生成する応答情
報生成回路５と、この応答情報生成回路５により生成さ
れた応答情報をシステムバス１を介して中央処理装置２
０に送出する応答伝達回路２とを備え、入出力命令に対
応する応答情報が同一のバスサイクルに送出されるよう
に前記各回路のタイミングが設定される。

マイクロプロセッサ６には、複数の入出力装置３０の応
答可能または不可能状態を示すフラグを設定する手段を
含み、応答情報生成回路５には、中央処理装置２０に対
し応答不可能のフラグが設定されているときにはバス要
求を停止させ、応答可能のフラグが設定されているとき
には入出力命令を実行させる手段を含む。

応答伝達信号線１０１は中央処理装置２０へ応答を通知
する信号線、バス要求信号線１０２は中央処理装置２０
からのバス要求を通知する信号線、信号線１０３は中央
処理装置２０からシステムバス１を介してマイクロプロ
セッサ６へ実行アドレスおよびデータを送出する信号線
、状態情報フラグ信号線１０４は入出力制御装置ｌＯの
状態を示すフラグを送出する信号線、応答情報要求信号
線１０５は受信制御手順回路３から応答情報生成回路５
へ応答情報要求を送出する信号線、応答情報信号線１０
６は応答情報生成回路５から応答伝達回路２に応答情報
を送出する信号線である。

次に、このように構成された本発明実施例の動作につい
て説明する。第２図は本発明実施例の動作の流れを示す
流れ図である。

中央処理装置２０から入出力命令がシステムバスｌを介
して入出力制御装置１０の受信制御手順回路３に送出さ
れると、受信制御手順回路３は応答情報生成回路５に応
答情報要求を送出する。

このとき、応答情報生成回路５にはマイクロプロセッサ
６により入出力制御装置１０の状態を示すフラグがセッ
トされ、応答情報生成回路はそのフラグと受信した応答
情報要求とにより応答情報を生成し、応答伝達回ｖ＆２
を介して中央処理装置２０に応答する。

応答情報生成回路５に割り込み要求起動のための応答不
可能のフラグがセットされているときには中央処理装置
２０は再度バス要求を行っても応答不可能のままである
ので入出力制御装置１０に対するバス要求を取りやめ次
の処理を実行する。応答可能のフラグがセットされてい
るときには、中央処理装置２０は命令レジスタ４を用い
てマイクロプロセッサ６へ入出力命令を実行する。

〔発明の効果〕

以上説明したように本発明によれば、中央処理装置から
の入出力命令と、その入出力命令に対する応答情報との
送受信を同一バスサイクルで行うことにより、中央処理
装置のスループットを向上させることができる効果があ
る。

【図面の簡単な説明】

第１図は本発明実施例の構成を示すブロック図。 第２図は本発明実施例の動作の流れを示す流れ図。 １・・・システムバス、２・・・応答伝達回路、３・・
・受信制御手順回路、４・・・命令レジスタ、５・・・
応答情報生成回路、６・・・マイクロプロセッサ、ｌＯ
・・・入出力制御装置、２０・・・中央処理装置、３０
・・・入出力装置、１０１・・・応答伝達信号線、１０
２・・・バス要求信号線、１０３・・・実行アドレスお
よびデータを送出する信号線、１０４・・・状態情報フ
ラグ信号線、１０５・・・応答情報要求信号線、１０６
・・・応答情報信号線。 実施例 第１図

Claims (1)

1. 【特許請求の範囲】 １、システムバスを介して中央処理装置および複数の入
   出力装置に接続され、 マイクロプロセッサと、 このマイクロプロセッサへの実行アドレスおよびデータ
   を格納する命令レジスタと を備えた入出力制御装置において、 前記中央処理装置から前記システムバスを介して入出力
   命令を受け応答情報要求を送出する受信制御手順回路と
   、 この受信制御手順回路からの応答情報要求により応答情
   報を生成する応答情報生成回路と、この応答情報生成回
   路により生成された応答情報を前記システムバスを介し
   て前記中央処理装置に送出する応答伝達回路と を備え、 前記入出力命令に対応する前記応答情報が同一のバスサ
   イクルに送出されるように前記各回路のタイミングが設
   定されたことを特徴とする入出力制御装置。 ２、前記マイクロプロセッサに、前記複数の入出力装置
   の応答可能または不可能状態を示すフラグを設定する手
   段を含む請求項１記載の入出力制御装置。 ３、前記応答情報生成回路に、前記中央処理装置に対し
   応答不可能のフラグが設定されているときにはバス要求
   を停止させ、応答可能のフラグが設定されているときに
   は入出力命令を実行させる手段を含む請求項１記載の入
   出力制御装置。