JPS629418A - タイマ制御方式 - Google Patents
タイマ制御方式Info
- Publication number
- JPS629418A JPS629418A JP60147902A JP14790285A JPS629418A JP S629418 A JPS629418 A JP S629418A JP 60147902 A JP60147902 A JP 60147902A JP 14790285 A JP14790285 A JP 14790285A JP S629418 A JPS629418 A JP S629418A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- time
- value
- timer circuit
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Predetermined Time Intervals (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要］
タイマ制御ＬＳｉ等の１組タイマ回路を複数のプログラ
ムが使用することを可能とする制御手段を提供するもの
で、装置の小形化と経済化を目的とするものである。
ムが使用することを可能とする制御手段を提供するもの
で、装置の小形化と経済化を目的とするものである。
［産業上の利用分野］
本発明は外部からタイマ値をセットすることの可能なタ
イマ制御ＬＳｉ等のタイマ回路の制御に関するものであ
って、１組の上記タイマ回路を複数のプログラムが使用
することを可能ならしめる制御に関するものである。
イマ制御ＬＳｉ等のタイマ回路の制御に関するものであ
って、１組の上記タイマ回路を複数のプログラムが使用
することを可能ならしめる制御に関するものである。
［従来の技術］
従来、１組のタイマを複数のプログラムで使用する方式
として、一定の固定的時間間隔で、周期的にタイマ割り
込み信号を発生する手段を設け、これを制御するタイマ
割り込み処理プログラムが他のプログラムからタイマの
起動を要求されると、指示されたタイマ値を該プログラ
ムのために用意したカウンタにセットして該々ウンタの
値を前記タイマ割り込みが発生する都度プログラムによ
って歩進して、指示された時間を経過したときタイマの
起動要求をしたプログラムに割り込むという制御を行な
うものがあった。
として、一定の固定的時間間隔で、周期的にタイマ割り
込み信号を発生する手段を設け、これを制御するタイマ
割り込み処理プログラムが他のプログラムからタイマの
起動を要求されると、指示されたタイマ値を該プログラ
ムのために用意したカウンタにセットして該々ウンタの
値を前記タイマ割り込みが発生する都度プログラムによ
って歩進して、指示された時間を経過したときタイマの
起動要求をしたプログラムに割り込むという制御を行な
うものがあった。
このような方式においては、タイマ値として設定する値
と実際の時間との間に最大の場合前記固定的時間間隔に
相当する時間分の誤差を生ずるという問題点があり、一
方その誤差を小さくするため固定的時間間隔を狭めると
割り込みの発生頻度が高くなるためプロセッサの負荷が
増大するという欠点があった。また、特にタイマを起動
しない場合でも、前記固定的時間間隔で発生する割り込
みを処理するためにプロセッサに負荷がかかるという欠
点があった。
と実際の時間との間に最大の場合前記固定的時間間隔に
相当する時間分の誤差を生ずるという問題点があり、一
方その誤差を小さくするため固定的時間間隔を狭めると
割り込みの発生頻度が高くなるためプロセッサの負荷が
増大するという欠点があった。また、特にタイマを起動
しない場合でも、前記固定的時間間隔で発生する割り込
みを処理するためにプロセッサに負荷がかかるという欠
点があった。
そのため、時間的誤差が少なくプロセッサに負荷のかか
らないタイマ回路として、最近では、外部からタイマ値
をセットすることが可能であって、起動されると内蔵す
るカウンタを与えら肛たクロックによって歩進してセッ
トされて腎）るタイマ値に達すると割り込み信号を発出
するごとく構成されたタイマ制御ＬＳｉ等を用いること
が多くなってきている。
らないタイマ回路として、最近では、外部からタイマ値
をセットすることが可能であって、起動されると内蔵す
るカウンタを与えら肛たクロックによって歩進してセッ
トされて腎）るタイマ値に達すると割り込み信号を発出
するごとく構成されたタイマ制御ＬＳｉ等を用いること
が多くなってきている。
［発明が解決しようとする問題点］
上述したタイマ制御９ Ｌ Ｓ ｉ等の回路は、タイマ
制御レジスタ、タイマステータスレジスタおよびカウン
タをそれぞれ１個持っていて、前述のように外部から指
示されたタイマ値をカウンタにセットして、外部から与
えられたクロックによりカウンタを歩進し、カウンタの
値が“０”になったとき割り込み信号を発生するもので
あって、従来、タイマを必要とする系ごとに該回路を設
けていた。
制御レジスタ、タイマステータスレジスタおよびカウン
タをそれぞれ１個持っていて、前述のように外部から指
示されたタイマ値をカウンタにセットして、外部から与
えられたクロックによりカウンタを歩進し、カウンタの
値が“０”になったとき割り込み信号を発生するもので
あって、従来、タイマを必要とする系ごとに該回路を設
けていた。
例えば通信制御装置の回線接続部における回線側信号の
時間監視に前記タイマ制御ＬＳｉを用うる場合を考える
と、半二重回線の場合には各回線ごとにタイマ制御ＬＳ
ｉ １個ずつを実装する必要があり、全二重回線の場合
−は各回線１ごとにタイマ制御ＬＳｉを２個ずつ実装し
な１くてはならないから、多数の回線を収容する通信制
御装置の場合、装置の小形化と経済性の高い装置の実現
が困難であるという問題点があった。
時間監視に前記タイマ制御ＬＳｉを用うる場合を考える
と、半二重回線の場合には各回線ごとにタイマ制御ＬＳ
ｉ １個ずつを実装する必要があり、全二重回線の場合
−は各回線１ごとにタイマ制御ＬＳｉを２個ずつ実装し
な１くてはならないから、多数の回線を収容する通信制
御装置の場合、装置の小形化と経済性の高い装置の実現
が困難であるという問題点があった。
本発明は上記従来の問題点に鑑み、１組のタイマ回路を
複数のプログラムが使用することのできる方式を提供す
ることを目的としている。
複数のプログラムが使用することのできる方式を提供す
ることを目的としている。
［問題点を解決するための手段］
そして、この目的は本発明によれば特許請求の範囲に記
載のとおり外部からタイマ値をセットすることが可能で
あって、起動されると内蔵するカウンタを与えられたク
ロックによって歩進してセットされているタイマ値に達
すると割り込み信号を発出するごとく構成された１組の
タイマ回路を制御する手段であって、該タイマ回路がす
でに起動されて動作をしている間に更に起動要求が到来
したとき、予め指定されているタイマ値とその時点のカ
ウンタの残り時間の値との差を算出して、先の起動に対
する割り送台信号発出時にタイマ値として該残り時間の
算をセットすることを特徴とするタイマ制御方式により
達成される。
載のとおり外部からタイマ値をセットすることが可能で
あって、起動されると内蔵するカウンタを与えられたク
ロックによって歩進してセットされているタイマ値に達
すると割り込み信号を発出するごとく構成された１組の
タイマ回路を制御する手段であって、該タイマ回路がす
でに起動されて動作をしている間に更に起動要求が到来
したとき、予め指定されているタイマ値とその時点のカ
ウンタの残り時間の値との差を算出して、先の起動に対
する割り送台信号発出時にタイマ値として該残り時間の
算をセットすることを特徴とするタイマ制御方式により
達成される。
［実施例］
第１図は本発明の１実施例の制御を示す流れ図であって
、タイマ回路を制御するタイマ制御プログラムの動作を
示しており、タイマ時間（図中の（Ａ））が一定であり
、２つのプログラムからの要求を受ける場合を示してい
る。
、タイマ回路を制御するタイマ制御プログラムの動作を
示しており、タイマ時間（図中の（Ａ））が一定であり
、２つのプログラムからの要求を受ける場合を示してい
る。
第１図によって、本実施例のタイマ制御プログラムの動
作を説明すると、他のプログラムか′らのタイマの起動
要求があったとき、タイマが動作中でなければ、予め決
められているタイマ時間（図中残り時間（Ａ））をタイ
マ回路にセットしたタイマ回路を起動する。
作を説明すると、他のプログラムか′らのタイマの起動
要求があったとき、タイマが動作中でなければ、予め決
められているタイマ時間（図中残り時間（Ａ））をタイ
マ回路にセットしたタイマ回路を起動する。
もし、タイマ回路が動作中であれば、その時点のタイマ
回路のカウンタの値を（Ｂ）を読み出して、この値（Ｂ
）と前記タイマ時間（Ａ）との差を計算して、その値（
Ｃ）を保持しておく、そして、タイマ動作中にさらにタ
イマ起動のあり付ことを表示するためのフラグを立てる
。
回路のカウンタの値を（Ｂ）を読み出して、この値（Ｂ
）と前記タイマ時間（Ａ）との差を計算して、その値（
Ｃ）を保持しておく、そして、タイマ動作中にさらにタ
イマ起動のあり付ことを表示するためのフラグを立てる
。
そしてタイマ回路からのタイムオーバーによる割り込み
が発生したとき、先にタイマの起動要求のあったプログ
ラムに割り込んでタイムオーバーを知らせる。このとき
フラグが立っていれば、タイマ回路に時間（Ｃ）をセッ
トして直ちにタイマ回路を起動する。これによって、タ
イマ回路動作中にタイマの起動要求のあったプログラム
に対しても、起動後（Ａ）時間経過後に割り込みを発生
してタイムオーバーを知らせることができる。
が発生したとき、先にタイマの起動要求のあったプログ
ラムに割り込んでタイムオーバーを知らせる。このとき
フラグが立っていれば、タイマ回路に時間（Ｃ）をセッ
トして直ちにタイマ回路を起動する。これによって、タ
イマ回路動作中にタイマの起動要求のあったプログラム
に対しても、起動後（Ａ）時間経過後に割り込みを発生
してタイムオーバーを知らせることができる。
第２図はタイムチャートであって、２つのプログラム（
プログラムＡとプログラムＢ）からのタイマ起動要求が
あった場合のタイマ制御プログラムとタイマ回路の動作
についての時間関係を示したものである。
プログラムＡとプログラムＢ）からのタイマ起動要求が
あった場合のタイマ制御プログラムとタイマ回路の動作
についての時間関係を示したものである。
本実施例においては、上述のように２つのプログラムか
ら同一タイマを起動する場合について示しているが、フ
ラグをプログラム別に設ける等によって、さらに多くの
プログラムから９タイマ起動を可能とすることができる
。
ら同一タイマを起動する場合について示しているが、フ
ラグをプログラム別に設ける等によって、さらに多くの
プログラムから９タイマ起動を可能とすることができる
。
１発明の効果］
以上詳細に説明したように、本発明の方式によれば、タ
イマ制御ＬＳｉなとのタイマ回路を、複数のプログラム
が独立的に使用することが可能なので、タイマ回路の実
装数を従来より低減することにより、装置の小形化と、
経済化を図ることができるという利点がある。
イマ制御ＬＳｉなとのタイマ回路を、複数のプログラム
が独立的に使用することが可能なので、タイマ回路の実
装数を従来より低減することにより、装置の小形化と、
経済化を図ることができるという利点がある。
第１図は本発明の１実施例の制御を示す流れ図、第２図
はタイムチャートである。 代理人 弁理士 、 −赴 ［１パ −−１−′
はタイムチャートである。 代理人 弁理士 、 −赴 ［１パ −−１−′
Claims (1)
- 外部からタイマ値をセットすることが可能であって、起
動されると内蔵するカウンタを与えられたクロックによ
って歩進してセットされているタイマ値に達すると割り
込み信号を発出するごとく構成された１組のタイマ回路
を制御する手段であって、該タイマ回路がすでに起動さ
れて動作をしている間に更に起動要求が到来したとき、
予め指定されているタイマ値とその時点のカウンタの残
り時間の値との差を算出して、先の起動に対する割り込
み信号発出時にタイマ値として該残り時間の値をセット
することを特徴とするタイマ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147902A JPS629418A (ja) | 1985-07-05 | 1985-07-05 | タイマ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147902A JPS629418A (ja) | 1985-07-05 | 1985-07-05 | タイマ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS629418A true JPS629418A (ja) | 1987-01-17 |
Family
ID=15440718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60147902A Pending JPS629418A (ja) | 1985-07-05 | 1985-07-05 | タイマ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS629418A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02306306A (ja) * | 1989-05-19 | 1990-12-19 | Mitsubishi Electric Corp | プログラマブルコントローラおよびその計時処理方法 |
| JP2007220026A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Ltd | タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置 |
| JP2010042063A (ja) * | 2008-08-08 | 2010-02-25 | Kyoraku Sangyo Kk | モータ制御装置、遊技機、モータ制御方法およびプログラム |
| US7836325B2 (en) | 2002-10-29 | 2010-11-16 | Renesas Electronics Corporation | Power consumption reduction and quicker interruption response in an information processing device utilizing a first timer and a second timer wherein the second timer is only conditionally activated |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688545A (en) * | 1979-12-21 | 1981-07-18 | Toshiba Corp | Control system of time limit circuit |
-
1985
- 1985-07-05 JP JP60147902A patent/JPS629418A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688545A (en) * | 1979-12-21 | 1981-07-18 | Toshiba Corp | Control system of time limit circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02306306A (ja) * | 1989-05-19 | 1990-12-19 | Mitsubishi Electric Corp | プログラマブルコントローラおよびその計時処理方法 |
| US7836325B2 (en) | 2002-10-29 | 2010-11-16 | Renesas Electronics Corporation | Power consumption reduction and quicker interruption response in an information processing device utilizing a first timer and a second timer wherein the second timer is only conditionally activated |
| US8458508B2 (en) | 2002-10-29 | 2013-06-04 | Renesas Electronics Corporation | Information processing device which specifies a waiting time until execution of a given event and makes a system call |
| JP2007220026A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Ltd | タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置 |
| JP2010042063A (ja) * | 2008-08-08 | 2010-02-25 | Kyoraku Sangyo Kk | モータ制御装置、遊技機、モータ制御方法およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS629418A (ja) | タイマ制御方式 | |
| JP2871749B2 (ja) | コプロセッサ・バス切換回路 | |
| JPH04102154A (ja) | 情報処理装置 | |
| JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JP2597729B2 (ja) | マイクロコンピュータ | |
| JPS622684Y2 (ja) | ||
| KR100223983B1 (ko) | 충돌방지회로 | |
| JPS6043765A (ja) | 入出力処理装置 | |
| JPH03201151A (ja) | 入出力制御装置 | |
| JPS59216225A (ja) | デ−タ転送制御方式 | |
| JPH0222753A (ja) | マイクロコンピュータシステム | |
| JPH0341542A (ja) | 周辺制御装置 | |
| JPH0329067A (ja) | マイクロコンピュータ | |
| JPH01214940A (ja) | 割込み制御方法 | |
| JPS58144964A (ja) | マルチプロセツサシステム | |
| JPH04101239A (ja) | 情報処理装置のデバッグ方式 | |
| JPH05242005A (ja) | デバイスクロスコール装置 | |
| JPS59220823A (ja) | インタフエ−ス制御方式 | |
| JPH05342154A (ja) | バスサイクル延長方式 | |
| JPS6038952A (ja) | 通信処理装置 | |
| JPH0519890A (ja) | Ｃｐｕ動作周波数の制御装置 | |
| JPS59135526A (ja) | デ−タ入力制御方式 | |
| JPS60156155A (ja) | デ−タ処理装置 | |
| JPS61228553A (ja) | デ−タ処理装置 | |
| JPH0467656B2 (ja) |