JPH02306306A - プログラマブルコントローラおよびその計時処理方法 - Google Patents

プログラマブルコントローラおよびその計時処理方法

Info

Publication number
JPH02306306A
JPH02306306A JP1126411A JP12641189A JPH02306306A JP H02306306 A JPH02306306 A JP H02306306A JP 1126411 A JP1126411 A JP 1126411A JP 12641189 A JP12641189 A JP 12641189A JP H02306306 A JPH02306306 A JP H02306306A
Authority
JP
Japan
Prior art keywords
time
timer
processing
interrupt
interruption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1126411A
Other languages
English (en)
Other versions
JP2527809B2 (ja
Inventor
Shinichi Amagasaki
尼崎 新一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1126411A priority Critical patent/JP2527809B2/ja
Publication of JPH02306306A publication Critical patent/JPH02306306A/ja
Application granted granted Critical
Publication of JP2527809B2 publication Critical patent/JP2527809B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、プログラマブルコントローラに係り、特に
割込みに対するシーケンスプログラム中でのタイマ処理
に関するものである。
〔従来の技術〕
第8図は、従来プログラマブルコントローラの構成を示
し、図中、(1)はプログラマブルコントロニラ(以下
PCと略記する)のCPUユニット、(1−1)は制御
プログラム(1−4)を実行するマイクロプロセッサ、
 (1−2)はユーザーシーケンスプログラム、(1−
3)は前記ユーザーシーケンスプログラム(1−2)で
演算アクセスするデバイスメモリ、(1−51は前記制
御プログラム(1−4)で用いるワークメモリ、(1−
7)は時間回路、(2)は人出カニニットである。
第9図は前記シーケンスプログラムメモリ(1−2)の
構成であり、(3)は所定時間毎に繰返しスキャンされ
る常時スキャンプログラム、(3−1)はシーケンスプ
ログラム中のタイマT0命令である。第1θ図は、前記
ワークメモリ(1−5)の構成の一部であり、(1−5
−1)は前回のプログラム実行終了時刻から今回のプロ
グラム実行終了時刻までの経過時間を格納する経過時間
エリア、(1−5−2)は今回のプログラム実行終了時
刻を格納する時刻エリアである。さらに第11図は、タ
イマ処理の手順を示すフローチャー1・、第12図はE
ND時の処理の手順を示すフローチャート、第13図は
タイマの動作例である。
次に、動作について説明する。PCは、常時スキャンプ
ログラム(3)を実行し、実行終了時にEND処理を行
なう。これを常時繰り返している。
ところで、END処理時には第12図に示すように時間
回路(1−7)から現在の時刻を読み込み(ステップ5
−1 ) 、前回読み込んだ時刻との時間差を経過時間
エリア(1−5−1)にセットする(ステップ5−2 
) 、そして次回での処理のために、ステップ5−1で
読み込んだ現在の時刻を時刻エリア(1−5−2)にセ
ットする(ステップ5−3 ) 、次に、常時スキャン
プログラム(3)でのタイマ命令処理では第11図に示
すようにタイマ命令の入力条件(第9図例ではX。)を
判別しくステップ4−1)、それがOFFならば、タイ
マリセットであるので、現在値をOとしくステップ4−
6 ) 、接点をOFFする(ステップ4−7)、又、
入力条件がONであるならば、接点を判別しくステップ
4−2 ) 、ONならばすでにタイムアツプしている
ので何もせず、OFFならばタイマ計時中であるので、
現在値に経過時間エリア(1−5−1)の値を加算する
(ステップ4−3)。加算した結果の現在値がプログラ
ム中に書かれた設定値よりも小さければ未タイムアツプ
であり、何もせず大きければタイムアツプしたので、接
点をONする(ステップ4−5)。なお、各タイマの現
在値接点の状態はデバイスメモリ(1−3)の中に割り
付けられている。
又、第9図のタイマTo(3−1)はxoがON後、2
00 msでタイムアツプするタイマであり、この動作
例を第13図に示す。なお、第13図における■がTo
に対するタイマ命令処理を実行しているところであり、
最終的には最初の実行終了より150111s経過した
後、50+ms経過後の現在、200m5経過してタイ
ムアツプする。
(発明が解決しようとする課題) ところで、PCは、その適用範囲の広がりとともに、よ
り一層のリアルタイム処理が要求され、外部人力割込み
や、定周期割込み毎に、所定の割込みシーケンスプログ
ラムを実行するという割込み処理機能がほぼ必須となっ
てぎでいる。外部割込みとしては、ランダムなタイミン
グでのものや、高速に変化する入力信号によるある程度
定期的なものがある。従来の割込み処理機能としては、
割込み発生時に、該当割込みに対する割込みシーケンス
プログラムを実行するだけであるため、割込みシーケン
ス中にタイマ命令を記述した場合、正常にタイマが動作
しないという問題点があった。
即ち、タイマ命令では、常時スキャンプログラムの実行
時間間隔に基づき、タイマ処理するため、例えば常時ス
キャンプログラムの実行中に2回の頻度で割込みが発生
した場合、例えば第14図に示すよう50m5経過後の
!常時スキャン中に、2回の割込み処理が発生すると各
割込み処理では経過時間5(lssを加算し、実際は経
過時間がO+50m5であるが、0 + 50’ms+
 50m5と加算し、100m5として経過時間エリア
に格納してしまう、その後、60o+s経過後の1常時
スキャンでも2回の割込みが発生するので、前記経過時
間100m5 + 60a+s+ 60m5を加算し、
2201sの経過時間を演算してしまう。従つて、この
加算値(220ms)をもとに、タイムアツプをイリ定
すると、実際の経過時間より2倍早い経過時間を演算し
、正確なタイマ処理は不可能となる。
なお、上記の問題点は特開昭83−136201の発明
で解決できるが、この発明はタイマ点数分のタイムベー
スレジスタ前回値テーブルが必要となり、メモリ効率が
悪い。つまり、1000点のタイマを処理する場合、従
来のPCに比べて、1000点分のタイムベースレジス
タ前回値が余分に必要になり、従って、同じメモリ容量
だとすると、タイマの処理できる点数が減ってしまう。
PCの処理点数も増大の一途であり、今後ますますタイ
マ処理点数も増えていく。
この発明は、上記のような問題点を解消するためになさ
れものであり、割込み処理機能を有するPCにおいて、
所定の割込−みシーケンスプログラム中のタイマ命令も
正常に動作することができるPCを得ることを目的とす
る。
(課題を解決するための手段) この発明に係るプログラマブルコント・ローラは一定時
間毎に走査され処理されるシーケンスプログラムの処理
時に、所定の時間間隔で発生しtコ各割込み処理時間間
隔を演算する時間間隔演算手段と、演算された各時間間
隔を記憶する記憶部と、上記割込み処理中にタイマ処理
発生時に、上記記憶部に記憶された各時間間隔の累積値
に基づいてタイムアツプ判定を行なう計時手段とを有し
たものである。
〔作用〕
この発明によるPCは、シーケンスプログラムの走査期
間中に発生した各割込み処理の発生時間間隔を割込み発
生毎に演算し、記憶することで、割込み処理中のタイマ
命令に対しては、上記割込み発生時間間隔を読み出し累
積して割込み発生経過時間を求め、この経過時間をもと
にタイムアツプ判定を行なうことができる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図はPCの構成を示しまた図であり、図中、(1)
゛はpcのcpuユニット、(1−1) は制御プログ
ラム(1−4)を実行するマイクロプロセツサ、(1−
2)はユーザーシー・ケンスプログラム、 (1−3)
は前記ユーザーシーケンスプログラムで演算アクセスす
るデバイスメモリ、(1−5)は前記制御プログラムで
用いるワークメモリ、(1−6)は定周期割込み発生回
路、(1−7)は時間回路、(2)は入出カニニット、
(2−1)は外部入力割込み時のCPIIへの割込み信
号である。
第2図は前記シーケンスプログラムメモリ(1−2)の
構成であり、(3)は常時スキャンプログラム、(3−
1)はタイマT。命令、(4)は割込みシーケンスプロ
グラム、(4−1)はタイマT、命令である。
第3図は、前記ワークメ干り(1−5)の構成の一部で
あり、(1−5−1)は、タイマ命令処理で用いるため
の経過時間エリア、(1−5−2)は常時スキャンプロ
グラム用の時刻エリア、(1−5−3)は各割込の対応
の時刻エリアである。
第4図は、タイマ処理の手順を示すフローチャート、第
5図はEND時の処理の手順を示すフローチャート、第
6図は割込み発生時の処理を示すフローチャート、第7
図はタイマの動作例である。
次に、動作について説明する。PCは、常時スキャンプ
ログラム(3)を実行し、実行終了時には、END処理
を行なう。これを常時繰り返している。但し、外部入力
割込みや、外部入力割込みが生じた時は、直ちに常時ス
キャンプログラム又はEND処理を中断し、所定の割込
みシーケンスプログラムを実行する。尚、END処理時
のタイマのための処理、タイマ命令処理も従来と同一で
あるので詳細な説明は省略する。
以下、割込み処理について第6図のフローチャートに従
って説明する。今、割込みが発生した場合は、タイマ命
令処理のための経過時間エリア(1−5−1)を退避す
る(ステップ6−1)、次に、現在の時刻を時間回路(
1−7)から読み込む(ステップ6−2 ) 、次に該
当割込みに対応する割込み用時刻エリア(1−5−3)
  との時間差を算出し、タイマ小金処理のために経過
時間エリア(1−5−1)に、この時間差を経過時間と
してセットする(ステップ6−3 ) 、そして、次回
の処理のためにステップ6−2で読み込んだ時刻を該当
割込みに対応する割込み用時刻エリア(1−5−3)に
セットする(ステップ6−4)。次に、該当割込みに対
応する所定の割込みシーケンスプログラムを実行する(
ステップ6−5)。この割込みプログラム中にタイマ命
令があれば第4図のフローチャー1・に示すタイマ処理
を行なう。即ち、ステップ4−1.4−2を通し、入力
条件がON、接点状態がOFFであれば、経過時間エリ
ア(1−5−1)より記憶された割込みの発生時間間隔
を読み出し、該時間間隔に、規制込みが発生に至るまで
の時間の間隔を加算し、現在における割込み発生経過時
間(現在値)とする(ステップ4−3 ) 。
次に、この現在値とタイムアツプ設定値とを比較し、現
在値がタイムアツプ設定値以下であれば、所定時間間隔
を開けて発生する割込み処理時に、演算された現在値に
今回の割込み処理に至るまでの時間間隔を加算しくステ
ップ4−3 ) 、再度タイムアツプ設定値を比較する
(ステップ4−4)。
そして、現在値≧タイムアツプ設定値となった時点でタ
イマ接点xlをONとする(ステップ4−5)。
このタイマ動作を第7図のタイムチャートに従って説明
すると、先ず、割込み経過時間をOssとし、次に2h
sの時間間隔を開けて割込みが発生するので、割込み経
過時間はOms+ 20m5で20m5となり、この加
算値が現在値となる。そして次に30m5の時間間隔を
開けて割込みが発生するので割込み経過時間は20os
 (現在値) + 30m5= 50m5となり、現在
値を50a+sに更新する0以上の動作を繰り返し、現
在値が180m5となり、20m5経過した時間で割込
みが発生すると現在値は200m5となりタイムアツプ
設定値と同等になる。
なお、第7図においてのが常時スキャン動作中のT。に
対するタイマ命令処理を実行するところ、■が割込み処
理中のT、に対するタイマ命令処理をするところである
なお、上記実施例では、加算型のタイマ処理を示したが
、減算型のタイマなどでも良い。また、オンディレータ
イマ処理を示したが、オフディレー、ワンショットタイ
マなどでも良い。経過時間算出のために、時間回路を示
したが、時計(カレンダー)素子を使っても良いし、リ
アルタイム割込みをカウントする方法でも良い。
さらには、時限単位の異なる場合(例えば10m5タイ
マとtQO+asタイマ)は、時限ごとに別々の経過時
間エリア、時刻エリアを設ければ良い。
〔発明の効果〕
以上のように本発明によれば、各割込みの発生時間間隔
を算出し、これをメモリに記憶し、各割込みに対するシ
ーケンスプログラムの実行に際して、前記時間間隔に基
づいて、タイマ処理を行なうように構成したので、所定
の割込みシーケンスプログラム中でも、正常にタイマ処
理を行なうことができるPCを得ることができる。
【図面の簡単な説明】
第1図は、本発明の一実施例によるpcの構成図、第2
図はシーケンスプログラムメモリ例を示す図、第3図は
ワークメモリ例を示す図、第4図はタイマ処理手順を示
すフローチャート、第5図はEND IA処理手順示す
フローチャート、第6図は割込み時の処理を示すフロー
チャート、第7図はタイマ動作例を示すタイムチャート
、第8図は従来のPCの構成図、第9図はシーケンスプ
ログラムメモリ例を示す図、第10図は従来のワークメ
モリ例を示す図、第11図はタイマ処理手順を示すフロ
ーチャート、第12図はEND時の処理手順を示すフロ
ーチャート、第13図及び14図はタイマ動作例を示す
タイムチャートである。 図において、(1−1)はマイクロプロセッサ、(1−
2)はシーケンスプログラムメモリ、(1−3)はデバ
イスメモリ、(1−5)はワークメモリ、(1−6)は
定周期割込み発生回路、(1−7)は時間回路、(3)
は常時スキャンプログラム、(3−1)は割込み処理中
のタイマT、命令、(4)は割込みプログラムである。 尚、図中、同一符号は同一、又は相当部分を示す。 代理人  大  岩  増  雄 第5図     第6図 穴(ト′ 第 8〜図 第9図 @ 12図 第13図

Claims (1)

    【特許請求の範囲】
  1. 一定時間毎に走査され処理されるシーケンスプログラム
    の処理時に、所定の時間間隔で発生した各割込み処理時
    間間隔を演算する時間間隔演算手段と、演算された各時
    間間隔を記憶する記憶部と、上記割込み処理中にタイマ
    処理発生時に、上記記憶部に記憶された各時間間隔の累
    積値に基づいてタイムアップ判定を行なう計時手段とを
    有したことを特徴とするプログラマブルコントローラ。
JP1126411A 1989-05-19 1989-05-19 プログラマブルコントロ―ラおよびその計時処理方法 Expired - Lifetime JP2527809B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1126411A JP2527809B2 (ja) 1989-05-19 1989-05-19 プログラマブルコントロ―ラおよびその計時処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1126411A JP2527809B2 (ja) 1989-05-19 1989-05-19 プログラマブルコントロ―ラおよびその計時処理方法

Publications (2)

Publication Number Publication Date
JPH02306306A true JPH02306306A (ja) 1990-12-19
JP2527809B2 JP2527809B2 (ja) 1996-08-28

Family

ID=14934497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1126411A Expired - Lifetime JP2527809B2 (ja) 1989-05-19 1989-05-19 プログラマブルコントロ―ラおよびその計時処理方法

Country Status (1)

Country Link
JP (1) JP2527809B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629418A (ja) * 1985-07-05 1987-01-17 Fujitsu Ltd タイマ制御方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629418A (ja) * 1985-07-05 1987-01-17 Fujitsu Ltd タイマ制御方式

Also Published As

Publication number Publication date
JP2527809B2 (ja) 1996-08-28

Similar Documents

Publication Publication Date Title
JP3215438B2 (ja) デジタルコンピュータにおけるアプリケーションプログラムの性能を規制するための方法
JPH02306306A (ja) プログラマブルコントローラおよびその計時処理方法
JPH1011333A (ja) タスク別cpu使用率測定装置
JP2906254B2 (ja) プログラマブル・コントローラ
JP2001216177A (ja) シミュレーション装置およびシミュレーション方法ならびにシミュレーションプログラムを記憶した記憶媒体
JP4345200B2 (ja) プログラマブルコントローラのi/oユニット
JPS616704A (ja) プログラマブル・コントロ−ラ
JPH0751611Y2 (ja) プログラマブルコントローラ
JP2522401B2 (ja) プログラマブルコントロ―ラ
JP2631541B2 (ja) プログラマブルコントローラ
JPH06259115A (ja) プログラマブルコントローラ
JPH0683652A (ja) マイクロコンピュ−タシステム
JPS63269239A (ja) プロセツサの負荷測定方式
JPH0418640A (ja) 電子計算機
JPS62152045A (ja) プログラマブルコントロ−ラ
JP2004055084A (ja) メモリ制御回路
JPH04287226A (ja) クロックにより動作するデータ処理装置
JPH04205152A (ja) 制御装置の監視装置
JPH0380304A (ja) シーケンス処理におけるタイマ,カウンタの処理方法
JPH02103613A (ja) マイクロコンピュータ
JPH0436841A (ja) マイクロコンピュータ
JPH06168115A (ja) 演算プロセッサ無演算継続ステップ命令方式
JP2532072Y2 (ja) パターン発生器
JPH11327920A (ja) ソフトタイマ処理方法及び装置
JPH04245332A (ja) データ処理装置