JPH06259115A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH06259115A JPH06259115A JP4313193A JP4313193A JPH06259115A JP H06259115 A JPH06259115 A JP H06259115A JP 4313193 A JP4313193 A JP 4313193A JP 4313193 A JP4313193 A JP 4313193A JP H06259115 A JPH06259115 A JP H06259115A
- Authority
- JP
- Japan
- Prior art keywords
- program
- execution
- program block
- block
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 プログラム実行時間の短縮化を図り、制御的
レスポンスを向上する。 【構成】 アプリケーションプログラムを機能別のプロ
グラムブロックに分割する手段と、プログラムブロック
の実行順序を記述した実行順序テーブルと、実行順序テ
ーブルに従ってプログラムブロックを実行するスケジュ
ーラ１７を備える。また、アプリケーションプログラム
を機能別のプログラムブロックに分割する手段と、プロ
グラムブロックの実行サイクル時間を記述したプログラ
ムブロック実行サイクル時間表と、各プログラムブロッ
ク毎にそれぞれの実行サイクル時間に設定されたタイマ
と実行部から構成されたプログラムブロック実行時間調
整器を備えてもよい。
レスポンスを向上する。 【構成】 アプリケーションプログラムを機能別のプロ
グラムブロックに分割する手段と、プログラムブロック
の実行順序を記述した実行順序テーブルと、実行順序テ
ーブルに従ってプログラムブロックを実行するスケジュ
ーラ１７を備える。また、アプリケーションプログラム
を機能別のプログラムブロックに分割する手段と、プロ
グラムブロックの実行サイクル時間を記述したプログラ
ムブロック実行サイクル時間表と、各プログラムブロッ
ク毎にそれぞれの実行サイクル時間に設定されたタイマ
と実行部から構成されたプログラムブロック実行時間調
整器を備えてもよい。
Description
【０００１】
【産業上の利用分野】本発明は、プログラマブルコント
ローラに関し、特にそのプログラム実行方式に関するも
のである。
ローラに関し、特にそのプログラム実行方式に関するも
のである。
【０００２】
【従来の技術】一般にプログラマブルコントローラは、
図１２に示すように構成されている。
図１２に示すように構成されている。
【０００３】図１２において、プログラマブルコントロ
ーラ１は、演算部２と、外部の信号を入力する入力部３
と、演算の結果を出力する出力部４と、入出力信号及び
演算結果を格納しておくデータメモリ５と、アプリケー
ションプログラムが格納されているプログラムメモリ６
から構成されている。
ーラ１は、演算部２と、外部の信号を入力する入力部３
と、演算の結果を出力する出力部４と、入出力信号及び
演算結果を格納しておくデータメモリ５と、アプリケー
ションプログラムが格納されているプログラムメモリ６
から構成されている。
【０００４】従来、この種のプログラマブルコントロー
ラ１においては、プログラムメモリ６に図１３に示すよ
うにラダー言語等で記述されたアプリケーションプログ
ラムが格納されており、演算部２がプログラムメモリ６
の先頭番地から順次実行し、プログラムの最後まで実行
すると、再びプログラムメモリ６の先頭番地へ戻って実
行を続けている。
ラ１においては、プログラムメモリ６に図１３に示すよ
うにラダー言語等で記述されたアプリケーションプログ
ラムが格納されており、演算部２がプログラムメモリ６
の先頭番地から順次実行し、プログラムの最後まで実行
すると、再びプログラムメモリ６の先頭番地へ戻って実
行を続けている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような構成のプログラマブルコントローラでは、プログ
ラムの実行サイクル時間は全プログラムを実行するのに
要する時間で定義され、プログラムが長くなると制御的
レスポンスが悪くなるという問題点がある。
ような構成のプログラマブルコントローラでは、プログ
ラムの実行サイクル時間は全プログラムを実行するのに
要する時間で定義され、プログラムが長くなると制御的
レスポンスが悪くなるという問題点がある。
【０００６】本発明は上記従来の問題点に鑑み、プログ
ラム実行時間の短縮化を図り、制御的レスポンスを向上
できるプログラマブルコントローラを提供することを目
的とする。
ラム実行時間の短縮化を図り、制御的レスポンスを向上
できるプログラマブルコントローラを提供することを目
的とする。
【０００７】
【課題を解決するための手段】本願の第１発明は、アプ
リケーションプログラムを機能別のプログラムブロック
に分割する手段と、プログラムブロックの実行順序を記
述した実行順序テーブルと、実行順序テーブルに従って
プログラムブロックを実行するスケジューラを備えたこ
とを特徴とする。
リケーションプログラムを機能別のプログラムブロック
に分割する手段と、プログラムブロックの実行順序を記
述した実行順序テーブルと、実行順序テーブルに従って
プログラムブロックを実行するスケジューラを備えたこ
とを特徴とする。
【０００８】また本願の第２発明は、アプリケーション
プログラムを機能別のプログラムブロックに分割する手
段と、プログラムブロックの実行サイクル時間を記述し
たプログラムブロック実行サイクル時間表と、各プログ
ラムブロック毎にそれぞれの実行サイクル時間に設定さ
れたタイマと実行部から構成されたプログラムブロック
実行時間調整器を備えたことを特徴とする。
プログラムを機能別のプログラムブロックに分割する手
段と、プログラムブロックの実行サイクル時間を記述し
たプログラムブロック実行サイクル時間表と、各プログ
ラムブロック毎にそれぞれの実行サイクル時間に設定さ
れたタイマと実行部から構成されたプログラムブロック
実行時間調整器を備えたことを特徴とする。
【０００９】
【作用】本願の第１発明によれば、アプリケーションプ
ログラムを機能別にプログラムブロックに分割し、各プ
ログラムブロックを設定された実行順序に従って実行す
るため、特定プログラムブロックの実行サイクル時間を
短縮することができ、制御的レスポンスを向上すること
ができる。
ログラムを機能別にプログラムブロックに分割し、各プ
ログラムブロックを設定された実行順序に従って実行す
るため、特定プログラムブロックの実行サイクル時間を
短縮することができ、制御的レスポンスを向上すること
ができる。
【００１０】また第２発明によれば、各プログラムブロ
ックを設定された実行時間サイクル時間に従ってプログ
ラムブロック実行時間調整器にて実行するため、特定プ
ログラムブロックの実行サイクル時間を短縮することが
でき、制御的レスポンスを向上することができる。
ックを設定された実行時間サイクル時間に従ってプログ
ラムブロック実行時間調整器にて実行するため、特定プ
ログラムブロックの実行サイクル時間を短縮することが
でき、制御的レスポンスを向上することができる。
【００１１】
（実施例１）以下、本発明の一実施例のプログラマブル
コントローラについて図１〜図６を参照しながら説明す
る。
コントローラについて図１〜図６を参照しながら説明す
る。
【００１２】なお、全体構成は従来例で説明した図１２
と同一構成であり、対応する構成要素に同一参照番号を
付してその説明を援用する。この実施例では、プログラ
ムブロック実行スケジューラ１７が付加されるととも
に、プログラムメモリ１６が、図２に示すように、図１
３に示したプログラムメモリ６の構成とは異なった構成
とされている。即ち、プログラムメモリ１６は、アプリ
ケーションプログラム１１と、プログラムブロック実行
順序テーブル１２と、実行用メモリ１３から構成されて
いる。
と同一構成であり、対応する構成要素に同一参照番号を
付してその説明を援用する。この実施例では、プログラ
ムブロック実行スケジューラ１７が付加されるととも
に、プログラムメモリ１６が、図２に示すように、図１
３に示したプログラムメモリ６の構成とは異なった構成
とされている。即ち、プログラムメモリ１６は、アプリ
ケーションプログラム１１と、プログラムブロック実行
順序テーブル１２と、実行用メモリ１３から構成されて
いる。
【００１３】アプリケーションプログラム１１は、図３
に模式的に示すように、機能別にブロック化されてい
る。即ち、プログラム設計者がアプリケーションプログ
ラムを機能別にプログラムブロック単位で作成し、それ
ぞれにＮＯ．を設定して格納している。
に模式的に示すように、機能別にブロック化されてい
る。即ち、プログラム設計者がアプリケーションプログ
ラムを機能別にプログラムブロック単位で作成し、それ
ぞれにＮＯ．を設定して格納している。
【００１４】プログラムブロック実行順序テーブル１２
は、図４に模式的に示すように、プログラムの１実行サ
イクル中に含まれるプログラムブロック列を縦軸方向に
設定し、１サイクル単位の実行順序を横軸方向に設定し
て格納されている。
は、図４に模式的に示すように、プログラムの１実行サ
イクル中に含まれるプログラムブロック列を縦軸方向に
設定し、１サイクル単位の実行順序を横軸方向に設定し
て格納されている。
【００１５】実行用メモリ１３には、プログラムブロッ
ク実行順序テーブル１２に設定されたプログラムブロッ
クの順序で、プログラムブロックの先頭番地、引数など
のヘッダを格納しており、この実行用メモリ１３を使っ
てプログラムブロックを実行して行くものである。
ク実行順序テーブル１２に設定されたプログラムブロッ
クの順序で、プログラムブロックの先頭番地、引数など
のヘッダを格納しており、この実行用メモリ１３を使っ
てプログラムブロックを実行して行くものである。
【００１６】従来のプログラマブルコントローラでは、
アプリケーションプログラム全体を順次実行するので、
図５（ａ）に示すように、実行サイクルは全アプリケー
ションプログラムの長さに依存することになるのに対し
て、本実施例では図５（ｂ）に示すように実行されるの
で、実行サイクル時間を短縮することができる。図５の
例では、プログラムブロック１と４は１サイクル毎に、
プログラムブロック２と５は２サイクル毎に交互に、プ
ログラムブロック３は３サイクル毎に実行されることに
なる。
アプリケーションプログラム全体を順次実行するので、
図５（ａ）に示すように、実行サイクルは全アプリケー
ションプログラムの長さに依存することになるのに対し
て、本実施例では図５（ｂ）に示すように実行されるの
で、実行サイクル時間を短縮することができる。図５の
例では、プログラムブロック１と４は１サイクル毎に、
プログラムブロック２と５は２サイクル毎に交互に、プ
ログラムブロック３は３サイクル毎に実行されることに
なる。
【００１７】次に、図６の実行フローチャートを参照し
ながら、プログラムブロック実行スケジューラ１７の動
作を説明する。
ながら、プログラムブロック実行スケジューラ１７の動
作を説明する。
【００１８】プログラムブロック実行スケジューラ１７
には、プログラムカウンタが設定されており、これを参
照しながら実行して行く。なお、初期状態としてプログ
ラムカウンタは実行用メモリ１３の先頭を指している。
プログラムブロック実行スケジューラ１７はプログラム
カウンタが示す実行用メモリ１３内のプログラムブロッ
クの先頭番地へジャンプし（ステップ＃１）、そのプロ
グラムブロックを実行する（ステップ＃２）。プログラ
ムブロックの実行が終了した時、プログラムカウンタが
プログラムブロック実行順序設定テーブル１２における
最後のプログラムブロックを指しているかどうかの判定
を行い（ステップ＃３）、最後のプログラムブロックを
指していなければ、プログラムカウンタを増加させてフ
ローチャートの最初に戻り（ステップ＃４）、最後のプ
ログラムブロックを指していればプログラムカウンタを
実行用メモリ１３の先頭番地へ移してフローチャートの
最初に戻り（ステップ＃５）、以上の動作を繰り返す。
には、プログラムカウンタが設定されており、これを参
照しながら実行して行く。なお、初期状態としてプログ
ラムカウンタは実行用メモリ１３の先頭を指している。
プログラムブロック実行スケジューラ１７はプログラム
カウンタが示す実行用メモリ１３内のプログラムブロッ
クの先頭番地へジャンプし（ステップ＃１）、そのプロ
グラムブロックを実行する（ステップ＃２）。プログラ
ムブロックの実行が終了した時、プログラムカウンタが
プログラムブロック実行順序設定テーブル１２における
最後のプログラムブロックを指しているかどうかの判定
を行い（ステップ＃３）、最後のプログラムブロックを
指していなければ、プログラムカウンタを増加させてフ
ローチャートの最初に戻り（ステップ＃４）、最後のプ
ログラムブロックを指していればプログラムカウンタを
実行用メモリ１３の先頭番地へ移してフローチャートの
最初に戻り（ステップ＃５）、以上の動作を繰り返す。
【００１９】以上のように本実施例によれば、アプリケ
ーションプログラムを機能別のプログラムブロックに分
割し、プログラムブロック実行順序設定テーブルに設定
することにより、プログラムブロックの実行順序を任意
に変更することが可能になり、特定プログラムブロック
の実行サイクル時間を短縮することができる。
ーションプログラムを機能別のプログラムブロックに分
割し、プログラムブロック実行順序設定テーブルに設定
することにより、プログラムブロックの実行順序を任意
に変更することが可能になり、特定プログラムブロック
の実行サイクル時間を短縮することができる。
【００２０】（実施例２）以下、本発明の第２の実施例
について、図７〜図１１を参照しながら説明する。この
実施例では、設定時間でタイムアップするタイマがプロ
グラムブロック毎に設定されており、そのタイムアップ
により各ブロックを実行していく。また、各ブロックの
実行時間を表示して、プログラム設計者がブロック実行
状態を監視するものである。
について、図７〜図１１を参照しながら説明する。この
実施例では、設定時間でタイムアップするタイマがプロ
グラムブロック毎に設定されており、そのタイムアップ
により各ブロックを実行していく。また、各ブロックの
実行時間を表示して、プログラム設計者がブロック実行
状態を監視するものである。
【００２１】この実施例のハードウェアのブロック図を
図７に示す。本実施例では、図１２で説明した従来のプ
ログラマブルコントローラに、プログラムブロックの実
行サイクル時間を制御するプログラムブロック実行調節
器２７が付加され、その中にプログラムブロック毎のタ
イマが設定されている。
図７に示す。本実施例では、図１２で説明した従来のプ
ログラマブルコントローラに、プログラムブロックの実
行サイクル時間を制御するプログラムブロック実行調節
器２７が付加され、その中にプログラムブロック毎のタ
イマが設定されている。
【００２２】また、この実施例におけるプログラムメモ
リ２６の構成を図８に示す。図８において、プログラム
メモリ２６は、アプリケーションプログラム２１と、プ
ログラムブロック実行サイクル時間表２２と、実行用メ
モリ２３と、実行待ちプログラムブロック保存メモリ２
４とから構成されている。
リ２６の構成を図８に示す。図８において、プログラム
メモリ２６は、アプリケーションプログラム２１と、プ
ログラムブロック実行サイクル時間表２２と、実行用メ
モリ２３と、実行待ちプログラムブロック保存メモリ２
４とから構成されている。
【００２３】アプリケーションプログラム２１はプログ
ラム設計者がプログラムブロックとして作成したプログ
ラムが格納されている。プログラムブロック実行サイク
ル時間表２２には、プログラムブロック毎の設定時間
と、実行時間（実行した時のサイクル時間）が格納され
ている。このプログラムブロック実行サイクル時間表の
一例を次表に示す。
ラム設計者がプログラムブロックとして作成したプログ
ラムが格納されている。プログラムブロック実行サイク
ル時間表２２には、プログラムブロック毎の設定時間
と、実行時間（実行した時のサイクル時間）が格納され
ている。このプログラムブロック実行サイクル時間表の
一例を次表に示す。
【００２４】
【表１】
【００２５】実行用メモリ２３にはプログラムブロック
の先頭アドレスが保存されている。
の先頭アドレスが保存されている。
【００２６】また、実行待ちプログラムブロック保存メ
モリ２４にはタイムアップしたブロックＮＯ．が保存さ
れている。
モリ２４にはタイムアップしたブロックＮＯ．が保存さ
れている。
【００２７】次に、プログラムブロック実行調整器２７
について説明する。プログラムブロック実行調整器２７
は、タイマ監視部とプログラムブロック実行部とから構
成されている。
について説明する。プログラムブロック実行調整器２７
は、タイマ監視部とプログラムブロック実行部とから構
成されている。
【００２８】タイマ監視部の動作を図９を参照して説明
すると、各プログラムブロック毎に設定されているプロ
グラムブロックタイマを監視し（ステップ＃１１）、あ
るプログラムブロックタイマがタイムアップすれば（ス
テップ＃１２）、そのプログラムブロックタイマＮＯ．
を実行待ちブログラムブロック保存メモリ２４に保存す
る（ステップ＃１３）。
すると、各プログラムブロック毎に設定されているプロ
グラムブロックタイマを監視し（ステップ＃１１）、あ
るプログラムブロックタイマがタイムアップすれば（ス
テップ＃１２）、そのプログラムブロックタイマＮＯ．
を実行待ちブログラムブロック保存メモリ２４に保存す
る（ステップ＃１３）。
【００２９】プログラムブロック実行部の動作を図１０
を参照して説明する。このプログラムブロック実行部は
タイマ監視部の実行処理とは独立して動作する。プログ
ラムブロック実行部は、最初にプログラムブロック実行
サイクル時間表２２において最優先に設定されているプ
ログラムブロックを実行する（ステップ＃２１）。プロ
グラムブロックの実行が終了すると（ステップ＃２
２）、実行したプログラムブロックのタイマをリセット
する（ステップ＃２３）。次に実行したプログラムブロ
ックが最優先のプログラムブロックであったかどうかの
判定を行い（ステップ＃２４）、最優先のプログラムブ
ロックでない場合はステップ＃２１に戻って最優先のプ
ログラムブロックを実行し、最優先のプログラムブロッ
クを実行した場合には、次に実行待ちプログラムブロッ
ク保存メモリが空かどうか判定する（ステップ＃２
５）。空の場合はステップ＃２１に戻り、空でない場合
は実行待ちプログラムブロック保存メモリ２４からブロ
ックＮＯ．を取り出し、そのプログラムブロックを実行
し（ステップ＃２６）、ステップ＃２２に移行する。
を参照して説明する。このプログラムブロック実行部は
タイマ監視部の実行処理とは独立して動作する。プログ
ラムブロック実行部は、最初にプログラムブロック実行
サイクル時間表２２において最優先に設定されているプ
ログラムブロックを実行する（ステップ＃２１）。プロ
グラムブロックの実行が終了すると（ステップ＃２
２）、実行したプログラムブロックのタイマをリセット
する（ステップ＃２３）。次に実行したプログラムブロ
ックが最優先のプログラムブロックであったかどうかの
判定を行い（ステップ＃２４）、最優先のプログラムブ
ロックでない場合はステップ＃２１に戻って最優先のプ
ログラムブロックを実行し、最優先のプログラムブロッ
クを実行した場合には、次に実行待ちプログラムブロッ
ク保存メモリが空かどうか判定する（ステップ＃２
５）。空の場合はステップ＃２１に戻り、空でない場合
は実行待ちプログラムブロック保存メモリ２４からブロ
ックＮＯ．を取り出し、そのプログラムブロックを実行
し（ステップ＃２６）、ステップ＃２２に移行する。
【００３０】このようにしてプログラムブロック実行調
整器２７は、タイマ監視部とプログラムブロック実行部
が実行処理することによって、各プログラムブロックを
実行して行く。
整器２７は、タイマ監視部とプログラムブロック実行部
が実行処理することによって、各プログラムブロックを
実行して行く。
【００３１】図１１にプログラムブロック実行調整器２
７によって実行される各プログラムブロックのタイムチ
ャートを示す。タイムアップしたタイマＮＯ．に従って
プログラムブロックが実行される。プログラムブロック
実行サイクル時間表２２に最優先として設定されたプロ
グラムブロック（ブロックＮＯ．１）は他のプログラム
ブロックと交互に実行され、またタイマのタイムアップ
が発生しないときにもこの最優先に設定されたプログラ
ムブロックが実行される。また、２個以上のタイマが同
時にタイムアップしたときも、実行待ちプログラムブロ
ック保存メモリ２４に順次保存し、実行中のプログラム
ブロックが終了した後、実行待ちプログラムブロック保
存メモリ２４から順次プログラムブロックＮＯ．を取り
出してプログラムブロックを実行する。
７によって実行される各プログラムブロックのタイムチ
ャートを示す。タイムアップしたタイマＮＯ．に従って
プログラムブロックが実行される。プログラムブロック
実行サイクル時間表２２に最優先として設定されたプロ
グラムブロック（ブロックＮＯ．１）は他のプログラム
ブロックと交互に実行され、またタイマのタイムアップ
が発生しないときにもこの最優先に設定されたプログラ
ムブロックが実行される。また、２個以上のタイマが同
時にタイムアップしたときも、実行待ちプログラムブロ
ック保存メモリ２４に順次保存し、実行中のプログラム
ブロックが終了した後、実行待ちプログラムブロック保
存メモリ２４から順次プログラムブロックＮＯ．を取り
出してプログラムブロックを実行する。
【００３２】以上のように本実施例によれば、アプリケ
ーションプログラムを機能別のプログラムブロックに分
割し、プログラムブロック調整器８を備えることによ
り、プログラムブロック毎に実行サイクル時間を設定す
ることが可能になり、特定プログラムブロックの実行サ
イクル時間を短縮することができる。また、プログラム
ブロック実行調整器にタイマを設けていることにより、
各プログラムブロックの実行サイクル時間を一定に保つ
ことができる。結果として制御的レスポンスが向上す
る。
ーションプログラムを機能別のプログラムブロックに分
割し、プログラムブロック調整器８を備えることによ
り、プログラムブロック毎に実行サイクル時間を設定す
ることが可能になり、特定プログラムブロックの実行サ
イクル時間を短縮することができる。また、プログラム
ブロック実行調整器にタイマを設けていることにより、
各プログラムブロックの実行サイクル時間を一定に保つ
ことができる。結果として制御的レスポンスが向上す
る。
【００３３】
【発明の効果】本発明によれば、以上のようにプログラ
ムブロック実行スケジューラ、あるいはプログラムブロ
ック実行調整器を備えることにより、特定プログラムブ
ロックの実行サイクル時間を短縮することが可能とな
り、プログラマブルコントローラの制御性能が向上し、
生産設備の生産効率が向上するという効果を発揮する。
ムブロック実行スケジューラ、あるいはプログラムブロ
ック実行調整器を備えることにより、特定プログラムブ
ロックの実行サイクル時間を短縮することが可能とな
り、プログラマブルコントローラの制御性能が向上し、
生産設備の生産効率が向上するという効果を発揮する。
【図１】本発明の第１の実施例のプログラマブルコント
ローラのブロック図である。
ローラのブロック図である。
【図２】同実施例におけるプログラムメモリの構成図で
ある。
ある。
【図３】同実施例におけるアプリケーションプログラム
の模式図である。
の模式図である。
【図４】同実施例におけるプログラムブロック実行順序
テーブルの模式図である。
テーブルの模式図である。
【図５】従来例と本実施例のプログラムブロック実行タ
イムチャートである。
イムチャートである。
【図６】同実施例におけるプログラムブロック実行スケ
ジューラの動作フローチャートである。
ジューラの動作フローチャートである。
【図７】本発明の第２の実施例のプログラマブルコント
ローラのブロック図である。
ローラのブロック図である。
【図８】同実施例におけるプログラムメモリの構成図で
ある。
ある。
【図９】同実施例におけるタイマ監視部の動作フローチ
ャートである。
ャートである。
【図１０】同実施例におけるプログラムブロック実行部
のフローチャートである。
のフローチャートである。
【図１１】同実施例におけるプログラムブロックの実行
タイムチャートである。
タイムチャートである。
【図１２】従来例のプログラマブルコントローラのブロ
ック図である。
ック図である。
【図１３】従来例におけるプログラムメモリの構成図で
ある。
ある。
１ プログラマブルコントローラ １１ アプリケーションプログラム １２ プログラムブロック実行順序テーブル １３ 実行用メモリ １６ プログラムメモリ １７ プログラムブロック実行スケジューラ ２１ アプリケーションプログラム ２２ プログラムブロック実行サイクル時間表 ２３ 実行用メモリ ２４ 実行待ちプログラムブロック保存メモリ ２６ プログラムメモリ ２７ プログラムブロック実行調整器
Claims (2)
- 【請求項１】 アプリケーションプログラムを機能別の
プログラムブロックに分割する手段と、プログラムブロ
ックの実行順序を記述した実行順序テーブルと、実行順
序テーブルに従ってプログラムブロックを実行するスケ
ジューラを備えたことを特徴とするプログラマブルコン
トローラ。 - 【請求項２】 アプリケーションプログラムを機能別の
プログラムブロックに分割する手段と、プログラムブロ
ックの実行サイクル時間を記述したプログラムブロック
実行サイクル時間表と、各プログラムブロック毎にそれ
ぞれの実行サイクル時間に設定されたタイマと実行部か
ら構成されたプログラムブロック実行時間調整器を備え
たことを特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4313193A JPH06259115A (ja) | 1993-03-04 | 1993-03-04 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4313193A JPH06259115A (ja) | 1993-03-04 | 1993-03-04 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06259115A true JPH06259115A (ja) | 1994-09-16 |
Family
ID=12655299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4313193A Pending JPH06259115A (ja) | 1993-03-04 | 1993-03-04 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06259115A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7155719B2 (en) * | 2001-08-31 | 2006-12-26 | Autodesk Canada Co. | Continuation manager |
| US7877749B2 (en) | 2001-08-31 | 2011-01-25 | Autodesk, Inc. | Utilizing and maintaining data definitions during process thread traversals |
| WO2015136960A1 (ja) * | 2014-03-13 | 2015-09-17 | オムロン株式会社 | コントローラ |
| US10382518B2 (en) | 2016-03-22 | 2019-08-13 | Google Llc | Low latency applications using multiple servers |
-
1993
- 1993-03-04 JP JP4313193A patent/JPH06259115A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7155719B2 (en) * | 2001-08-31 | 2006-12-26 | Autodesk Canada Co. | Continuation manager |
| US7877749B2 (en) | 2001-08-31 | 2011-01-25 | Autodesk, Inc. | Utilizing and maintaining data definitions during process thread traversals |
| WO2015136960A1 (ja) * | 2014-03-13 | 2015-09-17 | オムロン株式会社 | コントローラ |
| JP2015176191A (ja) * | 2014-03-13 | 2015-10-05 | オムロン株式会社 | コントローラ |
| US10139799B2 (en) | 2014-03-13 | 2018-11-27 | Omron Corporation | Controller to modify an execution condition during program execution |
| US10382518B2 (en) | 2016-03-22 | 2019-08-13 | Google Llc | Low latency applications using multiple servers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5528568B2 (ja) | 並列プログラム制御 | |
| JPH06259115A (ja) | プログラマブルコントローラ | |
| JPH1115960A (ja) | データ処理装置 | |
| US7296270B2 (en) | Method and control unit for controlling technical procedures in a motor vehicle | |
| US7086054B2 (en) | Method and device for reconstructing the process sequence of a control program | |
| JP2002006944A (ja) | 制御機能付き表示器 | |
| JP2003345406A (ja) | 制御装置 | |
| JPS62266625A (ja) | プログラマブル制御装置 | |
| JPS616704A (ja) | プログラマブル・コントロ−ラ | |
| JPH0568726B2 (ja) | ||
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| JPS6217803A (ja) | プログラマブルコントロ−ラの制御方式 | |
| JP3548782B2 (ja) | 制御装置及び方法 | |
| JPH0962317A (ja) | プログラマブル制御装置および方法 | |
| JPS63317834A (ja) | ラダ−プログラム処理方式 | |
| JPH05224711A (ja) | プログラマブルコントローラの制御方法 | |
| JPH1165624A (ja) | プログラマブルコントローラ | |
| JPH07175406A (ja) | プログラマブルコントローラのスキャン起動制御方式 | |
| JPS62248005A (ja) | シ−ケンスプログラム実行方式 | |
| JPS63205755A (ja) | 実時間多重処理方式 | |
| JPH0319003A (ja) | 位置決め機能付プログラマブルコントローラおよびその制御方法 | |
| JPH11282513A (ja) | サーボシステムコントローラ | |
| JP2005267335A (ja) | プログラム実行処理装置 | |
| JPH0337719A (ja) | マスタフアイルの主記憶装置展開方式 | |
| JPH0328905A (ja) | プログラマブルコントローラの入出力転送方法 |