JPH1165624A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH1165624A JPH1165624A JP22923197A JP22923197A JPH1165624A JP H1165624 A JPH1165624 A JP H1165624A JP 22923197 A JP22923197 A JP 22923197A JP 22923197 A JP22923197 A JP 22923197A JP H1165624 A JPH1165624 A JP H1165624A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- partial
- input
- ladder program
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 他の制御部分のラダープログラムが増大した
り、入力モジュール数や出力モジュール数が増大して
も、高速処理が要求される処理にはスキャンタイムが遅
くならないプログラマブルコントローラを提供するこ
と。 【解決手段】 入力モジュールの状態を読み出す入力リ
フレッシュ工程と、ラダープログラムの演算処理を行う
ラダープログラム処理工程と、出力モジュールの状態を
書き込む出力リフレッシュ工程を繰り返す通常処理部を
有するプログラマブルコントローラにおいて、定周期タ
イマによって起動される部分入力リフレッシュ工程と、
部分ラダープログラム処理工程と、部分出力リフレッシ
ュ工程を繰り返す定周期処理部を設けたことを特徴とし
ている。
り、入力モジュール数や出力モジュール数が増大して
も、高速処理が要求される処理にはスキャンタイムが遅
くならないプログラマブルコントローラを提供するこ
と。 【解決手段】 入力モジュールの状態を読み出す入力リ
フレッシュ工程と、ラダープログラムの演算処理を行う
ラダープログラム処理工程と、出力モジュールの状態を
書き込む出力リフレッシュ工程を繰り返す通常処理部を
有するプログラマブルコントローラにおいて、定周期タ
イマによって起動される部分入力リフレッシュ工程と、
部分ラダープログラム処理工程と、部分出力リフレッシ
ュ工程を繰り返す定周期処理部を設けたことを特徴とし
ている。
Description
【０００１】
【発明の属する技術分野】本発明は、工作機械等の制御
に用いられるプログラマブルコントローラに掛り、特に
並列化によるラダー演算処理を高速化する改良に関す
る。
に用いられるプログラマブルコントローラに掛り、特に
並列化によるラダー演算処理を高速化する改良に関す
る。
【０００２】
【従来の技術】図３は、従来のプログラマブルコントロ
ーラの一例を示す構成ブロック図である。ＣＰＵモジュ
ール１は、ラダープログラムによる演算処理を実行す
る。入力モジュール２は、ここでは高速パルス入力信号
５を読み込む。出力モジュール３は、制御出力信号６を
被制御対象に出力する。バックボードバス４は、ＣＰＵ
モジュール１、入力モジュール２、並びに出力モジュー
ル３を相互に接続する通信線である。
ーラの一例を示す構成ブロック図である。ＣＰＵモジュ
ール１は、ラダープログラムによる演算処理を実行す
る。入力モジュール２は、ここでは高速パルス入力信号
５を読み込む。出力モジュール３は、制御出力信号６を
被制御対象に出力する。バックボードバス４は、ＣＰＵ
モジュール１、入力モジュール２、並びに出力モジュー
ル３を相互に接続する通信線である。
【０００３】図４は、従来のプログラマブルコントロー
ラの基本的動作を説明する流れ図である。入力リフレッ
シュでは、ＣＰＵモジュール１がバックボードバス４を
経由して入力モジュール２の状態を読み出し（Ｓ１）、
高速パルス入力信号５を読み込むことができる。ラダー
プログラム処理では、ＣＰＵモジュール１によりラダー
プログラムの演算処理を行う（Ｓ２）。出力リフレッシ
ュでは、ＣＰＵモジュール１がバックボードバス４を経
由して、ラダー演算結果の出力データを出力モジュール
３に書き込む（Ｓ３）。プログラマブルコントローラで
は、これらの動作を常に繰り返して行っている。ここ
で、１周期の処理時間をスキャンタイムといい、プログ
ラマブルコントローラのＣＰＵモジュールのパフォーマ
ンスを示すことになる。
ラの基本的動作を説明する流れ図である。入力リフレッ
シュでは、ＣＰＵモジュール１がバックボードバス４を
経由して入力モジュール２の状態を読み出し（Ｓ１）、
高速パルス入力信号５を読み込むことができる。ラダー
プログラム処理では、ＣＰＵモジュール１によりラダー
プログラムの演算処理を行う（Ｓ２）。出力リフレッシ
ュでは、ＣＰＵモジュール１がバックボードバス４を経
由して、ラダー演算結果の出力データを出力モジュール
３に書き込む（Ｓ３）。プログラマブルコントローラで
は、これらの動作を常に繰り返して行っている。ここ
で、１周期の処理時間をスキャンタイムといい、プログ
ラマブルコントローラのＣＰＵモジュールのパフォーマ
ンスを示すことになる。
【０００４】このような装置において、高速パルス入力
信号をＣＰＵモジュールで読み込む場合を考える。高速
パルス入力信号は、あるパルスレートで入力されるの
で、ＣＰＵモジュールが高速パルス入力信号をカウント
するためには、パルス幅以下の周期で入力モジュールか
らの読出しを行う必要がある。従って、ＣＰＵモジュー
ルのスキャンタイムは、パルス幅以下の周期が要求され
る。
信号をＣＰＵモジュールで読み込む場合を考える。高速
パルス入力信号は、あるパルスレートで入力されるの
で、ＣＰＵモジュールが高速パルス入力信号をカウント
するためには、パルス幅以下の周期で入力モジュールか
らの読出しを行う必要がある。従って、ＣＰＵモジュー
ルのスキャンタイムは、パルス幅以下の周期が要求され
る。
【０００５】
【発明が解決しようとする課題】しかし、他の制御部分
のラダープログラムが増大すると、スキャンタイムが遅
くなって高速パルス入力信号をＣＰＵモジュールで読み
込むことが困難になるという課題があった。同様にし
て、入力モジュール数や出力モジュール数が増大して
も、各部分の処理に時間が掛り、スキャンタイムが遅く
なるという課題を生じる。本発明は上述の課題を解決し
たもので、他の制御部分のラダープログラムが増大した
り、入力モジュール数や出力モジュール数が増大して
も、高速処理が要求される処理にはスキャンタイムが遅
くならないプログラマブルコントローラを提供すること
を目的とする。
のラダープログラムが増大すると、スキャンタイムが遅
くなって高速パルス入力信号をＣＰＵモジュールで読み
込むことが困難になるという課題があった。同様にし
て、入力モジュール数や出力モジュール数が増大して
も、各部分の処理に時間が掛り、スキャンタイムが遅く
なるという課題を生じる。本発明は上述の課題を解決し
たもので、他の制御部分のラダープログラムが増大した
り、入力モジュール数や出力モジュール数が増大して
も、高速処理が要求される処理にはスキャンタイムが遅
くならないプログラマブルコントローラを提供すること
を目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、発明の請求項１記載のプログラマブルコントロー
ラは、入力モジュールの状態を読み出す入力リフレッシ
ュ工程と、ラダープログラムの演算処理を行うラダープ
ログラム処理工程と、出力モジュールの状態を書き込む
出力リフレッシュ工程を繰り返す通常処理部を有するプ
ログラマブルコントローラにおいて、定周期タイマによ
って起動される部分入力リフレッシュ工程と、部分ラダ
ープログラム処理工程と、部分出力リフレッシュ工程を
繰り返す定周期処理部を設けたことを特徴としている。
めに、発明の請求項１記載のプログラマブルコントロー
ラは、入力モジュールの状態を読み出す入力リフレッシ
ュ工程と、ラダープログラムの演算処理を行うラダープ
ログラム処理工程と、出力モジュールの状態を書き込む
出力リフレッシュ工程を繰り返す通常処理部を有するプ
ログラマブルコントローラにおいて、定周期タイマによ
って起動される部分入力リフレッシュ工程と、部分ラダ
ープログラム処理工程と、部分出力リフレッシュ工程を
繰り返す定周期処理部を設けたことを特徴としている。
【０００７】本発明の請求項１によれば、定周期タイマ
によって起動される定周期処理部を設けたので、通常処
理部のラダープログラムが増大したり、入力モジュール
数や出力モジュール数が増大しても、高速処理が要求さ
れる処理を定周期処理部で処理することで、スキャンタ
イムが遅くならない。
によって起動される定周期処理部を設けたので、通常処
理部のラダープログラムが増大したり、入力モジュール
数や出力モジュール数が増大しても、高速処理が要求さ
れる処理を定周期処理部で処理することで、スキャンタ
イムが遅くならない。
【０００８】
【発明の実施の形態】以下図面を用いて、本発明を説明
する。図１は本発明の一実施例を示す構成ブロック図で
ある。尚、図１において前記図３と同一作用をするもの
には同一符号を付して説明を省略する。図において、Ｃ
ＰＵモジュールは通常処理と定周期処理とが処理できる
もので、汎用プロセッサ１１、ラダー演算用プロセッサ
１２、メモリ１３、バスＩ／Ｆ回路１４、定周期処理コ
ントローラ１５と定周期タイマ１６を有している。
する。図１は本発明の一実施例を示す構成ブロック図で
ある。尚、図１において前記図３と同一作用をするもの
には同一符号を付して説明を省略する。図において、Ｃ
ＰＵモジュールは通常処理と定周期処理とが処理できる
もので、汎用プロセッサ１１、ラダー演算用プロセッサ
１２、メモリ１３、バスＩ／Ｆ回路１４、定周期処理コ
ントローラ１５と定周期タイマ１６を有している。
【０００９】汎用プロセッサ１１は、入力リフレッシュ
や出力リフレッシュ等の処理を行う。ラダー演算用プロ
セッサ１２は、ラダープログラム演算処理と部分ラダー
プログラム演算処理とを行う。メモリ１３は、ラダープ
ログラム、部分ラダープログラム、入力データ、出力デ
ータを格納している。バスＩ／Ｆ回路１４は、ＣＰＵ内
部バス１７からバックボードバス４への変換を行うイン
ターフェイス回路である。定周期処理コントローラ１５
は、部分入力リフレッシュと部分出力リフレッシュの処
理を行うと共に、部分ラダープログラム演算処理をラダ
ー演算用プロセッサ１２に要求する。定周期タイマ１６
は、定周期処理コントローラ１５に定周期処理を要求す
る。
や出力リフレッシュ等の処理を行う。ラダー演算用プロ
セッサ１２は、ラダープログラム演算処理と部分ラダー
プログラム演算処理とを行う。メモリ１３は、ラダープ
ログラム、部分ラダープログラム、入力データ、出力デ
ータを格納している。バスＩ／Ｆ回路１４は、ＣＰＵ内
部バス１７からバックボードバス４への変換を行うイン
ターフェイス回路である。定周期処理コントローラ１５
は、部分入力リフレッシュと部分出力リフレッシュの処
理を行うと共に、部分ラダープログラム演算処理をラダ
ー演算用プロセッサ１２に要求する。定周期タイマ１６
は、定周期処理コントローラ１５に定周期処理を要求す
る。
【００１０】このように構成された装置の動作を次に説
明する。図２は図１の装置の動作を説明する流れ図で、
（Ａ）は通常処理、（Ｂ）は定周期処理を表している。
まず定常処理を説明する。入力リフレッシュでは、汎用
プロセッサ１１がＣＰＵ内部バス１７→バスＩ／Ｆ回路
１４→バックボードバス４を経由して入力モジュール２
の状態を読み出し、そのデータをメモリ１３に書き込む
（Ｓ１）。ラダープログラム処理では、ラダー演算用プ
ロセッサ１２がメモリ１３に格納されているラダープロ
グラムに従い、ラダープログラム演算処理を行う（Ｓ
２）。この時の演算結果は、出力データとしてメモリ１
３に書き込まれる。出力リフレッシュでは、汎用プロセ
ッサ１１がメモリ１３から出力データを読出し、ＣＰＵ
内部バス１７→バスＩ／Ｆ回路１４→バックボードバス
４を経由して、出力モジュール３へ出力データを書き込
む（Ｓ３）。出力リフレッシュが終了すると、再度、入
力リフレッシュからの動作を繰り返す。
明する。図２は図１の装置の動作を説明する流れ図で、
（Ａ）は通常処理、（Ｂ）は定周期処理を表している。
まず定常処理を説明する。入力リフレッシュでは、汎用
プロセッサ１１がＣＰＵ内部バス１７→バスＩ／Ｆ回路
１４→バックボードバス４を経由して入力モジュール２
の状態を読み出し、そのデータをメモリ１３に書き込む
（Ｓ１）。ラダープログラム処理では、ラダー演算用プ
ロセッサ１２がメモリ１３に格納されているラダープロ
グラムに従い、ラダープログラム演算処理を行う（Ｓ
２）。この時の演算結果は、出力データとしてメモリ１
３に書き込まれる。出力リフレッシュでは、汎用プロセ
ッサ１１がメモリ１３から出力データを読出し、ＣＰＵ
内部バス１７→バスＩ／Ｆ回路１４→バックボードバス
４を経由して、出力モジュール３へ出力データを書き込
む（Ｓ３）。出力リフレッシュが終了すると、再度、入
力リフレッシュからの動作を繰り返す。
【００１１】続いて定周期処理を説明する。定周期タイ
マ１６がタイムアウトすると（Ｓ５）。定周期処理要求
信号２０が定周期処理コントローラ１５にパルス出力さ
れる。すると、部分入力リフレッシュでは、定周期処理
コントローラ１５がＣＰＵ内部バス１７のバス権を獲得
し、ＣＰＵ内部バス１７→バスＩ／Ｆ回路１４→バック
ボードバス４を経由して入力モジュール２から入力信号
の状態を読出し、そのデータをメモリ１３に書き込む
（Ｓ６）。部分ラダープログラム演算処理では、定周期
処理コントローラ１５が部分ラダープログラム演算処理
要求信号１８をアサートし、ラダー演算用プロセッサ１
２に部分ラダープログラム演算処理を要求する（Ｓ
７）。
マ１６がタイムアウトすると（Ｓ５）。定周期処理要求
信号２０が定周期処理コントローラ１５にパルス出力さ
れる。すると、部分入力リフレッシュでは、定周期処理
コントローラ１５がＣＰＵ内部バス１７のバス権を獲得
し、ＣＰＵ内部バス１７→バスＩ／Ｆ回路１４→バック
ボードバス４を経由して入力モジュール２から入力信号
の状態を読出し、そのデータをメモリ１３に書き込む
（Ｓ６）。部分ラダープログラム演算処理では、定周期
処理コントローラ１５が部分ラダープログラム演算処理
要求信号１８をアサートし、ラダー演算用プロセッサ１
２に部分ラダープログラム演算処理を要求する（Ｓ
７）。
【００１２】ラダー演算用プロセッサ１２は、ラダープ
ログラム演算処理を行っていれば、その処理を中断し、
メモリ１３に格納されている部分ラダープログラムに従
い、部分ラダープログラム演算処理を行う。この時の演
算結果は、出力データとしてメモリ１３に書き込まれ
る。部分ラダープログラム演算処理が終了したならば、
ラダー演算用プロセッサ１２は部分ラダープログラム演
算処理完了信号１９をアサートする。
ログラム演算処理を行っていれば、その処理を中断し、
メモリ１３に格納されている部分ラダープログラムに従
い、部分ラダープログラム演算処理を行う。この時の演
算結果は、出力データとしてメモリ１３に書き込まれ
る。部分ラダープログラム演算処理が終了したならば、
ラダー演算用プロセッサ１２は部分ラダープログラム演
算処理完了信号１９をアサートする。
【００１３】部分出力リフレッシュでは、定周期処理コ
ントローラ１５がＣＰＵ内部バス１７のバス権を獲得
し、メモリ１３から出力データを読出し、ＣＰＵ内部バ
ス１７→バスＩ／Ｆ回路１４→バックボードバス４を経
由して出力モジュール３に出力データを書き込む。これ
により、定周期処理は終了する。定周期処理は、定周期
タイマ１６によって起動され、通常処理より優先して処
理され、スキャンタイムは定周期タイマ１６の設定値と
同一になる。
ントローラ１５がＣＰＵ内部バス１７のバス権を獲得
し、メモリ１３から出力データを読出し、ＣＰＵ内部バ
ス１７→バスＩ／Ｆ回路１４→バックボードバス４を経
由して出力モジュール３に出力データを書き込む。これ
により、定周期処理は終了する。定周期処理は、定周期
タイマ１６によって起動され、通常処理より優先して処
理され、スキャンタイムは定周期タイマ１６の設定値と
同一になる。
【００１４】定周期タイマ１６の設定値内で定周期処理
を行うと共に、剰余時間では通常処理が行われることか
ら、部分入力リフレッシュでは、リフレッシュする入力
モジュール数を一定数以下に制限する。また、部分ラダ
ープログラム処理では、高速パルス入力信号の読み込み
のように、高速に演算処理すべきラダープログラムが取
り出される。部分出力リフレッシュでは、リフレッシュ
する出力モジュール数を一定数以下に制限する。定周期
処理部は、高速パルス入力信号のパルスレートよりも短
いスキャンタイムを有するように定める。
を行うと共に、剰余時間では通常処理が行われることか
ら、部分入力リフレッシュでは、リフレッシュする入力
モジュール数を一定数以下に制限する。また、部分ラダ
ープログラム処理では、高速パルス入力信号の読み込み
のように、高速に演算処理すべきラダープログラムが取
り出される。部分出力リフレッシュでは、リフレッシュ
する出力モジュール数を一定数以下に制限する。定周期
処理部は、高速パルス入力信号のパルスレートよりも短
いスキャンタイムを有するように定める。
【００１５】尚、上記実施例においては、通常処理と定
周期処理を汎用プロセッサ１１、ラダー演算用プロセッ
サ１２及び定周期処理コントローラ１５を用いたものを
示したが、本発明はこれに限定されるものではなく、プ
ロセッサを時分割で使用するなど、要するに処理量に依
存するスキャンタイムを有する通常処理と、処理量と独
立した定周期のスキャンタイムを定周期処理とを並列に
処理できるものであればよい。
周期処理を汎用プロセッサ１１、ラダー演算用プロセッ
サ１２及び定周期処理コントローラ１５を用いたものを
示したが、本発明はこれに限定されるものではなく、プ
ロセッサを時分割で使用するなど、要するに処理量に依
存するスキャンタイムを有する通常処理と、処理量と独
立した定周期のスキャンタイムを定周期処理とを並列に
処理できるものであればよい。
【００１６】
【発明の効果】以上説明したように、請求項１記載の本
発明によれば、処理量に依存するスキャンタイムを有す
る通常処理部を有するプログラマブルコントローラにお
いて、定周期タイマによって起動される部分入力リフレ
ッシュ工程と、部分ラダープログラム処理工程と、部分
出力リフレッシュ工程を繰り返す定周期処理部を設けた
ので、通常処理部のラダープログラムが増大したり、入
力モジュール数や出力モジュール数が増大しても、高速
処理が要求される処理を定周期処理部で処理すること
で、スキャンタイムが遅くならない。
発明によれば、処理量に依存するスキャンタイムを有す
る通常処理部を有するプログラマブルコントローラにお
いて、定周期タイマによって起動される部分入力リフレ
ッシュ工程と、部分ラダープログラム処理工程と、部分
出力リフレッシュ工程を繰り返す定周期処理部を設けた
ので、通常処理部のラダープログラムが増大したり、入
力モジュール数や出力モジュール数が増大しても、高速
処理が要求される処理を定周期処理部で処理すること
で、スキャンタイムが遅くならない。
【００１７】また、定周期処理部で所定のスキャンタイ
ム内に処理を完了させるために、請求項２のように、部
分入力リフレッシュでは、リフレッシュする入力モジュ
ール数を一定数以下に制限する。また、請求項３のよう
に、部分ラダープログラム処理では、高速パルス入力信
号の読み込みのように、高速に演算処理すべきラダープ
ログラムが取り出される。さらに、請求項４のように、
部分出力リフレッシュでは、リフレッシュする出力モジ
ュール数を一定数以下に制限する。また、請求項５のよ
うに、定周期処理部は、高速パルス入力信号のパルスレ
ートよりも短いスキャンタイムを有するように定める。
ム内に処理を完了させるために、請求項２のように、部
分入力リフレッシュでは、リフレッシュする入力モジュ
ール数を一定数以下に制限する。また、請求項３のよう
に、部分ラダープログラム処理では、高速パルス入力信
号の読み込みのように、高速に演算処理すべきラダープ
ログラムが取り出される。さらに、請求項４のように、
部分出力リフレッシュでは、リフレッシュする出力モジ
ュール数を一定数以下に制限する。また、請求項５のよ
うに、定周期処理部は、高速パルス入力信号のパルスレ
ートよりも短いスキャンタイムを有するように定める。
【図１】本発明の一実施例を示す構成ブロック図であ
る。
る。
【図２】図１の装置の動作を説明する流れ図である。
【図３】従来のプログラマブルコントローラの一例を示
す構成ブロック図である。
す構成ブロック図である。
【図４】従来のプログラマブルコントローラの基本的動
作を説明する流れ図である。
作を説明する流れ図である。
１ ＣＰＵモジュール ２ 入力モジュール ３ 出力モジュール ４ バックボードバス １５ 定周期処理コントローラ １６ 定周期タイマ
Claims (5)
- 【請求項１】入力モジュールの状態を読み出す入力リフ
レッシュ工程と、ラダープログラムの演算処理を行うラ
ダープログラム処理工程と、出力モジュールの状態を書
き込む出力リフレッシュ工程を繰り返す通常処理部を有
するプログラマブルコントローラにおいて、 定周期タイマによって起動される部分入力リフレッシュ
工程と、部分ラダープログラム処理工程と、部分出力リ
フレッシュ工程を繰り返す定周期処理部を設けたことを
特徴とするプログラマブルコントローラ。 - 【請求項２】前記部分入力リフレッシュ工程は、リフレ
ッシュする入力モジュール数が制限されることを特徴と
する請求項１記載のプログラマブルコントローラ。 - 【請求項３】前記部分ラダープログラム処理工程は、高
速に演算処理するラダープログラムが取り出されたこと
を特徴とする請求項１記載のプログラマブルコントロー
ラ。 - 【請求項４】前記部分出力リフレッシュ工程は、リフレ
ッシュする出力モジュール数が制限されることを特徴と
する請求項１記載のプログラマブルコントローラ。 - 【請求項５】前記定周期処理部は、高速パルス入力信号
のパルスレートよりも短いスキャンタイムを有すること
を特徴とする請求項１記載のプログラマブルコントロー
ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22923197A JP3449189B2 (ja) | 1997-08-26 | 1997-08-26 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22923197A JP3449189B2 (ja) | 1997-08-26 | 1997-08-26 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1165624A true JPH1165624A (ja) | 1999-03-09 |
| JP3449189B2 JP3449189B2 (ja) | 2003-09-22 |
Family
ID=16888895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22923197A Expired - Fee Related JP3449189B2 (ja) | 1997-08-26 | 1997-08-26 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3449189B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389916B1 (ko) * | 2000-08-28 | 2003-07-04 | 삼성전자주식회사 | 메모리 모듈 및 메모리 컨트롤러 |
| JP2015060377A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社日立産機システム | プログラマブルコントローラの入出力リフレッシュ方式 |
-
1997
- 1997-08-26 JP JP22923197A patent/JP3449189B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389916B1 (ko) * | 2000-08-28 | 2003-07-04 | 삼성전자주식회사 | 메모리 모듈 및 메모리 컨트롤러 |
| JP2015060377A (ja) * | 2013-09-18 | 2015-03-30 | 株式会社日立産機システム | プログラマブルコントローラの入出力リフレッシュ方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3449189B2 (ja) | 2003-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2456220C (en) | Controlling processor clock rate based on thread priority | |
| CN110851297A (zh) | 一种接口抖动状态的处理方法、装置、系统及介质 | |
| JPH1165624A (ja) | プログラマブルコントローラ | |
| JP4451010B2 (ja) | プログラマブルコントローラ | |
| JPH0431918A (ja) | キースキャン装置 | |
| WO2022185581A1 (ja) | 制御装置およびデータ転送方法 | |
| JPS62152045A (ja) | プログラマブルコントロ−ラ | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| KR0181970B1 (ko) | 타이머 명령 처리기 | |
| JP4150953B2 (ja) | 情報処理装置 | |
| JP2022072003A (ja) | レジスタ制御装置 | |
| JP2002278753A (ja) | データ処理システム | |
| JPH06242994A (ja) | タイミング処理方式 | |
| JPH1091431A (ja) | データ処理装置 | |
| JPS62174832A (ja) | 情報処理装置 | |
| JPH03296104A (ja) | プログラマブルコントローラシステム | |
| JPH02311903A (ja) | プログラマブルコントローラ | |
| JPH0267655A (ja) | メモリ制御回路 | |
| JPH0944209A (ja) | プログラマブルコントローラ | |
| JPS5922145A (ja) | 割込制御方式 | |
| JPH08329034A (ja) | マイクロコンピュータによるアナログデータ読込回路 | |
| JPH047739A (ja) | 命令実行時間制御方式 | |
| JPH04287421A (ja) | Ａ／ｄ若しくはｄ／ａ変換器の起動回路 | |
| JPS62175853A (ja) | インタフエ−ス制御方式 | |
| JPH02284254A (ja) | マルチプロセッサシステムのデータ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140711 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |