JPS62162104A - フロ−チヤ−ト式プログラマブルコントロ−ラ - Google Patents

フロ−チヤ−ト式プログラマブルコントロ−ラ

Info

Publication number
JPS62162104A
JPS62162104A JP340186A JP340186A JPS62162104A JP S62162104 A JPS62162104 A JP S62162104A JP 340186 A JP340186 A JP 340186A JP 340186 A JP340186 A JP 340186A JP S62162104 A JPS62162104 A JP S62162104A
Authority
JP
Japan
Prior art keywords
program
execution
timer
mode
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP340186A
Other languages
English (en)
Inventor
Kazuyoshi Nakajima
一義 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP340186A priority Critical patent/JPS62162104A/ja
Publication of JPS62162104A publication Critical patent/JPS62162104A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明はプログラマブルコントローラ(以下PCと称
す)に関し1%に、フローチャート方式で記述された複
数個のユーザプログラム金、あるニーザブログラムの実
行中に待ち状態が生じたら別のユーザプログラムの実行
に移ることで、見かけ上並列的に処理するフローチャー
ト式PCの改良に関する。
〈従来の技術〉 この種のフローチャート式PCにおけるユーザプログラ
ムの実行処理手順の従来方式を第4図に示している〇 ユーザプログラムは複数個あり、それぞれに識別番号(
プログラム番号N、)が付けられている。
各プログラムは、それぞれ単独で閉ループをなすフロー
チャート方式で記述されている。
ステップ400では、直前に実行したプログラムの番号
N、が最終番号かを判定し、そうであればN、?先頭の
印」にしくステップ401 ) 、そうでなければN、
に「1」ヲ加える(ステップ402)。
ステップ403では、上記のように更新した番号N、の
プログラムの実行状況(前回中断したときの状況)をレ
ジスタ上に再現する。そしてステップ404で、前回中
断したステップに続くl命令を実行する。この命令で実
行で待ち状態が生じたか否か全ステップ405で判断す
る。
待ち状態とは、「ある条件が揃っていたら次のステップ
に進み、そうでなければ条件が揃うまで待つ」という内
容を含んだ命令全実行したとき、上記条件が揃っていな
い状態である。
待ち状態でなければ命令ステップを更新して続く1命令
を実行する(406→404)。つまり、待ち状態が発
生するまではステップ404→405→406ヲ繰返し
1番号N、のプログラムラ頴次実行していく。
上記の実行過程で待ち状態が発生する。そうするとステ
ップ407に進み、Np のプログラムの処理部この時
点で中断し1次回に続きを実行できるように、現在の実
行状況全退避させる。そしてステップ400 、401
 、402の処理でプログラム番号N、  k更新し、
別のプログラムの実行に移る。こ、のようにして複数個
のユーザプログラムを見かけ上並列的に処理する。
〈発明が解決しようとする問題点〉 PCとしての制御の応答性はユーザプログラムの処理速
度が速いほど良くなる。しかし、vl数個のユーザプロ
グラムのすべてが高速応答性を求める内容になるとは限
らない。応答性があまり問題にならないプログラムもお
るのが普通である。
従来のPCでは、上記の説明で明らかなように。
各プログラムの実行優先度にはまったく差はない。
優先度という概念がないのである。
そのため、高速応答性を必要としないプログラムの規模
が大きくて、1回の平均実行時間が長くなり、これが高
速応答性を求めるプログラムの実行間隔を長びかせ、そ
の結果希望する応答性が実現できなくなることがある。
あるプログラムは細かく何回にも分けて実行しても問題
はないのに、「待ち状態の発生」という条件だけで別の
プログラムの実行に移る溝底であるため、1回の平均実
時間が長くなる。このことは次のプログラムに移るのが
遅くなることを意味する。さらには、全ユーザプログラ
ム’k1巡する繰返し時間が長くなることを意味する。
高速応答性を求めるプログラムはできる限り短い間隔で
繰返し実行しなければならないが、この間隔が長くなる
と、応答性が低下する。
この発明は上述した従来の問題点に鑑みなされたもので
、その目的は、高速応答性を必要としない優先度の低い
プログラムの1回の平均実行時間を短くし、全ユーザプ
ログラム’tt巡する繰返し時間をその分だけ短縮でき
るようにしたフローチャート弐PC4−提供することに
ある。
く問題点を解決するための手段〉 そこでこの発明では、ユーザプログラムの種別として実
行時間制限モード全定義し、このモードのプログラムに
ついては実行時間を任意に設定しておき、当該プログラ
ムの実行開始時に上記実行時間のタイマ全起動する手段
と、当該プログラムの実行中に上記タイマがタイムアッ
プしたとき別のユーザプログラムの実行に処理?進める
手段と全付加した。
〈実施例〉 この発明に係るPCは、第3図に示すように、CPU(
演算処理部)■と、システムプログラムメモリ2と、シ
ステムワーキングメモリ3と、グログラミフグコンソー
ル4と、タイマプロセッサ5と、ユーザプログラムメモ
リ6と、データメモリ7と、入力回路8と、出力回路9
と全備えている0 入力回路8に多数の制御入力信号源が接続される。出力
回路9は多数の制御出力信号リレー金有し、これに制御
対象機器が接続される。またタイマやカウンタの電制御
機能を実現したり、内部補助リレーを使ったi’+lI
御を行なうために、データメモリ7にはタイマエリア、
カウンタエリア、内部補助リレーエリアなどが設定され
ていて、これ全ユーザプログラムで任意に利用できる。
CPU lは、二一ザブロダラムの各命令をメモリ6か
ら順次読み出して処理し、制御入力信号源1つおよびデ
ータメモリ7の内部制御情報に従つた制御の流れを作り
出し、その結果として制御出力信号お工び内部制御情報
を更新していく。
この実施例においては、ユーザプログラムの種類として
、普通モード、実行時間制限モード、間隔規定モードの
3つを定義した。普通モードは従来とまったく同じ動作
となる。実行時間制限モードが本発明の要部でおる。
ユーザプログラムを作成し友なら同時に、第2図に示す
ように、プログラム番号Np  とプログラムの種類と
タイマ設定時間の対照表をメモリ3またはメモリ6に作
成しておく。この入力操作はプログラミングコンソール
4で行なう。
普通モードにはタイマの設定は不用でるる。実行時間制
限モードでは、該当プログラムの1回の実行時間の最大
illタイマで設定する(第2図の列では番号3のタイ
マf f3 m secに設定している)。
間隔規定モードでは、該当プログラムの実行間隔の最小
値をタイマで設定する(第2図の例では番号4のタイマ
k 30 minに設定している)0これらタイマの動
作管理はタイマプロセッサ5で行なう。
第1図はCPUIによる処理動作手順を示しており、以
下このフローチキートに従って本PCの動作全説明する
まずイニ/ヤル処理(too)’に行ない、動作モード
がユーザプログラム実行モードでなければ。
ソールサービスでプログラミングコンソール4からのコ
マンドを処理する( 101−+to 2) 。
ユーザプログラム実行モードでは、まずプログラム番号
N、  を前述したように更新する( 110 。
lit 、112)。
次に、N、のプログラムが実行時間制限モードかを判断
する(120)。そうでなければ間隔規定モードかを判
断する(121)。そうでなければ普通モードのプログ
ラムであり、これをステップ170以降の処理で実行す
る。
普通モードのプログラム実行は従来と同じである。まず
当該プログラムの実行状況を再現しく170)。
待ち状態が発生するまでl命令づつ実行しく171→1
72→173)、待ち状態が発生したら実行状況全退避
させ(180)、ステップ110に戻ってプログラム番
号を更新する。
間隔規定モードのプログラムの場合、 t f Npの
タイマがタイムアップしてるかを判断する。タイムアツ
プしていなければ当該プログラムを実行せず、ステップ
110に戻ってN、 k更新する。
イニシヤライズで間隔規定モードのタイマをタイムアツ
プさせているものとする。タイムアツプしている場合に
ステップtSt以降の処理で当該プログラムを実行する
。まず実行状況を再匁、L(152)。
待ち状態が生じるまで順次実行しく152→153→1
54)、待ち状態になったら実行状況を退避させる(1
60)。さらにその後、N、に該当するタイマを起動し
く161)、ステップ110に戻る。
第2図の例ではNp=4の間隔規定モードのプログラム
についてタイマの時間を30分に設定してめる。このタ
イヤが前記ステップ161で起動すると、30分1(h
はこのタイマはタイムアップしない。
したがって、この後30分間はステップ150でY I
!: Sと判定てれることはない。つまり、番号4のプ
ログラムは1回実行されると、その後30分間は実行さ
れず、30分後に実行され、その後は再び30分間実5
されない。これを繰返す。
次に本発明の要部である実行時間制限モードについて説
明する。
実行時間制限モードのプログラムはステップ130以降
の処理で実行される。まず廊 の該当タイマを起動しく
130)、該当プログラムの実行状況全再現しく131
)、l命令を実行して待ち状態になったかを判断する(
132→133)。
このモードの場合、待ち状態が発生していないとき、先
のステップ130に起動したタイマがタイムアップして
いるかを判断する(134)。タイムアツプしていない
場合に命令ステップを更新しく135)、次の命令を実
行する(132)。
つまり、待ち状態が発生するか、あるいはタイマがタイ
ムアップするまで当該プログラムを実行する(132→
133−’134→135)。
そして待ち状態が発生するか、そうでなくてもタイムア
ップになるとプログラム実行全中断し。
実行状況を退避させ(140)、ステップ110に戻る
普通モードでは待ち状態になるまで実行を中断しないの
に対し、実行時間制限モードでは、待ち状態が生じなく
てもタイマの設定時間を経過すれば実行を中断する。つ
まり、1回の実行時間の最大値がタイマで決まる。第2
図の列ではNp=3のプログラムの1回の実行時間が2
m9ecより長くならない。
〈発明の効果〉 以上詳細に説明した二うに、この発明に係るフローチャ
ート弐PCKあっては、高速応答性を必要としないプロ
グラム全実行時間制限モードにしてタイマ時間を短く設
定することにより、全ユーザプログラムe1巡する繰返
し時間を短くでき。
優先度の高いプログラムの実行間隔を短くして制御応答
性を高めることができる。
【図面の簡単な説明】
第1図<A) 、 (B)はこの発明の一実施例による
PCの動作を示すフローチャート、第2図はプログラム
番号と穂刈とタイマ設定時間の対照表の例を示す図、第
3L図は同上PCのブロック図、第4図は従来のPCの
動作を示すフローチャー1−である。 1・・・CPU、5・・・タイマブロセツυ。

Claims (1)

    【特許請求の範囲】
  1. フローチャート方式で記述された複数個のユーザプログ
    ラムを、あるユーザプログラムの実行中に待ち状態が生
    じたら別のユーザプログラムの実行に移ることで、見か
    け上並列的に処理するフローチャート式プログラマブル
    コントローラにおいて、ユーザプログラムの種別として
    実行時間制限モードを定義し、このモードのプログラム
    については実行時間を任意に設定しておき、当該プログ
    ラムの実行開始時に上記実行時間のタイマを起動する手
    段と、当該プログラムの実行中に上記タイマがタイムア
    ップしたとき別のユーザプログラムの実行に処理を進め
    る手段とを設けたことを特徴とするフローチャート式プ
    ログラマブルコントローラ。
JP340186A 1986-01-13 1986-01-13 フロ−チヤ−ト式プログラマブルコントロ−ラ Pending JPS62162104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP340186A JPS62162104A (ja) 1986-01-13 1986-01-13 フロ−チヤ−ト式プログラマブルコントロ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP340186A JPS62162104A (ja) 1986-01-13 1986-01-13 フロ−チヤ−ト式プログラマブルコントロ−ラ

Publications (1)

Publication Number Publication Date
JPS62162104A true JPS62162104A (ja) 1987-07-18

Family

ID=11556349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP340186A Pending JPS62162104A (ja) 1986-01-13 1986-01-13 フロ−チヤ−ト式プログラマブルコントロ−ラ

Country Status (1)

Country Link
JP (1) JPS62162104A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650840B1 (ko) 2003-08-28 2006-11-27 미츠비시덴키 가부시키가이샤 검사 장치 및 프로그래밍 툴
JP2009208540A (ja) * 2008-03-03 2009-09-17 Denso Corp 車両用空調装置の内外気切替装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650840B1 (ko) 2003-08-28 2006-11-27 미츠비시덴키 가부시키가이샤 검사 장치 및 프로그래밍 툴
JP2009208540A (ja) * 2008-03-03 2009-09-17 Denso Corp 車両用空調装置の内外気切替装置

Similar Documents

Publication Publication Date Title
JP2001265412A (ja) プログラマブルコントローラ
JPS62162104A (ja) フロ−チヤ−ト式プログラマブルコントロ−ラ
JP2003296133A (ja) コントローラ
JPH01246602A (ja) プログラマブルコントローラ用特殊機能ユニット
JPH1091480A (ja) コンピュータプログラムのシミュレーション装置および方法
JP2649034B2 (ja) 制御装置
JPH0573296A (ja) マイクロコンピユータ
JPS5860318A (ja) プログラマブルコントロ−ラ
JP3341064B2 (ja) 制御プログラム作成装置
KR100233082B1 (ko) 디지털 신호 처리 장치에서 내부메모리 제어 방법
JPH07287660A (ja) プログラマブルコントローラの割り込み処理方法
JPS62152045A (ja) プログラマブルコントロ−ラ
JPS63284604A (ja) プログラマブル・コントロ−ル装置
JPH0232645B2 (ja)
JPS61241843A (ja) 情報処理装置
JPH1165624A (ja) プログラマブルコントローラ
JP2665520B2 (ja) プログラマブルコントローラ
JP2020107206A (ja) マイクロコンピュータ、デバッグ情報出力方法、およびデバッグシステム
JPH01130229A (ja) コンピュータ
JPS62162107A (ja) プログラマブルコントロ−ラにおけるプログラム変更方法
JPH05233026A (ja) マイクロコンピュータ回路
JPS63129426A (ja) デ−タフロ−型計算機用タイマ−モジユ−ル
JPH05334098A (ja) 割込み制御方法及び割込み制御装置
JPH11202913A (ja) Pmcの制御装置
JPH0670768B2 (ja) 電源投入制御方式