JP2020107206A - マイクロコンピュータ、デバッグ情報出力方法、およびデバッグシステム - Google Patents
マイクロコンピュータ、デバッグ情報出力方法、およびデバッグシステム Download PDFInfo
- Publication number
- JP2020107206A JP2020107206A JP2018247367A JP2018247367A JP2020107206A JP 2020107206 A JP2020107206 A JP 2020107206A JP 2018247367 A JP2018247367 A JP 2018247367A JP 2018247367 A JP2018247367 A JP 2018247367A JP 2020107206 A JP2020107206 A JP 2020107206A
- Authority
- JP
- Japan
- Prior art keywords
- debug
- information
- virtual machine
- microcomputer
- hypervisor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【課題】デバッグ用のプログラムを用意することなくデバッグできるマイクロコンピュータを提供する。【解決手段】仮想マシンを動作させる仮想マシン対応コア40上で、仮想マシンであるVM、デバッグ仮想マシンであるDBGVM及びハイパーバイザーが動作する。ハイパーバイザー170により制御されるVM110a、110b、110cの動作状態として出力される情報を記憶し、ハイパーバイザーにより制御される他の仮想マシンであるDBGVM120a、120b、120cが、記憶されている情報の中からデバッグ情報を選択的に抽出し、当該デバッグ情報をエミュレータ等の外部装置へ出力するように制御する。デバッグ処理に特化したデバッグ仮想マシンを設けることにより、VM上の動作状態を示す情報の中からデバッグに必要な情報を、デバッグ用のアプリケーションを用意することなく、デバッグ情報として出力する。【選択図】図2
Description
本発明は、マイクロコンピュータ、デバッグ情報出力方法、およびデバッグシステムに関するものである。
仮想マシンを有するシステムのデバッグ技術として、特許文献1に記載のように、デバッグ用資源を抑制し、複数の仮想マシンのデバッグ処理を略同時に行う技術がある。
ところで、仮想マシン機能を有したマルチコアシステムでは仮想マシンを制御するプログラムとしてハイパーバイザーという制御プログラムを組み込むのが一般的である。
仮想マシンマルチコアシステム全体をデバッグするためには、ハイパーバイザー内に仮想マシンを制御する際のデバッグ用情報出力プログラムを追加する必要がある。
ハイパーバイザーは、複数のメーカーから提供されるため、個々にデバッグ用情報出力プログラムを追加し、各々デバッグシステムを構築する必要がある。これにより、メーカー毎のサポートは膨大となり現実的ではない問題がある。また、仮想マシン上で動作するユーザアプリケーションプログラムの開発においてもデバッグに必要な改造を加える必要があり、製品時のプログラムとデバッグ時のプログラムが一致しないという問題がある。
すなわち、デバッグ対象のプログラム(アプリケーション)について、デバッグ用のプログラムを用意することなくデバッグすることが望まれる。
その他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
ハイパーバイザー上で動作する仮想マシンでプログラムを動作させた時に、仮想マシンの動作状態をデバッグ情報として出力するマイクロコンピュータであって、仮想マシンが動作した時に出力される情報を記憶する記憶回路と、記憶回路に記憶されている情報からデバッグ情報を抽出する他の仮想マシンであるデバッグ仮想マシンと、デバッグ仮想マシンにより抽出されたデバッグ情報を出力する出力部と、を有する。
上記一実施の形態によれば、デバッグ用のプログラムを用意することなくデバッグすることができる。
以下、本実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。一方で、ある図において符号を付して説明した部位について、他の図の説明の際に再度の図示はしないが同一の符号を付して言及する場合がある。
<実施例1>
<システム構成>
実施例1では、マイクロコンピュータシステムにおいて、デバッグ情報を抽出するものである。図1は、本実施形態であるマイクロコンピュータシステムの構成例について概要を示した図である。本実施の形態のマイクロコンピュータシステム1(デバッグシステム)は、マイクロコンピュータ10と、エミュレータ80(管理装置)とを有する。マイクロコンピュータ10とエミュレータ80とは、例えばフラットケーブルにより接続されている。マイクロコンピュータ10とエミュレータ80とは、互いに情報を送受信できる。
<システム構成>
実施例1では、マイクロコンピュータシステムにおいて、デバッグ情報を抽出するものである。図1は、本実施形態であるマイクロコンピュータシステムの構成例について概要を示した図である。本実施の形態のマイクロコンピュータシステム1(デバッグシステム)は、マイクロコンピュータ10と、エミュレータ80(管理装置)とを有する。マイクロコンピュータ10とエミュレータ80とは、例えばフラットケーブルにより接続されている。マイクロコンピュータ10とエミュレータ80とは、互いに情報を送受信できる。
マイクロコンピュータ10は、デバッグ対象のマイクロコンピュータである。また、マイクロコンピュータ10は、仮想マシンを有し、当該仮想マシン上でアプリケーションプログラムなどのプログラムを動作させた時に、仮想マシンの動作に伴って出力されるデータをデバッグ情報として出力する。また、デバッグ情報とは、例えば仮想マシンが動作する時に用いるレジスタセットに格納されているデータなどである。また、デバッグ情報とは、後述するハイパーバイザーにより制御される仮想マシンの動作状態を示す情報である。
マイクロコンピュータ10は、割り込みコントロールレジスタ20と、VM設定レジスタ30と、仮想マシン対応コア40(設定部)と、データフィルタ回路50(抽出部)と、デバッグデータ出力回路60(記憶部)と、デバッグコントロール回路70(出力部)とを有する。
割り込みコントロールレジスタ20は、割り込みタイミングを示す情報を設定するレジスタである。VM設定レジスタ30は、実行中のVM等を設定するレジスタである。
仮想マシン対応コア40は、マイクロコンピュータ10内に搭載された仮想マシン対応のCPU(Central Processing Unit)コア(仮想マシン)である。この仮想マシン対応コア40上で、VM(仮想マシン)110、デバッグ用のVMであるDBGVM120及びハイパーバイザー170が動作する。
ここで、仮想マシン対応コア40上で動作するソフトウェア構成について、図2を用いて説明する。図2は、仮想マシン対応コア40上で動作するソフトウェア構成を説明する図である。
図2に示すように、仮想マシンを動作させる仮想マシン対応コア40上で、仮想マシンであるVM110、デバッグ仮想マシンであるDBGVM120、及びハイパーバイザー170が動作する。また、VM110として、VM110a、VM110b、及びVM110cの3つの仮想マシンが動作する。また、DBGVM120として、DBGVM120a、DBGVM120b、及びDBGVM120cの3つの仮想マシンが動作する。ハイパーバイザー170は、VM110及びDBGVM120の動作を制御する。すなわち、ハイパーバイザー170は、VM110a、VM110b、及びVM110c、DBGVM120a、DBGVM120b、及びDBGVM120cを時系列に制御するソフトウェアである。
ハイパーバイザー170は、割り込みコントロールレジスタ20及びVM設定レジスタを参照すると共に、ハイパーバイザー170自身が有するタイマー機能により、割り込みタイミングを特定し、実行するVM110及びDBMGVM120を決定し、当該VM110及びDBMGVM120を動作させるようにスケジューリングする。例えば、ハイパーバイザー170は、定期的に各VM110が所定の期間内で動作するようにスケジューリングする。
ここで、図3を用いて、ハイパーバイザー170によるVM110及びDBGVM120の動作切り替えについて説明する。図3に示すように、ハイパーバイザー170は、VM110aをまず動作させ、VMスイッチングによりVM110aからDBGVM120aへ切り替え動作させる。続いて、ハイパーバイザー170は、VMスイッチングによりDBGVM120aからVM110bへ切り替え動作させ、VMスイッチングによりVM110bからDBGVM120bへ切り替え動作させる。さらに、ハイパーバイザー170は、VMスイッチングによりDBGVM120bからVM110cへ切り替え動作させ、VMスイッチングによりVM110cからDBGVM120cへ切り替え動作させる。
ハイパーバイザー170は、VM110aからVM110bへ移行させるためには、ハイパーバイザー170への割り込みによりVM110aから制御をハイパーバイザー170へ移す。
一般に、この割り込みは、ハイパーバイザー170がタイマーなどを使用して、任意の時間が経過した後に発生するように予め割り込みコントロールレジスタ20等に設定しておく。
ハイパーバイザー170は、この割り込みが発生した時点の情報を保持するために特定のスタックエリアにVM110aが再開するための情報を保持する。ハイパーバイザー170は、再開情報を全て保持したのち、次のVM110bの開始情報に置き換えてVM設定レジスタ30でVM110bの実行に移す。
図1に戻り、VM110は、ユーザアプリケーションプログラム等を実行する仮想マシンである。DBGVM120は、VM110がユーザアプリケーションプログラムを実行した結果、仮想マシンにより出力される情報をデバッグデータ出力回路60から抽出する部分である。このように、DBGVM120は、仮想マシンから出力されるデータであるデバッグ情報を管理する仮想マシンである。
DBGVM120は、エミュレータ80からデバッグコントロール回路70を介して通信可能な構成となっている。DBGVM120は、任意のRAMエリアで実行されるため、プログラム自体をエミュレータからいつでも書き換え可能となっている。
DBGVM120を実行するコードは、エミュレータ80が生成し、デバッグ開始前にRAMエリアに配置する。すなわち、仮想マシン対応コア40が、DBGVM120を示すコードを、デバッグコントロール回路70を介してエミュレータ80から取得して、DBGVM120を示すコードを実行する。
VM110aからVM110bへの遷移情報は、ハイパーバイザー170からのVM設定レジスタ30へのライトやハイパーバイザー170が確保したスタックエリアへのライトのためのライト命令及びそのライトデータを、データフィルタ回路50が抽出することにより得られる。データフィルタ回路50の詳細は後述する。また、フィルタされたデータは、デバッグデータ出力回路60にタイムスタンプ情報(時間情報)と共に蓄えられる。
DBGVM120は、デバッグデータ出力回路60に蓄積されたデバッグ情報を解析し、デバッグデータ出力回路60から出力するか否かの判断をする。出力するか否かの情報は、予めエミュレータ80からDBGVM120の実行コードを埋め込む形で指定する。DBGVM120は、出力すると判断した情報のみをデバッグデータ出力回路60から出力し、出力不要と判断したデバッグ情報をデバッグデータ出力回路60から削除する。
これにより、マイクロコンピュータ10は、必要な情報のみをソフト的にフィルタすることができ、デバッグデータ出力回路60から出力されるデータ容量を低減できる。
上述のように、DBGVM120は、ハイパーバイザー170によって定期的にスケジューリングされて動作する。DBGVM120は、デバッグ情報として、タイムスタンプが付加されたVMスイッチング情報をデバッグデータ出力回路60から取得する。
データフィルタ回路50は、仮想マシン対応コア40上で動作するVM110やハイパーバイザー170がデータバス等に出力する情報(VM110に関するアプリケーションにより出力される情報)を監視し、所望の情報のみをフィルタリングに依り抽出する回路である。データフィルタ回路50は、エミュレータ80からデバッグコントロール回路70を介してフィルタリングで抽出する対象の情報が設定される。
データフィルタ回路50は、データバス等に出力される情報を監視し、アドレス条件、データ条件などの、設定済みのフィルタリングで抽出する対象の情報である場合、当該情報として、そのアドレスとデータ、および、そのタイムスタンプとして時間情報を付加したVMスイッチング情報をデバッグデータ出力回路60へ送出する。
デバッグデータ出力回路60は、データフィルタ回路50から送出された情報を記憶し、DBGVM120の指示に応じて、必要な情報をエミュレータ80へ出力する。
デバッグコントロール回路70は、デバッグ情報についての制御をする部分である。具体的に、デバッグコントロール回路70は、DBGVM120からの指示に基づき、抽出されたデバッグ情報をデバッグデータ出力回路60からエミュレータ80に出力する部分である。
また、デバッグコントロール回路70は、エミュレータ80からの制御指示により、フィルタ条件の情報を取得すると、データフィルタ回路50へ当該フィルタ条件の情報を設定する。
また、デバッグコントロール回路70は、エミュレータ80からアプリケーションを動作させる制御指示を受信すると、当該制御指示を仮想マシン対応コア40へ送出する。なお、仮想マシン対応コア40は、これに応じてハイパーバイザー170、VM110等を動作させる。
エミュレータ80は、あるシステムを使用して別のシステムを模倣する装置をいう。エミュレータ80は、例えば、オンチップデバッグエミュレータである。エミュレータ80は、例えば、デバッグを制御する制御部や通信インタフェース等を備える。
エミュレータ80は、マイクロコンピュータ10からデバッグ情報を受信し、当該デバッグ情報を記憶する。また、エミュレータ80は、当該デバッグ情報を図示しない装置(ホストコンピュータ等)へ送信してもよい。このように、エミュレータ80は、マイクロコンピュータ10から出力されたデバッグ情報を受信する受信部と、受信したデバッグ情報を管理する管理部とを有する。すなわち、エミュレータ80は、デバッグ情報を管理する装置として機能する。
また、エミュレータ80は、マイクロコンピュータ10に対してフィルタ対象の情報を送信する。また、エミュレータ80は、アプリケーションを動作させる制御指示を送信する。
上述したように、エミュレータ80は、デバッグ情報として、タイムスタンプが付加されたVMスイッチング情報を取得する。エミュレータ80は、当該タイムスタンプ付のVMスイッチング情報を用いて時間軸でのCPU使用率(仮想マシン対応コア40)を算出することができる。
続いて、図4に示すフローチャートを用いて、DBGVM120による処理手順を説明する。前提として、エミュレータ80により、仮想マシン対応コア40上で動作するアプリケーションの動作指示がなされ、仮想マシン対応コア40上のアプリケーションが動作した結果による情報がデータフィルタ回路50を介してデバッグデータ出力回路60に記憶されているものとする。
DBGVM120は、デバッグデータ出力回路60を参照し、デバッグ情報の有無を判断する(ステップS1)。DBGVM120は、デバッグ情報がある場合、全てのデバッグ情報を取得する(ステップS2)。DBGVM120は、各デバッグ情報について、必要なデバッグ情報であるか否かを判断し(ステップS3)、必要なデバッグ情報であれば(ステップS3:Yes)、デバッグコントロール回路70を介してエミュレータ80へ送出する(ステップS4)。また、DBGVM120は、必要なデバッグ情報でなければ、当該デバッグ情報を削除する(ステップS5)。ステップS6において、DBGVM120が、全てのデバッグ情報を判断したか否を判断し、全てのデバッグ情報について判断していない場合(ステップS6:No)、ステップS3へ進む。
また、ステップS6において、DBGVM120が、全てのデバッグ情報について判断した場合(ステップS6:Yes)、ステップS1へ進む。
なお、上述の実施例では、DBGVM120が、VM110により実行されるアプリケーションについてのデバッグ情報を抽出する場合について述べたが、ハイパーバイザー170についてのデバッグ情報を抽出するようにしてもよい。
上述のように、ハイパーバイザーにより制御される仮想マシンであるVM110の動作状態として出力される情報をデバッグデータ出力回路60で記憶する。また、ハイパーバイザー170により制御される他の仮想マシン(デバッグ仮想マシン)であるDBGVM120が、記憶されている情報の中からデバッグ情報を選択的に抽出し、デバッグコントロール回路70を用いて、当該デバッグ情報をエミュレータ80等の外部装置へ出力する。このように、デバッグ処理に特化した仮想マシンをデバッグ仮想マシンとして設定することにより、デバッグ用にハイパーバイザーを改良することなく、VM110aの動作状態を示す情報の中からデバッグに必要な情報を、デバッグ情報としてエミュレータへ出力することができる。
<実施例2>
実施例2において、実施例1と同等の部分は、説明を省略している。
実施例2において、実施例1と同等の部分は、説明を省略している。
実施例2では、イベント通知の機能に関するものである。仮想マシンであるVM110には、メモリや周辺I/O等の資源が割り当てられる。VM110が、自身に割り当てられていない資源にアクセスすると、競合が発生し、問題となる。
実施例2のマイクロコンピュータ10は、VM110に割り当てられていない資源に対してのアクセス検出をする。仮想マシンに割り当てられていない資源に対するアクセスをアクセス違反と呼ぶ。また、特定のアドレスに対するデータアクセスの検出をイベント検出と呼ぶ。通常は、アクセス違反を検出したがブレークしたくないというケースがある。
DBGVM120は、イベント検出状況をリアルタイムに監視し、イベント検出した場合に、ブレーク要求を行わずにエミュレータ80側へ通知することで、システムをブレークすることなく、アクセス違反を検出する。
具体的に、エミュレータ80は、アクセス違反の領域を判定するプログラムをDBGVM120が実行するRAM領域に記憶させる。これにより、DBGVM120が、このアクセス違反を判定するプログラムを用いて、アクセス違反を検出可能な状態にする。DBGVM120は、デバッグデータ出力回路60からデバッグ情報を取得し、当該デバッグ情報にアクセス違反を示す情報が含まれている場合、デバッグコントロール回路70を介してエミュレータ80に対してアクセス違反があった旨を示す情報を通知する。
このように、DBGVM120は、デバッグ情報の中からアクセス違反を示す情報を検知する。また、デバッグコントロール回路70は、アクセス違反を通知する。
また、DBGVM120は、ハイパーバイザー170に対してもアクセス違反があった旨を通知して、ハイパーバイザー170に対して、アクセス違反元のVM110を停止させるようにしてもよい。このように、DBGVM120は、デバッグ情報の中からアクセス違反を検知した場合、ハイパーバイザー170へアクセス違反を通知することにより、アクセス違反元のVM110を停止制御する。
続いて、図5を用いて、アクセス違反が発生した場合における仮想マシンの動作制御例を説明する。まず、ハイパーバイザー170が、VM110bを動作させた結果、アクセス違反をしたものとする。その後、DBGVM120bが、アクセス違反を検出し、ハイパーバイザー170及びエミュレータ80へアクセス違反を通知する。
これに応じて、ハイパーバイザー170は、VM110b及びDBGVM120bの動作を停止させる。
続いて、図6に示すフローチャートを用いて、実施例2における、アクセス違反検知の処理手順を説明する。DBGVM120は、デバッグデータ出力回路60を参照し、デバッグ情報の有無を判断する(ステップS11)。DBGVM120は、デバッグ情報がある場合、全てのデバッグ情報を取得する(ステップS12)。DBGVM120は、各デバッグ情報について、アクセス違反があるか否かを判断し(ステップS13)、デバッグ情報にアクセス違反を示す情報があれば(ステップS13:Yes)、デバッグコントロール回路70を介してエミュレータ80へアクセス違反を通知する(ステップS14)。また、DBGVM120は、チェックしたデバッグ情報をデバッグデータ出力回路60から削除する(ステップS15)。
ステップS16において、DBGVM120が、全てのデバッグ情報を判断したか否を判断し、全てのデバッグ情報について判断していない場合(ステップS16:No)、ステップS13へ進む。
また、ステップS16において、DBGVM120が、全てのデバッグ情報について判断した場合(ステップS16:Yes)、ステップS11へ進む。
このように、DBGVM120が、アクセス違反を検知して、当該アクセス違反をエミュレータ80へ通知することにより、アクセス違反を早期に通知することができる。
また、DBGVM120が、ハイパーバイザー170へアクセス違反を通知し、ハイパーバイザー170に、アクセス違反元のVM110bのみを停止させ、他のVM110aとVM110cを停止させないことにより、システム全体をブレークすることを防止することができる。
上述の実施例では、DBGVM120をVM110の数に合せて設定する場合について述べたが、DBGVM120を1つのみ設定するようにしてもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記の実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、上記の各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
本発明は、デバッグ情報を出力するマイクロコンピュータに利用可能である。
1…マイクロコンピュータシステム、10…マイクロコンピュータ、20…割り込みコントロールレジスタ、30…VM設定レジスタ、40…仮想マシン対応コア、50…データフィルタ回路、60…デバッグデータ出力回路、70…デバッグコントロール回路、80…エミュレータ、110…VM、120…DBGVM、170…ハイパーバイザー。
Claims (7)
- ハイパーバイザーにより制御される仮想マシンの動作状態をデバッグ情報として出力するマイクロコンピュータであって、
前記仮想マシンの動作状態として出力される情報を記憶する記憶部と、
前記ハイパーバイザーにより制御される他の仮想マシンであるデバッグ仮想マシンと、
前記デバッグ仮想マシンからの指示に基づき、前記記憶部に記憶されている情報をデバッグ情報として出力する出力部と、
を有するマイクロコンピュータ。 - 請求項1に記載のマイクロコンピュータであって、
前記デバッグ仮想マシンを設定する設定部をさらに有し、
前記デバッグ仮想マシンは、前記記憶部に記憶されている情報から、前記設定に基づきデバッグ情報を選択的に抽出する、
マイクロコンピュータ。 - 請求項1に記載のマイクロコンピュータであって、
前記仮想マシンの動作状態として出力される情報の中から予め設定された条件に合致する情報のみを抽出し、抽出した情報を前記記憶部へ出力する抽出部をさらに有するマイクロコンピュータ。 - 請求項1に記載のマイクロコンピュータであって、
前記デバッグ仮想マシンは、前記記憶部に記憶された前記デバッグ情報の中からアクセス違反を示す情報を検出する、
マイクロコンピュータ。 - 請求項4に記載のマイクロコンピュータであって、
前記デバッグ仮想マシンは、前記デバッグ情報の中からアクセス違反を示す情報を検出した場合、アクセス違反を前記ハイパーバイザーへ通知し、前記ハイパーバイザーは当該アクセス違反元の仮想マシンを停止制御する、
マイクロコンピュータ。 - ハイパーバイザーにより制御される仮想マシンの動作状態をデバッグ情報として出力するマイクロコンピュータが実行するデバッグ情報出力方法であって、
前記仮想マシンの動作状態として出力される情報を記憶する記憶ステップと、
前記ハイパーバイザーにより制御される他の仮想マシンであるデバッグ仮想マシンが、前記記憶ステップで記憶した情報をデバッグ情報として出力する出力ステップと、
を含むデバッグ情報出力方法。 - ハイパーバイザーにより制御される仮想マシンの動作状態をデバッグ情報として出力するマイクロコンピュータと、当該デバッグ情報を入力する管理装置とを含むデバッグシステムであって、
前記マイクロコンピュータは、
前記仮想マシンの動作状態として出力される情報を記憶する記憶部と、
前記ハイパーバイザーにより制御される他の仮想マシンであるデバッグ仮想マシンが、前記記憶部に記憶されている情報の中からデバッグ情報を選択的に抽出し、抽出されたデバッグ情報を出力する出力部と、
を有し、
前記管理装置は、
前記出力部により出力されたデバッグ情報を入力する、デバッグシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018247367A JP2020107206A (ja) | 2018-12-28 | 2018-12-28 | マイクロコンピュータ、デバッグ情報出力方法、およびデバッグシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018247367A JP2020107206A (ja) | 2018-12-28 | 2018-12-28 | マイクロコンピュータ、デバッグ情報出力方法、およびデバッグシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020107206A true JP2020107206A (ja) | 2020-07-09 |
Family
ID=71449151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018247367A Pending JP2020107206A (ja) | 2018-12-28 | 2018-12-28 | マイクロコンピュータ、デバッグ情報出力方法、およびデバッグシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020107206A (ja) |
-
2018
- 2018-12-28 JP JP2018247367A patent/JP2020107206A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4819234A (en) | Operating system debugger | |
JP5405320B2 (ja) | 仮想計算機制御装置、仮想計算機制御方法及び仮想計算機制御プログラム | |
JP6064237B2 (ja) | メモリデータを移行するための方法、コンピュータ、および装置 | |
CN102761439B (zh) | Pon接入系统中基于看门狗的异常检测记录装置及方法 | |
EP1855205A1 (en) | Debug supporting device, and program for causing computer to execute debug processing method | |
JP5093259B2 (ja) | Biosとbmcとの間の通信パス強化方法、その装置及びそのプログラム | |
CN110663006B (zh) | 对可编程逻辑控制器执行故障转移并控制物理系统的方法 | |
JP6971016B2 (ja) | 制御装置、制御方法およびプログラム | |
CN105279021A (zh) | 执行不可屏蔽中断的方法和装置 | |
JP2006277115A (ja) | 異常検出プログラムおよび異常検出方法 | |
EP2733613B1 (en) | Controller and program | |
US20170177431A1 (en) | Computer system | |
US20240126593A1 (en) | User-mode interrupt request processing method and apparatus | |
US20010027387A1 (en) | Debugging supporting apparatus, debugging supporting method and recording medium readable by computer with its programs recorded thereon | |
JP6874706B2 (ja) | アプリケーションプログラムを生成する方法、装置、プログラム | |
CN104391754A (zh) | 一种任务异常的处理方法及装置 | |
CN116521324B (zh) | 中断虚拟化处理方法、装置及电子设备 | |
CN110083491A (zh) | 一种bios初始化方法、装置、设备及存储介质 | |
CN105474174B (zh) | 控制时间密集的指令 | |
JP2020107206A (ja) | マイクロコンピュータ、デバッグ情報出力方法、およびデバッグシステム | |
CN100576175C (zh) | 用于多个内核的并行执行的方法和系统 | |
CN108241522B (zh) | 虚拟化环境中的睡眠状态切换方法、装置及电子设备 | |
CN109558167A (zh) | 管理电气切换设备的电子计算机的嵌入式软件模块的方法 | |
JP2017162135A (ja) | 情報処理装置、デバッグシステムおよびスタックオーバフロー検出方法 | |
JP2010015364A (ja) | マルチプロセッサシステム及び情報処理装置 |