JPH0670768B2 - 電源投入制御方式 - Google Patents
電源投入制御方式Info
- Publication number
- JPH0670768B2 JPH0670768B2 JP62251471A JP25147187A JPH0670768B2 JP H0670768 B2 JPH0670768 B2 JP H0670768B2 JP 62251471 A JP62251471 A JP 62251471A JP 25147187 A JP25147187 A JP 25147187A JP H0670768 B2 JPH0670768 B2 JP H0670768B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- processing
- initialization
- time
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数の処理装置とシステム制御装置から成る情
報処理装置複合体における電源投入制御方式に関する。
報処理装置複合体における電源投入制御方式に関する。
コンピュータシステムが発達するに伴い、中・大形シス
テムにおいては、より高性能を追究するため嘗ての中央
処理装置は、基本処理装置、演算処理装置、入出力処理
装置等各種の処理装置に機能分化されるようになった。
テムにおいては、より高性能を追究するため嘗ての中央
処理装置は、基本処理装置、演算処理装置、入出力処理
装置等各種の処理装置に機能分化されるようになった。
これに従い、各処理装置への電源投入および制御用マイ
クロプログラムロード等の初期化処理を統一的に実行す
るためシステム制御装置が用いられるようになった。こ
の初期化処理の手順としては、例えば特開昭57−113127
号公報に記載されているように、システム制御装置に電
源が投入されると、システム制御装置自体の初期化処理
を実行し、その後、システム制御装置が各処理装置の電
源投入と制御用マイクロプログラム等の初期化処理を順
次実行するようになっていた。
クロプログラムロード等の初期化処理を統一的に実行す
るためシステム制御装置が用いられるようになった。こ
の初期化処理の手順としては、例えば特開昭57−113127
号公報に記載されているように、システム制御装置に電
源が投入されると、システム制御装置自体の初期化処理
を実行し、その後、システム制御装置が各処理装置の電
源投入と制御用マイクロプログラム等の初期化処理を順
次実行するようになっていた。
〔発明が解決しようとする問題点〕 上記従来技術はシステム制御装置に電源を投入してから
各処理装置の初期化を完了するまでの時間（以下、これ
をシステム立上げ時間と呼ぶ）がかかりすぎるという問
題があった。特に近年、メモリ素子等の高密度集積化に
より電源投入直後のメモリ素子等の熱擾乱という現象が
あり、これの影響を防止するために一定時間のヒートア
ップ待ちを必要とする情報処理装置複合体においてはシ
ステム立上げ時間の遅延は顕著である。今、 システム制御装置自体の初期化処理時間；t0 各処理装置の電源投入時間；t1 メモリ素子等のヒートアップ時間；t2 各処理装置の初期化処理時間；t3 システム立上げ時間;T とすると、 Ｔ＝t0+t1+t2+t3 となる。
各処理装置の初期化を完了するまでの時間（以下、これ
をシステム立上げ時間と呼ぶ）がかかりすぎるという問
題があった。特に近年、メモリ素子等の高密度集積化に
より電源投入直後のメモリ素子等の熱擾乱という現象が
あり、これの影響を防止するために一定時間のヒートア
ップ待ちを必要とする情報処理装置複合体においてはシ
ステム立上げ時間の遅延は顕著である。今、 システム制御装置自体の初期化処理時間；t0 各処理装置の電源投入時間；t1 メモリ素子等のヒートアップ時間；t2 各処理装置の初期化処理時間；t3 システム立上げ時間;T とすると、 Ｔ＝t0+t1+t2+t3 となる。
本発明の目的は処理装置の電源投入時間、メモリ素子等
のヒートアップ時間のシステム立上げ時間への影響を回
避した電源投入制御方式を提供することにある。
のヒートアップ時間のシステム立上げ時間への影響を回
避した電源投入制御方式を提供することにある。
上記目的は、システム制御装置内に独立の電源投入制御
回路を設け、システム制御装置の電源投入後、システム
制御装置自体の初期化処理と並行して各処理装置の電源
投入とそれに引続くメモリ素子等のヒートアップを完了
させることにより達成される。
回路を設け、システム制御装置の電源投入後、システム
制御装置自体の初期化処理と並行して各処理装置の電源
投入とそれに引続くメモリ素子等のヒートアップを完了
させることにより達成される。
システム制御装置に電源が投入されると、システム制御
装置の主制御部は、システム制御装置自体の初期化処理
を開始するが、これと並行して電源投入制御回路は、電
源投入インターフェース回路を介して各処理装置へ電源
投入指示を行なう。各処理装置に電源が投入されると、
システム制御装置自体の初期化処理実行中にメモリ素子
等のヒートアップが完了するようになるので、システム
立上げ時間Ｔは Ｔ＝t0+t3 となり、従来技術を用いた場合に比較して、t1+t2だけ
システム立上げ時間を短縮できる。
装置の主制御部は、システム制御装置自体の初期化処理
を開始するが、これと並行して電源投入制御回路は、電
源投入インターフェース回路を介して各処理装置へ電源
投入指示を行なう。各処理装置に電源が投入されると、
システム制御装置自体の初期化処理実行中にメモリ素子
等のヒートアップが完了するようになるので、システム
立上げ時間Ｔは Ｔ＝t0+t3 となり、従来技術を用いた場合に比較して、t1+t2だけ
システム立上げ時間を短縮できる。
以下、本発明の一実施例を図面により詳細に説明する。
第１図はシステム制御装置１を示す。システム制御装置
には複数の処理装置（図示せず）が接続され処理装置複
合体を構成する。システム制御装置１は、各処理装置の
初期化処理等の機能を有する制御プログラムを実行する
ためのマイクロプロセッサ４を含んでいる。マイクロプ
ロセッサ４には、基本制御プログラムとローダを含むRO
M4Aと、システム制御装置および各処理装置用の制御プ
ログラムを記憶し読出す為のフロッピディスク装置５
と、各処理装置への初期化データ送出用のデータインタ
ーフェース回路６が接続されている。さらに、データイ
ンターフェース回路６は各処理装置と信号線19〜20で接
続されている。電源投入スイッチ２が閉じられ、電源３
から電源が供給されるとマイクロプロセッサ４は制御プ
ログラムをロードし、システム制御装置自体の初期化動
作を開始する。システム制御装置１はさらに電源投入機
構７を含む。電源投入機構７は電源投入制御用のマイク
ロプロセッサ８と、マイクロプロセッサ８に接続されて
いるROM9および電源投入インターフェース回路10〜12か
ら構成される。
には複数の処理装置（図示せず）が接続され処理装置複
合体を構成する。システム制御装置１は、各処理装置の
初期化処理等の機能を有する制御プログラムを実行する
ためのマイクロプロセッサ４を含んでいる。マイクロプ
ロセッサ４には、基本制御プログラムとローダを含むRO
M4Aと、システム制御装置および各処理装置用の制御プ
ログラムを記憶し読出す為のフロッピディスク装置５
と、各処理装置への初期化データ送出用のデータインタ
ーフェース回路６が接続されている。さらに、データイ
ンターフェース回路６は各処理装置と信号線19〜20で接
続されている。電源投入スイッチ２が閉じられ、電源３
から電源が供給されるとマイクロプロセッサ４は制御プ
ログラムをロードし、システム制御装置自体の初期化動
作を開始する。システム制御装置１はさらに電源投入機
構７を含む。電源投入機構７は電源投入制御用のマイク
ロプロセッサ８と、マイクロプロセッサ８に接続されて
いるROM9および電源投入インターフェース回路10〜12か
ら構成される。
電源投入インターフェース回路10〜12は各処理装置の電
源部（図示せず）と電源投入指示信号線13〜15および電
源状態信号線16〜18で接続されている。またマイクロプ
ロセッサ８は信号線でマイクロプロセッサ４と接続され
ている。
源部（図示せず）と電源投入指示信号線13〜15および電
源状態信号線16〜18で接続されている。またマイクロプ
ロセッサ８は信号線でマイクロプロセッサ４と接続され
ている。
次に第２図を参照して動作を説明する。電源投入スイッ
チ２を閉とすることにより電源３からシステム制御装置
１の各部に電源が供給されると（ステップ21）、マイク
ロプロセッサ４は直ちにROM4Aのマイクロプログラムに
よりマイクロプロセッサ８を起動し（ステップ22）、さ
らにシステム制御装置１自体の初期化処理を実行する
（ステップ23）。一方、マイクロプロセッサ４の起動に
より、マイクロプロセッサ８は、ステップ23とは独立に
ROM9の制御プログラムによって所定の順序とタイミング
で電源投入インターフェース回路10〜12を介して各処理
装置への電源投入を開始する（ステップ24）。電源投入
完了（ステップ25）後は各処理装置内のメモリ素子等の
ヒートアップが行われる。一定時間ヒートアップ後マイ
クロプロセッサ８はマイクロプロセッサ４に対しヒート
アップ完了を報告する（ステップ26）。マイクロプロセ
ッサ４はシステム制御装置１自体の初期化の完了後、ス
テップ26のヒートアップ完了をチェックし各処理装置の
初期化処理を実行する。（ステップ27）。システム制御
装置１自体の初期化処理時間は、メモリ素子等のヒート
アップ時間に比べて一般に大きいため、ステップ23の完
了後ステップ27を開始するまでの待ち時間は発生しな
い。
チ２を閉とすることにより電源３からシステム制御装置
１の各部に電源が供給されると（ステップ21）、マイク
ロプロセッサ４は直ちにROM4Aのマイクロプログラムに
よりマイクロプロセッサ８を起動し（ステップ22）、さ
らにシステム制御装置１自体の初期化処理を実行する
（ステップ23）。一方、マイクロプロセッサ４の起動に
より、マイクロプロセッサ８は、ステップ23とは独立に
ROM9の制御プログラムによって所定の順序とタイミング
で電源投入インターフェース回路10〜12を介して各処理
装置への電源投入を開始する（ステップ24）。電源投入
完了（ステップ25）後は各処理装置内のメモリ素子等の
ヒートアップが行われる。一定時間ヒートアップ後マイ
クロプロセッサ８はマイクロプロセッサ４に対しヒート
アップ完了を報告する（ステップ26）。マイクロプロセ
ッサ４はシステム制御装置１自体の初期化の完了後、ス
テップ26のヒートアップ完了をチェックし各処理装置の
初期化処理を実行する。（ステップ27）。システム制御
装置１自体の初期化処理時間は、メモリ素子等のヒート
アップ時間に比べて一般に大きいため、ステップ23の完
了後ステップ27を開始するまでの待ち時間は発生しな
い。
第３図はシステム立上げのタイミングチャートであり、
Ａは従来方式の動作、Ｂは本発明の方式における動作を
示す。図から明らかなように本発明の方式においては各
処理装置の電源投入時間t0とメモリ素子等のヒートアッ
プ時間t1はシステム制御装置初期化時間t0に含まれるの
で、システム立上げ時間はt0+t3となり従来方式に比較
して短縮されている。
Ａは従来方式の動作、Ｂは本発明の方式における動作を
示す。図から明らかなように本発明の方式においては各
処理装置の電源投入時間t0とメモリ素子等のヒートアッ
プ時間t1はシステム制御装置初期化時間t0に含まれるの
で、システム立上げ時間はt0+t3となり従来方式に比較
して短縮されている。
本発明によれば、システム制御装置の電源投入後、シス
テム制御装置自体の初期化処理と並行して各処理装置の
電源投入を実行するのでシステム制御装置自体の初期化
処理実行中に各処理装置内メモリ素子等のヒートアップ
を完了させることができるので、従来技術を用いた場合
に比較して、各処理装置の電源投入処理時間(t1)及びメ
モリ素子等のヒートアップ完了待ち時間(t2)が不要とな
り電源投入とマイクロプログラムロード時間をt1+t2短
縮できるという効果がある。
テム制御装置自体の初期化処理と並行して各処理装置の
電源投入を実行するのでシステム制御装置自体の初期化
処理実行中に各処理装置内メモリ素子等のヒートアップ
を完了させることができるので、従来技術を用いた場合
に比較して、各処理装置の電源投入処理時間(t1)及びメ
モリ素子等のヒートアップ完了待ち時間(t2)が不要とな
り電源投入とマイクロプログラムロード時間をt1+t2短
縮できるという効果がある。
第１図は本発明の一実施例のシステム制御装置の構成
図、第２図は本発明におけるシステム制御装置内制御プ
ログラム動作図、第３図は従来および本発明におけるシ
ステム制御装置の動作タイミングチャートである。 １…システム制御装置、２…電源スイッチ、 ３…システム制御装置電源、 ４…マイクロプロセッサ、4A…ROM ５…フロッピディスク、 ６…データインタフェース回路、 ７…電源投入機構、８…マイクロプロセッサ、 ９…ROM、 10〜12…電源投入インターフェース回路、 13〜15…電源投入指示信号線、 16〜18…電源投入状態信号線、 19〜20…データ信号線。
図、第２図は本発明におけるシステム制御装置内制御プ
ログラム動作図、第３図は従来および本発明におけるシ
ステム制御装置の動作タイミングチャートである。 １…システム制御装置、２…電源スイッチ、 ３…システム制御装置電源、 ４…マイクロプロセッサ、4A…ROM ５…フロッピディスク、 ６…データインタフェース回路、 ７…電源投入機構、８…マイクロプロセッサ、 ９…ROM、 10〜12…電源投入インターフェース回路、 13〜15…電源投入指示信号線、 16〜18…電源投入状態信号線、 19〜20…データ信号線。
Claims (1)
- 【請求項１】複数の処理装置と各処理装置の制御を行な
う為のシステム制御装置より成る情報処理装置複合体に
おいて、 システム制御装置に各処理装置の電源投入機構を設け、
システム制御装置はシステム制御装置の電源投入に応じ
てシステム制御装置自体の初期化処理の開始と共に上記
電源投入機構を起動し、該起動された電源投入機構は各
処理装置の電源投入制御をシステム制御装置自体の初期
化処理と平行して実行することを特徴とする情報処理装
置複合体における電源投入制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251471A JPH0670768B2 (ja) | 1987-10-07 | 1987-10-07 | 電源投入制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251471A JPH0670768B2 (ja) | 1987-10-07 | 1987-10-07 | 電源投入制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0194413A JPH0194413A (ja) | 1989-04-13 |
| JPH0670768B2 true JPH0670768B2 (ja) | 1994-09-07 |
Family
ID=17223306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62251471A Expired - Lifetime JPH0670768B2 (ja) | 1987-10-07 | 1987-10-07 | 電源投入制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0670768B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4581933B2 (ja) * | 2005-09-14 | 2010-11-17 | 日本電気株式会社 | 電源供給システム、携帯機器及びそれらに用いる電源投入順序制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113127A (en) * | 1980-12-31 | 1982-07-14 | Fujitsu Ltd | Initialization system of information processing system |
-
1987
- 1987-10-07 JP JP62251471A patent/JPH0670768B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0194413A (ja) | 1989-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0157824B2 (ja) | ||
| JPH0670768B2 (ja) | 電源投入制御方式 | |
| JPS60124748A (ja) | ウオツチドツグタイマのセツト方式 | |
| JP4535663B2 (ja) | ステートマシン制御方式およびステートマシン | |
| JPS6146552A (ja) | 情報処理装置 | |
| JP3728641B2 (ja) | 画像形成装置 | |
| JP2000047706A (ja) | アクチュエ―タの制御システム及び制御方法 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH04169929A (ja) | ブートプライオリティ変更装置 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JP2968321B2 (ja) | データ処理装置 | |
| JPS6349839A (ja) | 電子計算機システムの立上げ方式 | |
| JPH0869444A (ja) | マルチプロセッサシステム | |
| JP2001147802A (ja) | 画像処理装置 | |
| JPS5870361A (ja) | 入力制御方式 | |
| JPH07210403A (ja) | タスク切換システム | |
| JPS62231371A (ja) | マルチプロセッサの起動停止制御方法 | |
| JPH05336228A (ja) | 交換システムにおける局データ自動生成処理方式 | |
| JPH04195316A (ja) | 省電力回路 | |
| JPS588017B2 (ja) | システム構成制御方式 | |
| JPH0583937B2 (ja) | ||
| JPS584477A (ja) | 複数演算器のポインタによる制御方式 | |
| JPH01185733A (ja) | 入出力エミュレーション方式 | |
| JPH0517595B2 (ja) | ||
| JPS6149260A (ja) | チヤネル処理装置 |