JPH0583937B2 - - Google Patents

Info

Publication number
JPH0583937B2
JPH0583937B2 JP63246969A JP24696988A JPH0583937B2 JP H0583937 B2 JPH0583937 B2 JP H0583937B2 JP 63246969 A JP63246969 A JP 63246969A JP 24696988 A JP24696988 A JP 24696988A JP H0583937 B2 JPH0583937 B2 JP H0583937B2
Authority
JP
Japan
Prior art keywords
input
output
test
timing
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63246969A
Other languages
English (en)
Other versions
JPH0293964A (ja
Inventor
Hiroshi Kadota
Hideo Isoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63246969A priority Critical patent/JPH0293964A/ja
Publication of JPH0293964A publication Critical patent/JPH0293964A/ja
Publication of JPH0583937B2 publication Critical patent/JPH0583937B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理装置のテスト方式に関
し、特にテストを効率的に行うのに好適なテスト
方式に関するものである。
〔従来の技術〕
一般にはプログラムを開発した場合、そのデバ
ツグ手法が問題となるが、入出力動作を伴なう場
合にはハードウエアに依存しないで、つまりハー
ドウエアの実現を待たずにデバツグするための手
法として、擬似入出力装置(一般的にはI/Oシ
ユミレータと称される)による方法が確立されて
きている。このための技術としては特開昭61−
239335号公報に記載されている例にもあるよう
に、データ処理装置からの入出力起動要求に対す
る動作について、かなり実際の入出力動作に近い
状態まで擬似できるようになつてきているが、こ
れらの擬似入出力装置はデータ処理装置から入出
力起動が実行された時、この入出力起動に対する
動作のみを擬似することを目的としている。
しかし、一般的なデータ処理装置、入出力装置
から構成されるシステムにおける入出力動作のテ
ストでは、テストのための入出力起動よりもこれ
に先立つ、テストのための条件としての入出力動
作状態の設定およびテストのための入出力起動の
タイミング設定が重要な要素となる。擬似入出力
装置は実際の入出力動作を擬似することを目的と
しているが、テストのための重要な要素である入
出力動作状態の設定およびテストのための入出力
起動タイミングを調整するという機能がない。従
つて、テスト条件を作り出すための入出力起動
は、テストのためのそれとは分離独立した形態で
実行しなければならない。また、テストのための
入出力動作状態設定のための入出力起動タイミン
グは、中央処理装置において内部処理により調整
することが必要であるが、これらはデータ処理装
置、入出力装置等システムを構成する装置の物理
特性による影響を受け易く、テストのための条件
としての入出力動作状態、入出力起動タイミング
が複雑になればなる程これらの設定、調整が困難
になるという問題が発生する。さらに、同時にテ
スト全体の所要時間に対して、テストのための条
件としての入出力動作状態の設定、入出力起動タ
イミング調整のための時間が大きなウエイトを占
め、このためにテスト全体の実行時間が長くなる
という問題があつた。
従来のテスト方式を第4図、第5図を用いて説
明するが、試験システムの全体構成および全体動
作例を第2図により説明する。
第2図で示した試験システムはデータ処理装置
100、入出力装置110から構成され、データ
処理装置100は中央処理装置101、記憶装置
104、入出力動作のためのハードウエア制御情
報(以下、ハードウエア制御情報と省略する)1
05、入出力処理装置109により構成される。
ハードウエア制御情報105は命令制御データ1
06、入出力動作状態制御データ107、動作結
果報告制御データ108から構成され、これらは
図に示すようなさらに詳細なデータから構成され
ている。
次に、第2図の試験システムにおける入出力動
作を説明する。
テストプログラム102は中央処理装置101
で実行され、中央処理装置101の一構成要素で
ある入出力制御論理103から、入出力動作のた
めのハードウエア制御情報105に入出力動作の
ために必要な情報として入出力装置アドレス、命
令コードが設定される。ハードウエア制御情報1
05に設定された入出力動作に必要な情報として
装置アドレス106A、命令モード106Bが入
出力処理装置109によつて取出されることによ
つて入出力動作が開始され、入出力動作のために
必要なデータとして実行コマンドアドレスが記憶
装置104から読出され、実行コマンドアドレス
106Cに格納される。以降はこれらの情報をも
とに入出力動作が実行される。
入出力動作の開始に伴つて、入出力動作状態は
入出力動作状態制御データ107として、入出力
処理装置の動作状態を示す入出力処理装置動作状
態制御データ107A、入出力装置の動作状態を
示す入出力装置動作状態制御データ107Bが格
納、更新される。入出力動作の終了は動作結果報
告制御データ108によつて入出力処理装置10
9から中央処理装置101に報告される。動作結
果報告制御データ108は割込みコード108
A、割込み要因表示データ108B、割込み要求
データ108C、報告データ108Dから構成さ
れている。
第4図は、第2図における試験システム構成で
の従来の試験システムの詳細動作例を示す図であ
る。
試験システムはテストプログラム処理401、
ハードウエア制御情報404、入出力処理装置4
05、入出力装置409により構成され、テスト
プログラム処理401からの入出力起動により起
動のための情報がハードウエア制御情報404を
経由して入出力処理装置405に伝搬され、入出
力処理装置405の制御により入出力装置409
を動作させるようになつている。
従来では、テストプログラム処理401を入出
力動作状態設定処理402とテスト実行処理40
3から構成し、テストのための入出力起動403
Aの実行条件としての入出力動作状態を処理40
2Aによつて設定し、入出力起動タイミングを処
理402Bにより調整している。
第5図は、第4図における入出力動作状態の設
定およびタイミング調整を、時間経過を基準に示
したものである。
この従来の方式では、データ処理装置100、
入出力装置100等、第2図で示したシステムを
構成する装置の物理特性の影響を受け易く、これ
をすべて処理402Bで調整しなければならな
い。このため、テストのための条件としての入出
力動作状態、入出力起動タイミングが複雑になれ
ばなる程、これらの調整が困難になるという問題
が発生する。また、入出力動作状態を設定するた
めに処理402Aにより入出力起動を実行するこ
ともあり、第5図の例でのテスト所要時間T2
対して、テストのための条件設定としての入出力
動作状態、S2、入出力起動タイミングP2の設定
のための時間tC2が大きなウエイトを占め、テス
ト全体の実行時間が長くなつてしまい、これは条
件設定が複雑になる程顕著になるという問題があ
つた。
〔発明が解決しようとする課題〕
上記従来技術は、テストのための入出力起動
を、実際の入出力装置動作として擬似することだ
けを目的とする擬似入出力装置に関するものであ
り、テスト実行のための手段については実際の入
出力装置を動作させる場合と、何ら変わるもので
はなかつた。このために、テスト条件として必要
な入出力動作状態設定のための入出力起動を、テ
ストのための入出力起動に先立つて実行すること
が必須であり、かつテストのための入出力起動タ
イミングをテストプログラム処理として調整しな
ければならないという問題点があつた。
本発明の目的は、このような従来の問題を解決
し、データ処理装置および入出力装置の物理特性
のテストへの影響を排除し、テスト条件設定のた
めの入出力起動を行うことなく入出力動作状態、
入出力起動タイミングの設定を最適な状態に設定
可能とするとともに、テスト全体の実行時間の短
縮を可能とするデータ処理装置のテスト方式を提
供することにある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明のデータ処理
装置のテスト方式は、入出力装置を制御するため
の複数のハードウエア制御情報を格納するための
制御情報格納部を有するデータ処理装置の入出力
動作テスト方式において、前記データ処理装置で
走行させるテストプログラムから入出力起動を行
うことなく任意の入出力動作状態およびタイミン
グ設定データを前記制御情報格納部に設定した
後、テストの入出力起動を行うようにしたことに
特徴がある。
〔作用〕
本発明においては、テストのための入出力動作
状態、入出力起動タイミングは、ハードウエア制
御情報に対して必要な情報を設定することにより
実現する。つまり、これらのテスト条件を何ら入
出力起動、タイミング調整を行うことなく、直接
作り出すことにより、従来のように入出力動作状
態設定を目的とする入出力起動および入出力起動
タイミングの調整を、テストプログラム処理にお
いて実行する必要がなく、またテスト条件を入出
力起動を行うことなく設定することが可能なこと
から、複雑な入出力動作状態、タイミングによる
入出力動作テストを短時間にかつ容易に実行する
ことが可能となる。
〔実施例〕 以下、本発明の一実施例を、図面により詳細に
説明する。
本実施例の全体構成、すなわち本発明の適用対
象の試験システムの全体構成は、従来技術の説明
における第2図と同様であるので、システム全体
の動作説明等については第2図の説明を参照され
たい。
第1図は本発明の一実施例を示すテスト方式を
説明するための図であり、第2図における試験シ
ステム上での詳細動作例を示している。また、第
3図は、第2図における入出力動作状態およびタ
イミングの設定を、時間経過を基準に示したもの
である。なお、本実施例における試験対象装置は
一般的な入出力処理装置、入出力装置である。
第1図で示すように、試験システムはテストプ
ログラム処理200、ハードウエア制御情報20
4、入出力処理装置205、入出力装置208に
より構成され、テストプログラム処理200の入
出力状態設定処理202により、ハードウエア制
御情報204に入出力動作状態S1、タイミング
P1を設定するための情報を送出することにより、
テストのための条件である入出力動作状態、タイ
ミングを直接作り出す。この入出力動作状態、タ
イミングに対して、テスト実行処理203により
テストのための入出力起動を実行することによ
り、入出力処理装置205は直接作り出された入
出力動作状態S1、タイミングP1に対して入出力
動作を実行する。この入出力動作状態S1、タイミ
ングP1はハードウエア制御情報にデータを直接
設定することによつて作り出されたものである
が、第2図で示したすべての情報は実際の入出力
動作状態と同じ内容であり、何ら変わることはな
い。入出力処理装置205は、テスト実行処理2
03の処理203Aのテストのための入出力起動
を受けることにより入出力装置208を動作させ
るようになつている。
以下、本実施例の動作を、第2図の試験システ
ムを参照しながら説明する。
テストプログラム処理200の処理202Aに
より、入出力動作状態、タイミングの設定データ
をハードウエア制御情報204に設定する。一般
的な入出力起動の場合は、実行コマンドアドレス
106C、入出力処理装置動作状態制御データ1
07A、入出力装置動作状態制御データ107B
は直接中央処理装置101から設定されることは
ないが、処理202Aではこれらの情報をインタ
フエース111を介して直接ハードウエア制御情
報として設定することにより、入出力処理装置1
09は入出力起動を行うことなく、あたかも第3
図に示す入出力動作状態S1、タイミングP1に至
る入出力動作を実行した場合と等価な状態とな
る。このような入出力動作状態、タイミングに対
してテスト実行処理203においてテストのため
の入出力起動処理203Aを実行することによ
り、第4図の入出力動作状態設定処理402を実
行した後の処理403Aを実行したと等価な状態
となる。テスト実行処理については従来と同様で
あるが、処理202Aにより実際に入出力起動を
行つたと等価な結果を得ることができることか
ら、第3図で示すテスト条件設定時間tC1を、第
5図で示したテスト条件設定時間tC2に比較して
短縮することが可能となる。この効果は入出力動
作状態、タイミングの設定が複雑になればなる
程、大きくなり、tC1≪tC2、T1≪T2の関係が成立
する。また、入出力動作状態、タイミング設定の
ためのデータを直接ハードウエア制御情報に設定
することから、第4図で示したタイミング調整処
理402Bが不要となり、試験システムを構成す
るデータ処理装置、入出力装置の物理特性による
影響を排除することが可能となる。
このように、本実施例においては、任意の入出
力動作状態、タイミングをテストプログラム処理
の入出力起動、タイミング調整にたよることなく
設定し、入出力動作テストを行うことが可能とな
るため、従来からタイミングの微妙な違いにより
問題となつていたテストの手順を統一した方式に
より実現することができる。さらに入出力動作状
態、タイミング設定データによつて、入出力処理
装置、入出力装置の動作状態を詳細に定義できる
ため、あらゆる入出力動作状態、タイミングを作
り出すことが可能である。
なお、本実施例では、ハードウエア制御情報
は、中央処理装置と入出力処理装置の中間に位置
するようになつているが、この情報は論理的な情
報であり、中央処理装置内あるいは入出力処理装
置内に組込むことも可能である。また、本実施例
では、入出力処理に関して実施例として示してあ
るが、この例に見られるようにハードウエア論理
動作を制御するための情報を有するデータ処理装
置であれば、入出力動作に限定するものではな
い。
〔発明の効果〕
以上説明したように、本発明によれば、データ
処理装置および入出力装置の物理特性のテストへ
の影響を排除し、テスト条件設定のための入出力
起動を行うことなく入出力動作状態、入出力起動
タイミングの設定を最適な状態に設定可能となる
ので、テスト全体の実行時間の短縮化を図れる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すデータ処理装
置のテスト方式を説明するための図、第2図は本
発明等の適用対象とする試験システムの全体構成
図、第3図は本発明の実施例における入出力動作
状態およびタイミングの設定を時間経過を基準に
示した図、第4図は従来のデータ処理装置のテス
ト方式を説明するための図、第5図は従来技術に
おける入出力動作状態およびタイミングの設定を
時間経過を基準に示した図である。 200:テストプログラム処理、201:入出
力動作状態タイミング設定データ、202:入出
力動作状態設定処理、203:テスト実行処理、
204:ハードウエア制御情報、205:入出力
処理装置、208:入出力装置。

Claims (1)

    【特許請求の範囲】
  1. 1 入出力装置を制御するための複数のハードウ
    エア制御情報を格納するための制御情報格納部を
    有するデータ処理装置の入出力動作テスト方式に
    おいて、前記データ処理装置で走行させるテスト
    プログラムから入出力起動を行うことなく任意の
    入出力動作状態およびタイミング設定データを前
    記制御情報格納部に設定した後、テストの入出力
    起動を行うことを特徴とするデータ処理装置の入
    出力動作テスト方式。
JP63246969A 1988-09-30 1988-09-30 データ処理装置の入出力動作テスト方式 Granted JPH0293964A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63246969A JPH0293964A (ja) 1988-09-30 1988-09-30 データ処理装置の入出力動作テスト方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63246969A JPH0293964A (ja) 1988-09-30 1988-09-30 データ処理装置の入出力動作テスト方式

Publications (2)

Publication Number Publication Date
JPH0293964A JPH0293964A (ja) 1990-04-04
JPH0583937B2 true JPH0583937B2 (ja) 1993-11-30

Family

ID=17156419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63246969A Granted JPH0293964A (ja) 1988-09-30 1988-09-30 データ処理装置の入出力動作テスト方式

Country Status (1)

Country Link
JP (1) JPH0293964A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007020406A (ja) * 2005-07-12 2007-02-01 Shimano Inc 穂先竿

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5692652A (en) * 1979-12-26 1981-07-27 Fujitsu Ltd Scan-in control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5692652A (en) * 1979-12-26 1981-07-27 Fujitsu Ltd Scan-in control system

Also Published As

Publication number Publication date
JPH0293964A (ja) 1990-04-04

Similar Documents

Publication Publication Date Title
JP2655615B2 (ja) 情報処理装置
US8170860B2 (en) Method and device for emulating control and/or regulating functions of a control or regulating device
JPH0728670A (ja) 情報処理装置
US6341367B1 (en) Hardware realized state machine
JPH0583937B2 (ja)
JP3055999B2 (ja) マイクロプログラム制御装置群
JPS60124746A (ja) デ−タ処理装置
JPH06324861A (ja) Cpu制御システム及び制御方法
JPS61282946A (ja) プログラマプルコントロ−ラ
JPH04333171A (ja) シミュレーション装置
JPS5835648A (ja) プログラム実行制御方式
JP2684966B2 (ja) 入出力処理装置のデバッグ装置
JPH02311903A (ja) プログラマブルコントローラ
JPS6020771B2 (ja) マイクロ診断方式
JPH0259829A (ja) マイクロコンピュータ
JPH11296408A (ja) 組み込み機器用ソフトウエア論理シミュレータ
JPH09330279A (ja) データ処理装置
JPH01185733A (ja) 入出力エミュレーション方式
JPH09325935A (ja) バス切り換え回路
JPH03129532A (ja) マイクロシーケンス回路
JPS62214448A (ja) プログラムトレス方式
JPS62231371A (ja) マルチプロセッサの起動停止制御方法
JPH01161470A (ja) マイクロプロセッサ
JPH01292451A (ja) 情報処理装置
JPH06161986A (ja) マイクロコンピュータのシミュレータ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees