JPS62231371A - マルチプロセッサの起動停止制御方法 - Google Patents
マルチプロセッサの起動停止制御方法Info
- Publication number
- JPS62231371A JPS62231371A JP7494086A JP7494086A JPS62231371A JP S62231371 A JPS62231371 A JP S62231371A JP 7494086 A JP7494086 A JP 7494086A JP 7494086 A JP7494086 A JP 7494086A JP S62231371 A JPS62231371 A JP S62231371A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- instruction
- stop
- spu
- ipu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004913 activation Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 7
- 238000012545 processing Methods 0.000 abstract description 5
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000015654 memory Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
マルチプロセッサシステムのプロセッサ相互の起動停止
を制御する方式であって、命令制御専用プロセッサの1
つが他の1つに起動/停止指示命令を実行する場合、命
令制御専用プロセッサの状態情報を記憶する主たるプロ
セッサがその状態情報を参照して起動/停止を仲介制御
することによって、命令制御専用プロセッサの命令実行
処理を高速化することが可能となる。
を制御する方式であって、命令制御専用プロセッサの1
つが他の1つに起動/停止指示命令を実行する場合、命
令制御専用プロセッサの状態情報を記憶する主たるプロ
セッサがその状態情報を参照して起動/停止を仲介制御
することによって、命令制御専用プロセッサの命令実行
処理を高速化することが可能となる。
本発明はマルチプロセッサシステムのプロセッサ相互の
起動停止を制御する方式に関するものである。
起動停止を制御する方式に関するものである。
マルチプロセッサシステムは情報処理の速度を向上させ
るために、複数のプロセッサで情報処理を分担して複数
のプログラムを実行するものである。
るために、複数のプロセッサで情報処理を分担して複数
のプログラムを実行するものである。
この場合、プロセッサ相互間に関連動作を必要とするプ
ログラムの実行には、円滑にプロセッサ相互の起動/停
止を実行する必要がある。
ログラムの実行には、円滑にプロセッサ相互の起動/停
止を実行する必要がある。
第4図は従来のマルチプロセッサシステムの構成ブロッ
ク図である。
ク図である。
図は2つのプロセッサ(CPU)1.1’から構成され
るシステムである。
るシステムである。
MPU2,2”はメモリ4,4”へのアクセス信号、即
ち、チャネル装置3,3′あるいはプロセッサからの信
号を制御するユニットである。
ち、チャネル装置3,3′あるいはプロセッサからの信
号を制御するユニットである。
そして、プロセッサ1からプロセッサ1″を起動/停止
を指示する命令が出された時は〜プロセッサ相互間通信
を用いて行われる。
を指示する命令が出された時は〜プロセッサ相互間通信
を用いて行われる。
、即ち、MPU相互間のバス線を用いて、プロセッサ1
は起動/停止指示を出し、プロセッサ1”はその指示を
受けて自体の状態をプロセッサ1に通知する。
は起動/停止指示を出し、プロセッサ1”はその指示を
受けて自体の状態をプロセッサ1に通知する。
プロセッサ1はこの応答を待って、プロセッサ1゛にそ
の命令を実行する。
の命令を実行する。
〔発明が解決しようとする問題点〕
マルチプロセッサシステムのプロセッサ相互間が起動/
停止を行う場合には上記したように、命令指示をするプ
ロセッサが−先ず命令を指示される相手先のプロセッサ
の状態を認識する必要がある。
停止を行う場合には上記したように、命令指示をするプ
ロセッサが−先ず命令を指示される相手先のプロセッサ
の状態を認識する必要がある。
そのためにはプロセッサ間の通信が行われ、指示する側
のプロセッサは相手側のプロセッサの応答が到着するま
で動作は停止する。
のプロセッサは相手側のプロセッサの応答が到着するま
で動作は停止する。
このプロセッサ間の通信はプロセッサが多くなるにつれ
て、同じバス線によって通信が行われるので、データ転
送のタイミング、また他のプロセッサ相互間の通信中の
待ち等によって転送時間がかかることがある。
て、同じバス線によって通信が行われるので、データ転
送のタイミング、また他のプロセッサ相互間の通信中の
待ち等によって転送時間がかかることがある。
相手側のプロセッサの状態を認識して、命令の実行可否
が確かめられた後、命令の指示が再びバスを通じて行わ
れることになり、状態確認から実行までの時間がかかる
。
が確かめられた後、命令の指示が再びバスを通じて行わ
れることになり、状態確認から実行までの時間がかかる
。
本発明はこのような点に鑑みて創作されたものであって
、プロセッサ相互間の起動/停止を迅速に行う方式を提
供することを目的としている。
、プロセッサ相互間の起動/停止を迅速に行う方式を提
供することを目的としている。
C問題点を解決するための手段〕
上記問題点を解決するために、複数の命令制御専用プロ
セッサを主たるプロセッサに接続し、主たるプロセッサ
はすべての命令制御専用プロセッサの状態情報を記憶し
、その状態情報を参照して、命令制御専用プロセッサ相
互間に発生ずる起動/停止命令を仲介する。
セッサを主たるプロセッサに接続し、主たるプロセッサ
はすべての命令制御専用プロセッサの状態情報を記憶し
、その状態情報を参照して、命令制御専用プロセッサ相
互間に発生ずる起動/停止命令を仲介する。
命令制御専用プロセッサは自らの状態情報を主たるプロ
セッサに逐一報告し、主たるプロセッサはこの情報を記
憶する。
セッサに逐一報告し、主たるプロセッサはこの情報を記
憶する。
そして、命令制御専用プロセッサは他の命令制御専用プ
ロセッサに起動/停止を指示しようとする場合はその状
態情報を相手先の命令制御専用プロセッサと交信するこ
となく、主たるプロセ・ツサに命令指示を提示するだけ
で相手先の命令制御専用プロセッサが動作することにな
り、起動/停止の処理時間を短縮することが可能になる
。
ロセッサに起動/停止を指示しようとする場合はその状
態情報を相手先の命令制御専用プロセッサと交信するこ
となく、主たるプロセ・ツサに命令指示を提示するだけ
で相手先の命令制御専用プロセッサが動作することにな
り、起動/停止の処理時間を短縮することが可能になる
。
以下、図面を参照して本発明のマルチプロセッサの起動
停止制御方式を詳細に説明する。
停止制御方式を詳細に説明する。
第1図は本発明の一実施例の構成ブロック図で・ある。
SPUは主たるプロセッサ(以下S ystem P
r。
r。
cessing Unit : S P Uと称する
)で複数の命令制御専用プロセッサ(以下L n5tr
uction P racessing Unit :
l P Uと称する)IPU1〜nを制御し、入出力
装置を制御するチャネルを制御する。
)で複数の命令制御専用プロセッサ(以下L n5tr
uction P racessing Unit :
l P Uと称する)IPU1〜nを制御し、入出力
装置を制御するチャネルを制御する。
SPUは各IPUに対してその動作開始、停止等の指示
を行うことができる。
を行うことができる。
また、TPUは命令全般を実行することができるが、入
出力制御および一部のシステム制御に関する命令は行う
ことができないが、この場合には、IPUからSPUへ
割り込みを依願し、spoはJPUからの状態情報によ
って処理を行う。
出力制御および一部のシステム制御に関する命令は行う
ことができないが、この場合には、IPUからSPUへ
割り込みを依願し、spoはJPUからの状態情報によ
って処理を行う。
そして、SPUは各L P Uの状態、例えば動作中、
停止状態、動作不能、未接続等の状態情報を記憶してい
る。
停止状態、動作不能、未接続等の状態情報を記憶してい
る。
ある1つのt puoが他のIPUIに起動させる命令
を実行する場合を第2図のフローチャートをに基づいて
説明する。
を実行する場合を第2図のフローチャートをに基づいて
説明する。
I PUOは起動させるIPUIの機番をSPUに通知
するためその機番をメモリ4に書き込む。
するためその機番をメモリ4に書き込む。
そして、同時に起動に必要とする情報をセットし、SP
Uへ割り込みを発生させる。
Uへ割り込みを発生させる。
SPUは通知された機番によって記憶しているそのIP
UIの状態情報からIPUIの状態を調べ、I PUO
へ通知する。
UIの状態情報からIPUIの状態を調べ、I PUO
へ通知する。
IPUOはこの情報を条件コードにセントしてその命令
実行は完了とし、次の命令へと進む。
実行は完了とし、次の命令へと進む。
spuはIPUOへIPUIの情報を通知の後、その状
態が停止状態ならば、IPUIに対してPSW(システ
ムの状態情報)等の必要な情報をセットし、かつ動作開
始を指示する(例えば、動作開始信号をオンにする)。
態が停止状態ならば、IPUIに対してPSW(システ
ムの状態情報)等の必要な情報をセットし、かつ動作開
始を指示する(例えば、動作開始信号をオンにする)。
このように、IPUIに起動を指示するIPUOは、条
件コードを受け取ればその命令は完了したことになり、
次の命令に移行することができ、相手側の応答を待つ必
要がない。
件コードを受け取ればその命令は完了したことになり、
次の命令に移行することができ、相手側の応答を待つ必
要がない。
次に、I PUOがIPUIに停止させる命令を実行す
るフローチャートを第3図に示し、このずに基づいて停
止命令を説明する。
るフローチャートを第3図に示し、このずに基づいて停
止命令を説明する。
IPUは停止させるIPUIの機番をメモリ4にセット
し、SPUに割り込みを発生させて通知する。
し、SPUに割り込みを発生させて通知する。
SPUは通知された機番によって記憶しているそのJP
UIの状態情報からIPUIの状態を調べ、I PUO
へ通知する。
UIの状態情報からIPUIの状態を調べ、I PUO
へ通知する。
I PUOはこの情報を条件コードにセットしてその命
令実行は完了し、次の命令−・と進む。
令実行は完了し、次の命令−・と進む。
SPUはl PUOへIPUIの情報を通知の後、その
状態が動作状態ならば、IPUIに対して動作停止を指
示する(例えば、動作停止信号をオンにする)。
状態が動作状態ならば、IPUIに対して動作停止を指
示する(例えば、動作停止信号をオンにする)。
IPUIは停止指示を受けると、実行中の命令の終了時
に停止し、spuに通知する。
に停止し、spuに通知する。
SPUは停止指示命令によってIPUが停止しまたこと
を確認してからI PUOへIPUIが停止したことを
通知する。
を確認してからI PUOへIPUIが停止したことを
通知する。
上記した起動指示と同様に、IPUIに停止を指示する
I PUOは、条件コードを受け取ればその命令は完了
したことになり、次の命令に移行することができ、相手
側の応答を待つ必要がない。
I PUOは、条件コードを受け取ればその命令は完了
したことになり、次の命令に移行することができ、相手
側の応答を待つ必要がない。
(発明の効果〕
以上述べてきたように、本発明によれば、プロセッサ間
の通信を必要とせず効率のよいマルチプロセッサシステ
ムを構成でき、実用的には極めて有用である。
の通信を必要とせず効率のよいマルチプロセッサシステ
ムを構成でき、実用的には極めて有用である。
第1図は本発明のマルチプロセッサの起動停止制御方式
の実施例の構成ブロック図、 第2図は起動指示のフローチャート、 第3図は停止指示のフローチャート、 第4図は従来例のブロック図である。 図において、 IPUは命令制御専用プロセッサ、 SPUは主たるプロセッサ、 3はチャネル装置である。 巨 第1図 夜東づ1タリtう7゛′Lフ・・・7Gくノ第4図
の実施例の構成ブロック図、 第2図は起動指示のフローチャート、 第3図は停止指示のフローチャート、 第4図は従来例のブロック図である。 図において、 IPUは命令制御専用プロセッサ、 SPUは主たるプロセッサ、 3はチャネル装置である。 巨 第1図 夜東づ1タリtう7゛′Lフ・・・7Gくノ第4図
Claims (1)
- 【特許請求の範囲】 複数の入出力装置を制御するチャネル装置(3)と、 複数の命令制御専用プロセッサ(IPU)と、すべての
該命令制御専用プロセッサ(IPU)の状態情報を記憶
し、両者に接続される1つの主たるプロセッサ(SPU
)とからなり、 前記1つの命令制御専用プロセッサ(IPU)が他の1
つの命令制御専用プロセッサに起動/停止を指示する命
令を実行するに際して、前記主たるプロセッサに通知す
るとともに該他の1つの命令制御専用プロセッサの状態
情報を受け取った後、次の他の命令を実行し、前記主た
るプロセッサ(SPU)は前記状態情報を参照して、該
他の1つの命令制御専用プロセッサの起動/停止を制御
することを特徴とするマルチプロセッサの起動停止制御
方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7494086A JPS62231371A (ja) | 1986-03-31 | 1986-03-31 | マルチプロセッサの起動停止制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7494086A JPS62231371A (ja) | 1986-03-31 | 1986-03-31 | マルチプロセッサの起動停止制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62231371A true JPS62231371A (ja) | 1987-10-09 |
JPH0473184B2 JPH0473184B2 (ja) | 1992-11-20 |
Family
ID=13561845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7494086A Granted JPS62231371A (ja) | 1986-03-31 | 1986-03-31 | マルチプロセッサの起動停止制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62231371A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01137359A (ja) * | 1987-11-25 | 1989-05-30 | Fujitsu Ltd | プロセッサの制御方法 |
-
1986
- 1986-03-31 JP JP7494086A patent/JPS62231371A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01137359A (ja) * | 1987-11-25 | 1989-05-30 | Fujitsu Ltd | プロセッサの制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0473184B2 (ja) | 1992-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62231371A (ja) | マルチプロセッサの起動停止制御方法 | |
JPS5933558A (ja) | 情報処理装置 | |
JPS62249259A (ja) | コンピユ−タシステム | |
JPS59133655A (ja) | アドレス・ストツプ制御回路 | |
JPS63153635A (ja) | デ−タ転送速度指定方式 | |
JPH01185733A (ja) | 入出力エミュレーション方式 | |
JPH0581065A (ja) | プログラマブルコントローラシステムの自己診断方法 | |
JPS62219061A (ja) | マルチプロセツサ制御方式 | |
JPH0224703A (ja) | 数値制御装置 | |
JPH03269759A (ja) | マルチプロセッサ制御方式 | |
JPS63205748A (ja) | 計算機システムのチヤネル制御方式 | |
JPS62197834A (ja) | マイクロプログラム制御装置 | |
JPS61282937A (ja) | 情報処理装置 | |
JPH0869444A (ja) | マルチプロセッサシステム | |
JPH0583937B2 (ja) | ||
JPH0431421B2 (ja) | ||
JPS63276162A (ja) | マルチプロセッサシステムのプロセッサ起動方式 | |
JPH05342021A (ja) | マルチタスク計算機 | |
JPS6063662A (ja) | マルチプロセツサシステム | |
JPS5831022B2 (ja) | プロセツサ制御方式 | |
JPH0229848A (ja) | システム制御装置 | |
JPH01321525A (ja) | ハードウェアセマフォ | |
JPH01279328A (ja) | 入出力エミュレート機構 | |
JPS62212755A (ja) | チヤネル制御装置 | |
JPH02236656A (ja) | マルチプロセッサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |