JPS62249259A - コンピユ−タシステム - Google Patents
コンピユ−タシステムInfo
- Publication number
- JPS62249259A JPS62249259A JP9396586A JP9396586A JPS62249259A JP S62249259 A JPS62249259 A JP S62249259A JP 9396586 A JP9396586 A JP 9396586A JP 9396586 A JP9396586 A JP 9396586A JP S62249259 A JPS62249259 A JP S62249259A
- Authority
- JP
- Japan
- Prior art keywords
- card
- information
- absence
- cards
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は入出力カードを通して周辺機器との間でデー
タのやりとｖ全行うコンピュータシステムに関する。
タのやりとｖ全行うコンピュータシステムに関する。
第３図は従来のコンピュータシステムのブロック接続図
であり１図において、１は命令を解読し実行する中央処
理装ｆｉ（以Ｆ、ＣＰＵというン。
であり１図において、１は命令を解読し実行する中央処
理装ｆｉ（以Ｆ、ＣＰＵというン。
２は各種のプログラムやデータ全格納する主記憶装置、
３はＣＰＵＩ＆よび主記憶装置２にエリ構成される制御
装置、４−１．４−２・・・、４−ｎは各種の入出力カ
ード（以下、ニルカードという）であり、各種の周辺機
器５−１．５−２・・・、５−ｎと接続される。各種周
辺機器５−１〜５−ｎは制御装置２の使用目的に合わせ
て必要な種類のものが接続される。６は制御装置３とエ
バカード４−１〜４−ｎから成るコンピュータシステム
である。なお、上記し九各種の周辺機器５−１〜５−ｎ
は例えばプリンタやフロッピーディスクドライブなどで
ある。７はディスプレイ−キーボードＶＯカード％８は
ディスプレイ装置、９はキーボード装置である。ディス
プレイ８およびキーボード９は、オペレーターとのイン
ターフェイス用としてニルカード４−１〜４−ｎの有無
情報の設定時に使用される。ディスプレイ−キーボード
Ｉ１０カード７はこれらのディスプレイ８お：びキーボ
ード装置９と入出力動作全行う。
３はＣＰＵＩ＆よび主記憶装置２にエリ構成される制御
装置、４−１．４−２・・・、４−ｎは各種の入出力カ
ード（以下、ニルカードという）であり、各種の周辺機
器５−１．５−２・・・、５−ｎと接続される。各種周
辺機器５−１〜５−ｎは制御装置２の使用目的に合わせ
て必要な種類のものが接続される。６は制御装置３とエ
バカード４−１〜４−ｎから成るコンピュータシステム
である。なお、上記し九各種の周辺機器５−１〜５−ｎ
は例えばプリンタやフロッピーディスクドライブなどで
ある。７はディスプレイ−キーボードＶＯカード％８は
ディスプレイ装置、９はキーボード装置である。ディス
プレイ８およびキーボード９は、オペレーターとのイン
ターフェイス用としてニルカード４−１〜４−ｎの有無
情報の設定時に使用される。ディスプレイ−キーボード
Ｉ１０カード７はこれらのディスプレイ８お：びキーボ
ード装置９と入出力動作全行う。
次に、動作について説明する。第４図はその動作を示す
流れ図である。まず、制御装置６に電源が投入される。
流れ図である。まず、制御装置６に電源が投入される。
すると、ＣＰＵ１けディスプレイ・キーボードＩ１０カ
ードγを介して、ディスプレイ８に１７勺カード有無情
報の設定全便すメツセージを出力しくステップｇ）、オ
ペレーターがキーボード９↓り入力するのを待つ。次に
、オペレータはその１．１０カードの有無の設定情報を
入力する（ステップｈ）と、キーボード９から入力され
たこのＶＯカード４−１〜４−ｎの有無情報は、ディス
プレイΦキーボードＶＯカード７を介して。
ードγを介して、ディスプレイ８に１７勺カード有無情
報の設定全便すメツセージを出力しくステップｇ）、オ
ペレーターがキーボード９↓り入力するのを待つ。次に
、オペレータはその１．１０カードの有無の設定情報を
入力する（ステップｈ）と、キーボード９から入力され
たこのＶＯカード４−１〜４−ｎの有無情報は、ディス
プレイΦキーボードＶＯカード７を介して。
制御装置６の中に取り込まれ、主記憶装置２に記憶され
る（ステップｉ）。この様な一遍のＩ１０カード４−１
〜４−ｎの有無情報の設定処理が終了すると、処理の流
れは初期処理へと移り、各種の初期化を行う。この初期
化完了後、制御処理へと移り、各ｖＯカード４−１〜４
−ｎを介して２周辺機器５−１〜５−ｎにＶＯ要求な°
どを行う。
る（ステップｉ）。この様な一遍のＩ１０カード４−１
〜４−ｎの有無情報の設定処理が終了すると、処理の流
れは初期処理へと移り、各種の初期化を行う。この初期
化完了後、制御処理へと移り、各ｖＯカード４−１〜４
−ｎを介して２周辺機器５−１〜５−ｎにＶＯ要求な°
どを行う。
従来の制御装置は以上の様に構成されているので、 Ｉ
１０カードの有無情報の設定は、オペレーターがマノマ
シンインターフェイスにより行わなければならず、この
ためキーボード装置９による設定誤まり又はニルカード
の未装着などがあった場合、制御処理プログラムによる
入出力要求に対して、制御装置の全体が正常動作しなく
なるなどの問題点があった。
１０カードの有無情報の設定は、オペレーターがマノマ
シンインターフェイスにより行わなければならず、この
ためキーボード装置９による設定誤まり又はニルカード
の未装着などがあった場合、制御処理プログラムによる
入出力要求に対して、制御装置の全体が正常動作しなく
なるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、し勺カードの有無情報の設定を簡単にかつ誤
まりな〈実施できるコンピュータシステムを得ることを
目的とする。
たもので、し勺カードの有無情報の設定を簡単にかつ誤
まりな〈実施できるコンピュータシステムを得ることを
目的とする。
この発明にかかるコンピュータシステムは、中央処理装
置と周辺機器との間でデータの入出力を行うＩ１０カー
ドに、を源投入によってこのＩ１０カードの有無情報を
出力する機能を持念せた構成としたものである。
置と周辺機器との間でデータの入出力を行うＩ１０カー
ドに、を源投入によってこのＩ１０カードの有無情報を
出力する機能を持念せた構成としたものである。
この発明におけるＩ１０カードの有無情報の自動設定は
、電源投入時に制御装置に各１．１０カード工りこれの
有無情報を出力するようにし、この有無情報にもとづい
て、ＣＰＵがＶＯカードの有無を判定し、工んカードの
有無情報金主記憶装置に記憶させるよう圧する。
、電源投入時に制御装置に各１．１０カード工りこれの
有無情報を出力するようにし、この有無情報にもとづい
て、ＣＰＵがＶＯカードの有無を判定し、工んカードの
有無情報金主記憶装置に記憶させるよう圧する。
以Ｆ、この発明の一実施例を図について説明する。第１
図において、４−１．４−２−．４−ｎは従来のものと
略同様の工んカードであるが、これらには、を源投入時
に各ＶＯカードの有無情報を出力する機能が付加されて
いる。７−１．７−２・・・、γ−ｎは各１功カード４
−１〜４−ｎより出力される有無情報であり、その流れ
を点線矢印で示しである。
図において、４−１．４−２−．４−ｎは従来のものと
略同様の工んカードであるが、これらには、を源投入時
に各ＶＯカードの有無情報を出力する機能が付加されて
いる。７−１．７−２・・・、γ−ｎは各１功カード４
−１〜４−ｎより出力される有無情報であり、その流れ
を点線矢印で示しである。
次に、この実施例の動作について説明する。第２図はこ
の動作の流れを示す流れ図である。
の動作の流れを示す流れ図である。
まず、制御装置６に電源が投入されると、各ＶＯカード
４−１〜４−ｎは、制御装置３へ、有無情報７−１〜７
−ｎｋ点線矢印で示す様に出力する。制御装ｆ３では、
ＣＰＵ１がＩ／１０カード４−１〜４−ｎの装着最大数
分ループするよう初期設定を行い（ステップａ）、久に
、すでに装着最大数分のループをし念か否かを判定する
（ステップｂ）。ここでループをしてないと判定された
場合には、第一番目のＩ１０カード４−１が出力し念有
無情報７−１の入力をＣＰＵ１に対して行う（ステップ
Ｃ）。そしてこの有無情報７−１が入力できたか否かを
判定しくステップｄ）、入力でき念と判定された場合に
は、主記憶装置２にその該当するＩ／１０カード４−１
が有ることを記憶しくステップｅ）２人力できないと判
定され次場合は、主記憶装置２へ該当Ｉ１０カードがな
いことを記憶する（ステップｆ）。同様にして、第二番
目以下のＩ／１０カード４−２〜４−ｎについてＶＯカ
ード装着最大数分ループするまで、ステップｂ、ｃ、ｄ
とステップｅ又はｆとを繰り返し実行し、ループ回数が
ＶＯカード装着最大数に達したところで。
４−１〜４−ｎは、制御装置３へ、有無情報７−１〜７
−ｎｋ点線矢印で示す様に出力する。制御装ｆ３では、
ＣＰＵ１がＩ／１０カード４−１〜４−ｎの装着最大数
分ループするよう初期設定を行い（ステップａ）、久に
、すでに装着最大数分のループをし念か否かを判定する
（ステップｂ）。ここでループをしてないと判定された
場合には、第一番目のＩ１０カード４−１が出力し念有
無情報７−１の入力をＣＰＵ１に対して行う（ステップ
Ｃ）。そしてこの有無情報７−１が入力できたか否かを
判定しくステップｄ）、入力でき念と判定された場合に
は、主記憶装置２にその該当するＩ／１０カード４−１
が有ることを記憶しくステップｅ）２人力できないと判
定され次場合は、主記憶装置２へ該当Ｉ１０カードがな
いことを記憶する（ステップｆ）。同様にして、第二番
目以下のＩ／１０カード４−２〜４−ｎについてＶＯカ
ード装着最大数分ループするまで、ステップｂ、ｃ、ｄ
とステップｅ又はｆとを繰り返し実行し、ループ回数が
ＶＯカード装着最大数に達したところで。
ステップ６にて一遍のＩ、１０カード４−１〜４−ｎの
有無情報の設定処理が終了する。また、処理の流れは初
期処理へと移り、各種の初期化を行い、更に制御処理へ
と移る。かくして、各工んカード４−１〜４−ｎを介し
て周辺機器５−１〜５−ｎに、１式要求など金行うこと
になる。
有無情報の設定処理が終了する。また、処理の流れは初
期処理へと移り、各種の初期化を行い、更に制御処理へ
と移る。かくして、各工んカード４−１〜４−ｎを介し
て周辺機器５−１〜５−ｎに、１式要求など金行うこと
になる。
なお、上記実施例はＩ１０カードを持つあらゆる用途の
コンビエータに適用できるものであり、上記実施例と同
様の効果を奏する。
コンビエータに適用できるものであり、上記実施例と同
様の効果を奏する。
以上のように、この発明に：れば、 Ｉ１０カードの
有無情報を、オペレーターが介在することなく。
有無情報を、オペレーターが介在することなく。
１源投入時に自動的に設定および判定するように構成し
たので上記Ｉ１０カードの有無の設定誤まりを確実に防
止でき、また、これによるＩ１０要求の異常動作などを
防止できるものが得られる効果がある。
たので上記Ｉ１０カードの有無の設定誤まりを確実に防
止でき、また、これによるＩ１０要求の異常動作などを
防止できるものが得られる効果がある。
第１図はこの発明の一実施例によるコンピュータシステ
ムのブロック接続図、第２図はこの発明の一実施例の動
作を示す流れ図、第３図は従来のコンピュータシステム
のブロック接続図、第４図はこの従来例の動作を示す流
れ図である。 １は中央処理装置、２は主記憶装置、４−１〜４−ｎは
入出力カード（工（４）カード）、５−１−・５−ｎＨ
周辺機器、６はコンピュータシステム、７−１〜７−ｎ
は有無情報。 なか１図中、同一符号は同一、または相当部分を示す。 特許出願人 三菱電機株式会社 （外２名）−− 第３図 初期穴り一ベ
ムのブロック接続図、第２図はこの発明の一実施例の動
作を示す流れ図、第３図は従来のコンピュータシステム
のブロック接続図、第４図はこの従来例の動作を示す流
れ図である。 １は中央処理装置、２は主記憶装置、４−１〜４−ｎは
入出力カード（工（４）カード）、５−１−・５−ｎＨ
周辺機器、６はコンピュータシステム、７−１〜７−ｎ
は有無情報。 なか１図中、同一符号は同一、または相当部分を示す。 特許出願人 三菱電機株式会社 （外２名）−− 第３図 初期穴り一ベ
Claims (1)
- 各種のプログラムやデータを格納する主記憶装置と、上
記プログラムに従つて各種データの処理を行う中央処理
装置とを備え、この中央処理装置に、周辺機器との間で
データの入出力を行う入出力カードを接続したコンピュ
ータシステムにおいて、上記入出力カードに、電源投入
時にこの入出力カードの有無情報を出力する機能を持た
しめたことを特徴とするコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9396586A JPS62249259A (ja) | 1986-04-23 | 1986-04-23 | コンピユ−タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9396586A JPS62249259A (ja) | 1986-04-23 | 1986-04-23 | コンピユ−タシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62249259A true JPS62249259A (ja) | 1987-10-30 |
Family
ID=14097117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9396586A Pending JPS62249259A (ja) | 1986-04-23 | 1986-04-23 | コンピユ−タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62249259A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293415A (ja) * | 1988-05-20 | 1989-11-27 | Fujitsu Ltd | 液冷計算機システムのポンプ実装検査方式 |
| JPH0288113U (ja) * | 1988-12-26 | 1990-07-12 | ||
| JPH0318953A (ja) * | 1989-06-15 | 1991-01-28 | Nec Corp | ユニット型式のパッケージ実装システム |
| JPH03204059A (ja) * | 1989-12-29 | 1991-09-05 | Sharp Corp | プログラム可能な制御装置 |
| EP0476394A2 (en) * | 1990-08-31 | 1992-03-25 | Fujitsu Limited | Clock distribution system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158425A (ja) * | 1983-03-01 | 1984-09-07 | Oki Electric Ind Co Ltd | 入出力機器の制御方式 |
| JPS60246459A (ja) * | 1984-05-22 | 1985-12-06 | Canon Inc | 情報処理システムの端末機器管理方式 |
| JPS6126159A (ja) * | 1984-07-16 | 1986-02-05 | Ricoh Co Ltd | 情報処理装置 |
-
1986
- 1986-04-23 JP JP9396586A patent/JPS62249259A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158425A (ja) * | 1983-03-01 | 1984-09-07 | Oki Electric Ind Co Ltd | 入出力機器の制御方式 |
| JPS60246459A (ja) * | 1984-05-22 | 1985-12-06 | Canon Inc | 情報処理システムの端末機器管理方式 |
| JPS6126159A (ja) * | 1984-07-16 | 1986-02-05 | Ricoh Co Ltd | 情報処理装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293415A (ja) * | 1988-05-20 | 1989-11-27 | Fujitsu Ltd | 液冷計算機システムのポンプ実装検査方式 |
| JPH0288113U (ja) * | 1988-12-26 | 1990-07-12 | ||
| JPH0318953A (ja) * | 1989-06-15 | 1991-01-28 | Nec Corp | ユニット型式のパッケージ実装システム |
| JPH03204059A (ja) * | 1989-12-29 | 1991-09-05 | Sharp Corp | プログラム可能な制御装置 |
| EP0476394A2 (en) * | 1990-08-31 | 1992-03-25 | Fujitsu Limited | Clock distribution system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62249259A (ja) | コンピユ−タシステム | |
| JPS6365550A (ja) | 端末装置プログラムロ−ド方式 | |
| JPH01283657A (ja) | クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法 | |
| JPH01120653A (ja) | 異常回復処理方式 | |
| JPS61169963A (ja) | Ｐｏｓシステム | |
| JPS6385939A (ja) | 情報処理システム | |
| JPH01207870A (ja) | Ｐｏｓターミナルシステム | |
| JPH0198047A (ja) | 割込み処理方式 | |
| JPS62204354A (ja) | 入出力命令制御方式 | |
| JPS63249243A (ja) | 二次記憶情報セ−ブ方式 | |
| JPH0836443A (ja) | 電源投入制御方法および情報処理装置 | |
| JPH0235528A (ja) | 仮想計算機システムの制御方式 | |
| JPS63205748A (ja) | 計算機システムのチヤネル制御方式 | |
| JPH0298748A (ja) | マイクロプログラム制御式データ処理装置 | |
| JPH04307637A (ja) | 擬似チャネル装置 | |
| JPH04178844A (ja) | 情報処理装置の遠隔制御方式 | |
| JPS61235925A (ja) | 電子計算機システムの運用方式 | |
| JPS60250452A (ja) | 通信制御処理装置の共有ｎｃｐロ−ド・ダンプ問合わせ方式 | |
| JPH02268354A (ja) | 診断装置 | |
| JPH04351149A (ja) | 電子交換機システムにおけるデータ通信制御方式 | |
| JPS6370360A (ja) | 入出力制御方式 | |
| JPH01259440A (ja) | 端末装置の制御方式 | |
| JPH01206402A (ja) | 数値制御工作機械システムの運転終了装置 | |
| JPH0247723A (ja) | マイクロプログラム制御装置 | |
| JPH04222023A (ja) | コンピュータのプログラム実行結果出力方式 |