JPH0298748A - マイクロプログラム制御式データ処理装置 - Google Patents
マイクロプログラム制御式データ処理装置Info
- Publication number
- JPH0298748A JPH0298748A JP63250881A JP25088188A JPH0298748A JP H0298748 A JPH0298748 A JP H0298748A JP 63250881 A JP63250881 A JP 63250881A JP 25088188 A JP25088188 A JP 25088188A JP H0298748 A JPH0298748 A JP H0298748A
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- routine
- control routine
- command
- external output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 abstract description 6
- 238000003745 diagnosis Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデータ処理装置に関し、特にエル制御アダブ
メの障害箇所を外部に表示することができるマイクロプ
ログラム制御式データ処理装置に関する。
メの障害箇所を外部に表示することができるマイクロプ
ログラム制御式データ処理装置に関する。
従来、この種のマイクロプログラム制御式データ処理装
置は中央処理装置、メインメモリ、外部出力装置、−個
または複数個のアダプタを備えており、メインメモリに
格納されたプログラムにより制御される。そして、接続
されるＩ／Ｏ制御ハードウェア装置の数は近時ますます
増加する傾向にある。
置は中央処理装置、メインメモリ、外部出力装置、−個
または複数個のアダプタを備えており、メインメモリに
格納されたプログラムにより制御される。そして、接続
されるＩ／Ｏ制御ハードウェア装置の数は近時ますます
増加する傾向にある。
上述した従来のマイクロプログラム制御式データ処理装
置は複数個のアダプタのうちの１つに障害が発生したと
き、どのアダプタの制御が不可能になったか判断するこ
とが困難である。しかも、メインメモリの内容をダンプ
採取して調査しなければならず、大きなシステム程時間
を要し、正常稼動までに与える影響が大きいという欠点
がある。
置は複数個のアダプタのうちの１つに障害が発生したと
き、どのアダプタの制御が不可能になったか判断するこ
とが困難である。しかも、メインメモリの内容をダンプ
採取して調査しなければならず、大きなシステム程時間
を要し、正常稼動までに与える影響が大きいという欠点
がある。
この発明に係るマイクロプログラム制御式データ処理装
置は、メインメモリに、アダプタへコマンドを起動しそ
の実行結果を引き取るＩ／Ｏ制御ルーチンと、との工」
制御ルーチンにより起動されＶＯアダプタの状態を診断
して外部出力装置へ診断結果を表示する診断ルーチンと
を有している。
置は、メインメモリに、アダプタへコマンドを起動しそ
の実行結果を引き取るＩ／Ｏ制御ルーチンと、との工」
制御ルーチンにより起動されＶＯアダプタの状態を診断
して外部出力装置へ診断結果を表示する診断ルーチンと
を有している。
この発明は制御ルーチンから処理を渡された診断ルーチ
ンがアダプタの異常箇所を外部出力装置に表示すること
ができる。
ンがアダプタの異常箇所を外部出力装置に表示すること
ができる。
第１図はこの発明に係るマイクロプログラム制御式デー
タ処理装置の一実施例を示すブロック図である。同図に
おいて、１は中央処理装置、２はｖＯ制御ルーチン２ａ
および診断ルーチン２ｂが格納されたメインルーチン、
３はいアダプタ、４は外部出力装置である。
タ処理装置の一実施例を示すブロック図である。同図に
おいて、１は中央処理装置、２はｖＯ制御ルーチン２ａ
および診断ルーチン２ｂが格納されたメインルーチン、
３はいアダプタ、４は外部出力装置である。
次に上記構成によるマイクロプログラム制御式データ処
理装置の動作について第２図に示す動作フローを参照し
て説明する。まず、ステップＳ１において、中央処理装
置１の電源（図示せず）を投入すると、ステップＳ、に
おいて、Ｉ／ｌ）アダプタ３に対してＩ／ｌ）制御ルー
チン２ａによってコマンドが起動される。したがって、
Ｉ／Ｏアダプタ３は起動されたコマンドの実行をＩ／Ｏ
デバイスへ指示し、ステップＳ８において実行が終了す
ると、終了割込みを中央処理装置１に通知する。なお、
Ｉ／Ｏアダブメ３からの終了割り込みをセンスする割り
込みコントローラやコントローラからＩ／Ｏ制御ルーチ
ン２ａへ処理を渡すインターフェース処理などについて
は本発明の要旨でないので詳細な説明を省略する。次に
、ステップＳ、において、ＶＯ制御ルーチン２ａは通知
されたステータスをチエツクし、Ｉ／Ｏアダプタ３に何
らかの異常を発見したとき、例えばＤＭＡアンダーラン
や不正なノイズを検出したとき、診断ルーチン２ｂへ処
理を渡す。この場合、単なるデータの転送異常終了など
でリトライ処理を行なえるステータスであれば通常の処
理を続行する。そして、Ｉ／Ｏ制御ルーチン２ａから処
理を渡された診断ルーチン２ｂはステップＳ６において
、各アダプタの状態を詳細に診断して異常となっている
箇所を検出する。そして、診断ルーチン２ｂはステップ
Ｓ？において、検出した異常箇所を外部出力装置４例え
ばオペパネルにメツセージ表示して使用者に知らせるこ
とかできる。
理装置の動作について第２図に示す動作フローを参照し
て説明する。まず、ステップＳ１において、中央処理装
置１の電源（図示せず）を投入すると、ステップＳ、に
おいて、Ｉ／ｌ）アダプタ３に対してＩ／ｌ）制御ルー
チン２ａによってコマンドが起動される。したがって、
Ｉ／Ｏアダプタ３は起動されたコマンドの実行をＩ／Ｏ
デバイスへ指示し、ステップＳ８において実行が終了す
ると、終了割込みを中央処理装置１に通知する。なお、
Ｉ／Ｏアダブメ３からの終了割り込みをセンスする割り
込みコントローラやコントローラからＩ／Ｏ制御ルーチ
ン２ａへ処理を渡すインターフェース処理などについて
は本発明の要旨でないので詳細な説明を省略する。次に
、ステップＳ、において、ＶＯ制御ルーチン２ａは通知
されたステータスをチエツクし、Ｉ／Ｏアダプタ３に何
らかの異常を発見したとき、例えばＤＭＡアンダーラン
や不正なノイズを検出したとき、診断ルーチン２ｂへ処
理を渡す。この場合、単なるデータの転送異常終了など
でリトライ処理を行なえるステータスであれば通常の処
理を続行する。そして、Ｉ／Ｏ制御ルーチン２ａから処
理を渡された診断ルーチン２ｂはステップＳ６において
、各アダプタの状態を詳細に診断して異常となっている
箇所を検出する。そして、診断ルーチン２ｂはステップ
Ｓ？において、検出した異常箇所を外部出力装置４例え
ばオペパネルにメツセージ表示して使用者に知らせるこ
とかできる。
以上詳細に説明したように、この発明に係るマイクロプ
ログラム制御式データ処理装置によれば、中央処理装置
に制御される各■ルアダプタに異常が発生したとき、自
動的にアダプタ周辺のハードウェアのマイクロ診断を開
始・実行して障害要因を発生と同時に使用者に通知する
ことができる効果がある。
ログラム制御式データ処理装置によれば、中央処理装置
に制御される各■ルアダプタに異常が発生したとき、自
動的にアダプタ周辺のハードウェアのマイクロ診断を開
始・実行して障害要因を発生と同時に使用者に通知する
ことができる効果がある。
第１図はこの発明に係るマイクロプログラム制御式デー
タ処理装置の一実施例を示すブロック図、第２図はＭ１
図の動作フローを示す図である。 １・・・・中央処理装置、２・・・・メインメモリ、２
＆・・・・Ｉ／Ｏ制御ルーチン、２ｂ・・・・診断ルー
チン、３・・・・Ｉ／ｌｌアダプタ、４・・・・外部出
力装置。 特許出願人 日本電気株式会社 代理人 山川政樹（＃ジ）２名） 晃１図 第２図
タ処理装置の一実施例を示すブロック図、第２図はＭ１
図の動作フローを示す図である。 １・・・・中央処理装置、２・・・・メインメモリ、２
＆・・・・Ｉ／Ｏ制御ルーチン、２ｂ・・・・診断ルー
チン、３・・・・Ｉ／ｌｌアダプタ、４・・・・外部出
力装置。 特許出願人 日本電気株式会社 代理人 山川政樹（＃ジ）２名） 晃１図 第２図
Claims (1)
- 中央処理装置、メインメモリ、外部出力装置およびＩ／
Ｏ装置を制御するアダプタを備えたデータ処理装置にお
いて、前記メインメモリに、アダプタへコマンドを起動
しその実行結果を引き取るＩ／Ｏ制御ルーチンと、この
Ｉ／Ｏ制御ルーチンにより起動されＩ／Ｏアダプタの状
態を診断して外部出力装置へ診断結果を表示する診断ル
ーチンとを備えたことを特徴とするマイクロプログラム
制御式データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63250881A JPH0298748A (ja) | 1988-10-06 | 1988-10-06 | マイクロプログラム制御式データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63250881A JPH0298748A (ja) | 1988-10-06 | 1988-10-06 | マイクロプログラム制御式データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0298748A true JPH0298748A (ja) | 1990-04-11 |
Family
ID=17214404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63250881A Pending JPH0298748A (ja) | 1988-10-06 | 1988-10-06 | マイクロプログラム制御式データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0298748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8527816B2 (en) | 2010-03-10 | 2013-09-03 | International Business Machines Corporation | Identifying a defective adapter |
-
1988
- 1988-10-06 JP JP63250881A patent/JPH0298748A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8527816B2 (en) | 2010-03-10 | 2013-09-03 | International Business Machines Corporation | Identifying a defective adapter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0298748A (ja) | マイクロプログラム制御式データ処理装置 | |
| JP2000148544A (ja) | ダンプ出力方式 | |
| JPS62249259A (ja) | コンピユ−タシステム | |
| JPS6218060B2 (ja) | ||
| JPS62236056A (ja) | 情報処理システムの入出力制御装置 | |
| JPH06348521A (ja) | 分散形制御装置 | |
| JPH02109122A (ja) | 外部記憶装置の診断方式 | |
| JPH10187473A (ja) | ２重化情報処理装置 | |
| JPS59119451A (ja) | 電子計算機システムの診断方式 | |
| JPH01124035A (ja) | 出力データ制御装置 | |
| JPH01211040A (ja) | インタフェース診断方式 | |
| JPH04105151A (ja) | 入出力制御装置 | |
| JPH04160556A (ja) | マルチプロセッサシステムのメモリ診断方式 | |
| JPS6116340A (ja) | プロセツサシステムの緊急動作装置 | |
| JPS63310047A (ja) | 入出力装置の異常検出方式 | |
| JPH03257638A (ja) | マルチプロセッサ制御方式 | |
| JPH076103A (ja) | 入出力チャネルの障害処理システム | |
| JPH01116866A (ja) | 情報処理装置 | |
| JPS5872268A (ja) | 二重化計算機システムの操作方法 | |
| JPH04152435A (ja) | 保守診断方式 | |
| JPH01234953A (ja) | 入出力処理装置 | |
| JPH01133107A (ja) | シーケンスコントローラ | |
| JPS61187055A (ja) | 入出力制御装置の診断方式 | |
| JPH096631A (ja) | 割込み処理装置 | |
| JPH05189331A (ja) | データ処理システムの入出力制御装置 |