JPS61187055A - 入出力制御装置の診断方式 - Google Patents

入出力制御装置の診断方式

Info

Publication number
JPS61187055A
JPS61187055A JP60027017A JP2701785A JPS61187055A JP S61187055 A JPS61187055 A JP S61187055A JP 60027017 A JP60027017 A JP 60027017A JP 2701785 A JP2701785 A JP 2701785A JP S61187055 A JPS61187055 A JP S61187055A
Authority
JP
Japan
Prior art keywords
diagnostic
program
input
diagnostic program
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60027017A
Other languages
English (en)
Inventor
Nobufumi Motomura
本村 信文
Setsuo Kugimiya
釘宮 節男
Fumio Hoshi
史雄 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60027017A priority Critical patent/JPS61187055A/ja
Publication of JPS61187055A publication Critical patent/JPS61187055A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入出力制御装置の診断方式に関し、特に入出
力制御のための主プロセツサとは別に、その動作状況の
監視と制御を行なう補助プロセッサを有する入出力制御
装置における診断方式に関する。
〔従来の技術〕
第2図は、従来例の通信制御処理装置のブロック図であ
る。図中、1は主記憶回路(MS)であリ、通信制御プ
ログラム、診断プログラム、データ等を格納するための
もの、2はインタフェース制御回路(IFC)であり、
通信制御処理装置をホストプロセッサに接続するための
もの、3は演算制御回路(A L U)であり、主記憶
回路1に格納されているプログラムの実行およびインタ
フェース制御回路2、入出力装置接続回路(LUT)5
等からの割込制御を行なうもの、4はフロッピィディス
ク(FDD) 、5は入出力装置接続回路(LUT)で
あり回線走査回路(LC)6およびラインセント(LS
)7からなるもの、6は回線走査回路(LC)であり、
各回線対応のラインセy) (LS)7を走査して文字
の組立/分解および主記憶回路(MS)1中の制御プロ
グラムがらの指示によって回線状態の監視と制御を行な
うもの、7はラインセット(LS)であり、回線の種別
毎に種々のものがあり、ビットの組立/分解を行なうも
の、8はホスト・プロセッサである。
第2図に示す如き従来のプログラム制御方式の通信制御
処理装置の診断においてはホスト・プロセッサ8または
通信制御処理装置内に具備されているフロッピィ・ディ
スク(FDD)7等の補助記憶装置より診断プログラム
をローディングして自己診断を行なうようにしていた。
〔発明が解決しようとする問題点〕
上記従来方式においては、以下に示すような問題点が生
じていた。
1)診断プログラム走行中にプログラムの走行が不可能
な状態(例えば、■エラー処理プログラムレベルで走行
中に更にハードウェア異常が発生、■エラー処理プログ
ラムレベルで走行中に診断プログラム自身のバグによる
プログラムチェックが発生)になるとエラー情報の収集
が不可能となり、適切なエラー表示が行われないことが
ある。
第3図は、従来例の処理ルーチンの1例を示す図である
2)上記問題を避ける為に、診断時に限りハードウェア
をテストモード(または診断モード)にしてエラーが発
生しても診断プログラムを停止させ力V ずに診断する方式であるが、この場合、ハードウェアの
動作状況が実際の運用モードのときと異なることから(
命令実行に要するマシンサイクルが異なったり、制御回
路の論理段数が異なることによるタイミングの相異)、
障害が発見されないことがある。すなわち、運用ソフト
ウェアを走行せさ せると障害となるが、診断プログラムを走行させでも障
害とはならないケースが起り得る。
〔問題点を解決するための手段〕
上記問題点を解決するために本発明は、主記憶回路(1
)、インタフェース制御回路(2)、入出力装置接続回
路(5)、およびマシンチェック発生時にプログラムを
停止させるように構成されている演算制御回路(3)を
有するプログラム制御の入出力制御装置本体部と、制御
記憶(12)を有し前記演算制御回路(3)を介して入
出力制御装置本体部の動作状況の監視と制御を行なうた
めの補助プロセッサ(11)とを含んで構成される入出
力制御装置において、前記主記憶回路(1)中に、入出
力制御装置本体部の診断を行なう診断プログラム(20
)を格納するとともに、前記制御記憶(12)中に、前
記診断プログラム(20)とインタフェースを有して動
作する診断制御モニタプログラム(21)を格納し、前
記診断プログラム(20)は通常運用モードにて診断を
実行し、前記診断制御モニタプログラム(21)は、前
記診断プログラム(20)が演算制御回路(3)からの
マシンチェック発生を検知するこにより、制御を前記診
断プログラム(20)よりうけ、必要情報を収集して記
憶すると共に、必要に応じて入出力制御装置本体部の初
期化を行なって、あらかな じめ前記診断プログラム(20)との間で定めてインタ
フェース条件に従って前記診断プログラム(20)に制
御を渡してテストを続行するよう構成したことを特徴と
する。
〔作用〕
本発明は、通信制御を司どる通信制御処理装置本体部と
は別に、その動作状況の監視と制御を行う補助プロセッ
サ(Moss)により通信制御処理装置を構成し、補助
プロセッサ(Moss)から補助プロセッサ(Moss
)リンクを介して演算制御回路(A L U)による命
令の1ステップ実行動作、通信制御処理装置本体各部(
ALU、  IFC,LUT等)の1クロック動作及び
スキャン・イン/スキャン・アウト等を実行可能にして
、更に通信制御処理装置本体部上の診断プログラムと補
助プロセッサ(Moss)上の診断制御モニタプログラ
ム間にインタフェースを設けて、両プロセッサの連携動
作により前記欠点を解決して診断性能の向上を図るもの
である。
〔実施例〕
第1図は本発明が適用される1実施例の通信制御処理装
置のブロック図である。第1図において、上記した第2
図と同一番号のものは同一のものを示している。
10はシステムハス、11は補助プロセッサ(Moss
)であり、電源投入等をともなう運転開始時の初期マイ
クロプログラムロード(IMPL)、通常動作中(オン
ラインシステム運用中)は通信制御処理装置の運転状態
の監視と異常の記録、オペレータの通知を行ない、また
保守診断時には補助プロセッサ(Moss)リンク16
を介して通信制御装置本体部の1クロック動作、命令の
1ステップ実行動作、スキャン・イン/スキャン・アウ
ト等を制御して各種保守診断機能を遂行するものである
。12は制御記憶(CS)であり、補助プロセッサ(M
oss)マイクロプログラム、各種制御情報等を格納す
るメモリである。なお、補助プロセッサ(Moss)マ
イクロプログラム、通信制御処理装置(CCP)の電鍵
投入時に自動的に、またはコンソールを通してのオペレ
ータからのIMPL指示によりフロッピィディスク(F
DD)より、制御記憶(CS)12ヘローデイン ・グ
される。13は、マイクロプロセッサ(μ−CPU)で
あり、制御記憶(CS)12に存在する補助プロセッサ
(Moss)マイクロプログラムの実行および制御を行
なうもの、14はフロッピィディスク(FDD)であり
、補助プロセッサ(Moss)マイクロプログラムをは
じめとして通信制御処理装置本体部のマイクロプログラ
ム、各種制御情報、保守診断プログラム等を格工4は、
通信制御処理装置の動作中に検出された各種エラー情報
の格納のためにも使用される。15はコンソール、16
は補助プロセッサ(Mo3s)リンクである。
第4図は実施例における、正常動作時および予期しない
マシンチェック発生時の動作フローを示す図、第5図は
実施例における、マシンチェック発生テスト実行時の動
作フローを示す図である。
以下、第4図、第5図にもとづいて、実施例の動作を説
明する。
尚、第4図は通信制御処理装置本体部への診断プログラ
ムのローディング以降の動作を示しているが、これに先
立ってCCPの電源投入によりMOS5中のFDDから
Mo5sのCSへの診断制御モニタのローディング及び
通信制御処理装置本体各部へのマイクロプログラムのロ
ーディングが行われる。(これらは直接本発明の説明に
は影響がないので図示していない) 第4図は、診断プログラムによる意図的なマシンチェッ
クの発生を伴わない場合の動作フローを示す。本図にお
いて、診断制御モニタの指示により診断プログラムが動
作を開始した後、診断制御モニタは常時、通信制御処理
装置本体部の動作状況を監視しており、予期しないマシ
ンチェックが発生して通信制御処理装置本体部がハード
ストップ状態となって診断プログラムの動作が不可能に
なった事をMo5sが検出すると、診断制御モニタが介
入してエラー情報の収集とロギング及びオペレータに対
する診断結果をコンソールへ出力すると共にマシンチェ
ックのリセット及び初期化を行ないそれが正常・に実行
された場合にはテスト続行可能として次のテストへ移る
(勿論、ここでオペレータの判断によるテストの続行/
中正の指示も可能であるが、本発明の説明にはとくに関
係ないので図示してない)第5図は、診断プログラムに
よる意図的なマシンチェックの発生を伴う場合の動作を
示しており、この場合には当該テスト実行に先立って診
断プログラムより診断制御モニタにマシンチェック発生
テストの実行を通知しておくことによって第4図の比較
を行って結果をコンソールへ出力する。
以後の動作は前記第4図の場合と同様である。
〔発明の効果〕
本発明によれば、従来方式における問題点の解決が図れ
ると共に従来は不可能であった意図的なマシンチェック
発生によるハードウェアの診断が可能となる。
【図面の簡単な説明】
第1図は、本発明が適用される1実施例の通信制御処理
装置のブロック図、第2図は、従来例の通信制御処理装
置のブロック図、第3図は、従来例の処理ルーチンを示
す図、第4図は正常動作時および予期しないマシンチェ
ック発生時の動作フロー、第5図はマシンチェック発生
テスト実行時の動作フローである。 第1図において、■は主記憶回路、3は演算制御回路、
11は補助プロセッサ、12は制御記憶、13はマイク
ロプロセッサ、14はフロッピィディスク、15はコン
ソールである。 本発明か一遁用さすするl実苑伸1の通信ルl(卿顯6
めプロ、7図第1図 従来例の通イも制御処理装置め70・・I7記嘉2図 逐行LN’ル 従東伸1の鎚理ルー牟ンを示す図 第 3 図

Claims (1)

    【特許請求の範囲】
  1. 主記憶回路(1)、インタフェース制御回路(2)、入
    出力装置接続回路(5)、およびマシンチェック発生時
    にプログラムを停止させるように構成されている演算制
    御回路(3)を有するプログラム制御の入出力制御装置
    本体部と、制御記憶(12)を有し前記演算制御回路(
    3)を介して入出力制御装置本体部の動作状況の監視と
    制御を行なうための補助プロセッサ(11)とを含んで
    構成される入出力制御装置において、前記主記憶回路(
    1)中に、入出力制御装置本体部の診断を行なう診断プ
    ログラム(20)を格納するとともに、前記制御記憶(
    12)中に、前記診断プログラム(20)とインタフェ
    ースを有して動作する診断制御モニタプログラム(21
    )を格納し、前記診断プログラム(20)は通常運用モ
    ードにて診断を実行し、前記診断制御モニタプログラム
    (21)は、前記診断プログラム(20)が演算制御回
    路(3)からのマシンチェック発生を検知することによ
    り、制御を前記診断プログラム(20)よりうけ、必要
    情報を収集して記録すると共に、必要に応じて入出力制
    御装置本体部の初期化を行なって、あらかじめ前記診断
    プログラム(20)との間で定めたインタフェース条件
    に従って前記診断プログラム(20)に制御を渡してテ
    ストを続行するよう構成したことを特徴とする入出力制
    御装置の診断方式。
JP60027017A 1985-02-14 1985-02-14 入出力制御装置の診断方式 Pending JPS61187055A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60027017A JPS61187055A (ja) 1985-02-14 1985-02-14 入出力制御装置の診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60027017A JPS61187055A (ja) 1985-02-14 1985-02-14 入出力制御装置の診断方式

Publications (1)

Publication Number Publication Date
JPS61187055A true JPS61187055A (ja) 1986-08-20

Family

ID=12209322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60027017A Pending JPS61187055A (ja) 1985-02-14 1985-02-14 入出力制御装置の診断方式

Country Status (1)

Country Link
JP (1) JPS61187055A (ja)

Similar Documents

Publication Publication Date Title
US4511982A (en) Numerical control device
JPS61187055A (ja) 入出力制御装置の診断方式
JP3192229B2 (ja) 装置周辺部の診断機能を持つ情報処理装置
JP2679575B2 (ja) 入出力チャネルの障害処理システム
JP2684966B2 (ja) 入出力処理装置のデバッグ装置
JPH0664569B2 (ja) マイクロプログラムローディング方法
JPS626335A (ja) デ−タ処理システム
JP2835896B2 (ja) テストプログラムの実行制御方式
JP2726998B2 (ja) 電子計算機のテスト方法
JPH02122335A (ja) Ras回路の試験方法
JPH02110743A (ja) 故障診断処理方式
JPS6228841A (ja) 入出力処理装置
JPH0855040A (ja) システム運転方法
JPS62211741A (ja) プロセツサシステムにおける診断・起動方式
JPS60195649A (ja) マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式
JPH02136935A (ja) マイクロプログラム制御装置の自己診断方式
JPH09330276A (ja) メモリ診断方法
JPS62194549A (ja) Cpu―io並列動作シミュレーション方法
JPH02244232A (ja) 情報処理装置
JPH03269735A (ja) マイクロプロセッサボードのテスト処理方式
JPH01183701A (ja) プラント監視装置
JPS6232512B2 (ja)
JPH081607B2 (ja) 情報処理システムにおける擬似障害発生方式
JPH02129730A (ja) 障害処理装置
JPS6355645A (ja) マイクロプログラム制御装置