JPS6228841A - 入出力処理装置 - Google Patents

入出力処理装置

Info

Publication number
JPS6228841A
JPS6228841A JP60167446A JP16744685A JPS6228841A JP S6228841 A JPS6228841 A JP S6228841A JP 60167446 A JP60167446 A JP 60167446A JP 16744685 A JP16744685 A JP 16744685A JP S6228841 A JPS6228841 A JP S6228841A
Authority
JP
Japan
Prior art keywords
input
ioc
self
diagnosis
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60167446A
Other languages
English (en)
Inventor
Kenji Akimoto
秋本 賢治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60167446A priority Critical patent/JPS6228841A/ja
Publication of JPS6228841A publication Critical patent/JPS6228841A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に用いられる入出力処理装置に関
するもので、特に該入出力処理装置のシステムイニシャ
ライズ時における自己診断方式に関するものである。
〔従来の技術〕
一般に入出力処理装置は、システムイニシャライズ時に
自己診断を竹い、この自己診断により入出力装置制御部
を集中制御する集中制御部(以下IOC集中制御部とい
う。)の致命的障害1例えばマイクロ命令格納用制御メ
モリのieリテイエラー−/xど’tササ−スプロセッ
サ(svp)に報告している。
一方8人出力装置制御部(IOC)の自己診断は行なわ
ないことも多く、また自己診断を行なった場合でも、そ
の診断結果はSVPには報告されず、 IOC集中制御
部において自己診断結果が保持され、システムの運用状
態となってから、 IOCがアクセスされる入出力命令
が実行されたとき、始めてIOCの障害がソフトウェア
に報告されている。
〔発明が解決しようとする問題点〕
ところでサービスプロセッサインタフェース障害あるい
はSVPインタフェース自身の障害などにより診断実行
結果をSvPに報告出来ないケースがある。
このように、従来の入出力処理装置では障害の早期発見
及び修復ができず、稼動性に問題点がある。
〔問題点を解決するだめの手段〕
本発明の入出力処理装置は、複数の入出力装置をそれぞ
れ制御する複数の入出力制御部(l0C)と。
複数のIOCを集中制御するIOC集中制御部(MPU
)とを備えており、 MPUはサービスプロセッサ(s
vp )と接続するSvPインタフェースを有しており
SvPからのシステムイニシャライズ時、 MPU自身
の自己診断を実行する自己診断実行手段と、複数のIO
Cに対してIOCの自己診断開始指示を送出し自己診断
を起動する自己診断起動手段と、 MPU及びIOCの
自己診断結果を前記svpインタフェースを介してsv
pに報告するとともにこの自己診断結果を目配下の入出
力装置に出力する手段とを有することを特徴としている
〔実施例〕
以下本発明について実施例によって説明する。
第1図は本発明による入出力処理装置の一実施例を示す
ブロック図であり、第2図は本発明の入出力処理装置を
用いたシステム構成を示すブロック図である。
也 まず、第2図を参照して、1はサービスプロセッサ(s
vp)であり、システム制御及び診断制御等を行う。2
は中央処理装置(CPU) 、 3は主記憶装置(MM
)、11はMMインタフェース、12はCT’Uインタ
フェース、13はSvPインタフェースである。4は本
発明の入出力処理装置(IOP)であり、40はプログ
ラム記憶式マイクロプロセッサを有するIOC集中制御
部(MPU) 、 41はプログラム記憶式マイクロプ
ロセッサを有する入出力装置制御部(IOC) 、 6
は入出力装置2例えば磁気ディスク装置、磁気テープ装
置、フレキシブルディスク装置、印刷装置等である。5
は通信制御装置等能の制御装置を示す。
次に、第1図を参照して9本発明による入出力制御装置
の動作、特に自己診断動作について説明する。
401は制御プログラムを有するマイクロプロセッサ部
、402はSVP 1からの指令を受ける指令レジスタ
、403はSVP 1とMPU 40間の通信用レジス
タ、411はIOC41の制御プログラムを有するマイ
クロプロセッサ部、412はl0C41の診断結果を格
納する診断レジスタ、440はMPU 40のマイクロ
プロセッサ部401からIOC41のマイクロプロセッ
サ部411に対する制御指令線、441はIOC41の
診断レジスタ412を読出すための情報転送用バスであ
る。
システムイニシャライズ時において、 SVP 1はS
vPインタフェース13を介してIOP 4を初期設定
するため、先ずシステムリセット指示(リセット信号)
を送出し、このリセット信号を指令レジスタ402にセ
ットする。このリセット信号によりMPU 40及びI
OC41の各レジスタ及び制御フリラグフロップ類がリ
セットされる。一方、リセット信号によってMPtJ 
40及びIOC41のマイクロプロセッサ部401,4
11の制御プログラムアクセス用アドレスレジスタも“
0″番地にリセットされる。続いて、 SVP 1より
マイクロプロセッサ動作開始(クロック開始)指示(ク
ロック開始信号)がsvpインタフェース13を介して
指令レジスタ402にセットされ、このクロック開始信
号によりMPU 40及びIOC41のクロックが開始
する。なおリセット信号によりクロック開始信号をマイ
クロプロセッサ部で生成していれば5VP1からのクロ
ック開始指示は省略できる。
MPU 40及びIOC41の診断プログラムはそれぞ
れ制御プログラムが格納されている制御メモリの“0”
番地から格納されており、クロック開始と共に診断プロ
グラムが開始、実行される。IOC41は自己診断の実
行結果を診断レジスタ412にセットし、障害がなけれ
ば動作可能状態となる。
なお1診断結果の情報は修復時の交換部品即位に編集さ
れたものである。
マイクロプロセッサ部401はMPU 40自身の自己
診断が終了すると、制御指令線440f:介して制御指
令を送り、この制御指令によって選択されたIOC41
の診断レジスタ412の内容を情報転送用バス線441
を介して続みとる。次に、マイクロゾロセッサ部401
は通信17ノスタ403にSVP 1に対するサービス
リクエスト(SRQ) kセットするとともにMPU 
40及び各IOC41の診断結果(診断情報)をセット
する。SVP I FiSRQを検出して診断情報を受
取り、障害時はオペ1/−タに通知する。
マイクロプロセッサ部401はSVPへの診断情報送出
を終えると、制御指令線440を介して自配下即ちIO
C41に接続されている入出力装置を起動し1診断情報
を出力する。SVP 1が診断結果の採取動作不可のと
き、非常に有効な情報採取手段となる。なお入出力処理
装置にとって致命的な障害例えばマイクロ命令のパリテ
ィエラー等のときは当然ハードウェアによりSVPに対
するSRQが送出され2通信レジスタにも障害内容がセ
ットされる。
〔発明の効果〕
以上説明したように1本発明による入出力処理装置では
、 svpからのシステムイニシャライズ時。
自己診断がMPU及び各IOCに実施され、この診断結
果をSvPに報告すると共にMPU配下の即ち入出力装
置制御部に接続される入出力装置にも出力することによ
り、 MPU及びIOC’の障害の早期発ν修復が可能
となり、稼動性を高めるという効果がある。
【図面の簡単な説明】
第1図は本発明による入出力処理装置の一実施例を示す
ブロック図、第2図は本発明の入出力処理装置を用いた
システム構成を示すブロック図である。 1・・・サービスプロセッザ部(SVP) 、 2・・
・中央処理装置(CPU) 、 3・・・主記憶部(M
M)、4・・・入出力処理装置、5・・・通信制御装置
等の他装置、6・・・入出力装置、11・・・MMイン
タフェース、12・・・CPU インタフェース、13
・・・SvPインタフェース。 40・・・IOC集中制御部(MPU) 、 41・・
・入出力装置制御部(IOC) 、 401・・・MP
Uのマイクロプロセッサ部、402・・・指令レジスタ
、403・・・通信レジスタ、411・・・IOCマイ
クロプロセッサ部、412・・・診断レジスタ、440
・・・制御指令線、441・・・MPUとIOC間の情
報転送用パス 第1図

Claims (1)

    【特許請求の範囲】
  1. 1、複数の入出力装置を制御する複数の入出力装置制御
    部と、該入出力装置制御部を集中制御する集中制御部と
    を備えた入出力処理装置において、前記集中制御部は情
    報処理装置のサービスプロセッサが接続されるサービス
    プロセッサインタフェースを備えており、さらに該サー
    ビスプロセッサからのシステムイニシャライズ時に、前
    記集中制御部の自己診断を行う自己診断実行手段と、前
    記複数の入出力装置制御部への自己診断を起動する自己
    診断起動手段と、前記集中制御部及び前記入出力装置制
    御部の自己診断実行結果を前記サービスプロセッサに報
    告するとともに、前記入出力装置制御部によって制御さ
    れている前記入出力装置に出力する出力手段とを有する
    ことを特徴とする入出力処理装置。
JP60167446A 1985-07-31 1985-07-31 入出力処理装置 Pending JPS6228841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60167446A JPS6228841A (ja) 1985-07-31 1985-07-31 入出力処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60167446A JPS6228841A (ja) 1985-07-31 1985-07-31 入出力処理装置

Publications (1)

Publication Number Publication Date
JPS6228841A true JPS6228841A (ja) 1987-02-06

Family

ID=15849853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60167446A Pending JPS6228841A (ja) 1985-07-31 1985-07-31 入出力処理装置

Country Status (1)

Country Link
JP (1) JPS6228841A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04650A (ja) * 1990-04-18 1992-01-06 Nec Corp 周辺制御装置およびその診断方法
WO2010032291A1 (ja) * 2008-09-17 2010-03-25 富士通株式会社 情報処理装置、及びその制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04650A (ja) * 1990-04-18 1992-01-06 Nec Corp 周辺制御装置およびその診断方法
WO2010032291A1 (ja) * 2008-09-17 2010-03-25 富士通株式会社 情報処理装置、及びその制御方法
US8417932B2 (en) 2008-09-17 2013-04-09 Fujitsu Limited Information processing apparatus and control method thereof
JP5353889B2 (ja) * 2008-09-17 2013-11-27 富士通株式会社 情報処理装置、及びその制御方法

Similar Documents

Publication Publication Date Title
JP2552651B2 (ja) 再構成可能なデュアル・プロセッサ・システム
US7502959B2 (en) Error correction apparatus, systems, and methods
JPH07117903B2 (ja) 障害回復方法
JP2002259130A (ja) 情報処理システムおよびその起動制御方法
JPH0693229B2 (ja) デ−タ処理装置
JPS6228841A (ja) 入出力処理装置
JP2679575B2 (ja) 入出力チャネルの障害処理システム
JPH0430245A (ja) マルチプロセッサ制御方式
JPS6218060B2 (ja)
JPS6146540A (ja) 入出力処理装置
JPS59119451A (ja) 電子計算機システムの診断方式
JP2835896B2 (ja) テストプログラムの実行制御方式
JPS6343771B2 (ja)
JP2786215B2 (ja) 再開処理制御方式
JPS5832422B2 (ja) マイクロシンダンホウシキ
JPS5936859A (ja) 情報処理装置
JPS626335A (ja) デ−タ処理システム
JP2600861B2 (ja) 入出力システムエリアエラー処理方式
JPH0214331A (ja) 二重化システム診断方式
JPH0727468B2 (ja) 二重化情報処理装置
JPH1049394A (ja) 障害処理システムおよび障害処理方法
JPS625443A (ja) 診断制御方法
JPH0411890B2 (ja)
JPH0355640A (ja) 周辺制御装置の障害解析情報採取方式
JPH02122335A (ja) Ras回路の試験方法